当前位置：文档之家 › 计算机组成原理3

计算机组成原理3

  • 格式：ppt
  • 大小：980.00 KB
  • 文档页数：69

下载文档原格式

  / 69

合集下载

《计算机组成原理》第3章习题答案

《计算机组成原理》第3章习题答案

《计算机组成原理》第3章习题答案第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表⽰什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以⼤于或⼩于机器字长。

通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。

2．零地址指令的操作数来⾃哪⾥?⼀地址指令中，另⼀个操作数的地址通常可采⽤什么寻址⽅式获得?各举⼀例说明。

解：双操作数的零地址指令的操作数来⾃堆栈的栈顶和次栈顶。

双操作数的⼀地址指令的另⼀个操作数通常可采⽤隐含寻址⽅式获得，即将另⼀操作数预先存放在累加器中。

例如，前述零地址和⼀地址的加法指令。

3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为⽆操作数、单操作数和双操作数三类。

若双操作数指令已有K种，⽆操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各⾃允许的最⼤指令条数是多少?解：X= (24⼀K)×26⼀[L/26]双操作数指令的最⼤指令数：24⼀1。

单操作数指令的最⼤指令数：15×26⼀l(假设双操作数指令仅1条，为⽆操作数指令留出1个扩展窗⼝)。

⽆操作数指令的最⼤指令数：216⼀212⼀26。

其中212为表⽰某条⼆地址指令占⽤的编码数，26为表⽰某条单地址指令占⽤的编码数。

此时双操作数和单操作数指令各仅有1条。

4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出⼀种分配⽅案，使该指令系统包含：4条三地址指令，8条⼆地址指令，180条单地址指令。

解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条⼆地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。

计算机组成原理 第三章

计算机组成原理 第三章

1TB=230B
• 存取时间（存储的时间。
• 存储周期：是指连续启动两次读操作所需要间隔的最 小时间。 • 存储器的带宽（数据传输速率）：是单位时间里存储 器所存取的信息量。通常以位/秒或字节/秒来表示。
3.2 SRAM存储器
通常使用的半导体存储器分为随机存取存储器 （Random Access Memory，RAM）和只读存储器 （Read-Only Memory，ROM）。它们各自又有许多 不同的类型。
相连。
A15 A14
2:4 译码器
CPU
A0 A13
11 10 01 00 CE 16K×8
CE … 16K×8 WE
CE 16K×8
WE
CE 16K×8
WE
WE
WE
D0~D7 16K×8字扩展法组成64K×8 RAM
• 字位同时扩展：既增加存储单元的数量，也加长
各单元的位数
• 实际的存储器 往往 需要对字和位同时扩展，如
I/O1 ….. I/O4
WE 2114 CS A0 …. A9
CPU
A0 A9
WE 2114 CS A0 …. A9
A10 A11
wE
2:4 译 码 器
用16K×8位的芯片采用字扩展法组成64K×8位 的存储器连接图。 图中4个芯片的数据端与数据总线D0—D7相连， 地址总线低位地址A0—A13与各芯片的14位地址端相 连，而两位高位地址A14 ，A15 经译码器和4个片选端
CPU
A0
A0 A1 A2 A3 A4 A5 A6 A7 A 8 A9
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9
A9 CS
假定使用8K×1的RAM存储器芯片，那么组成 8K×8位的存储器，每一片RAM是8192×1，故其地址

(完整版)计算机组成原理第3章习题参考答案

(完整版)计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。

计算机组成原理第三章

计算机组成原理第三章

• 通信总线
–是指计算机系统之间或计算机 系统与其他系统（如控制仪表 等）之间的通信传输线。 –IDE、SCSI、USB、RS－232
通信总线
系统总线按传输信息不同分类
据总线是双向的
3.2
• 数据总线 （ DB ）： 用来传输各功能部件之间的数据，数
数据总线的条数称为数据总线宽度。比如，16位总线，指其 数据总线为16根。
数据传输率 (总线带宽)：即单位时间内总线上传输数据的 位数，用MB/s（每秒多少兆字节）表示。 例：总线工作频率33MHz，总线宽度32位，则标准传输 率＝ 33×32/8＝132MB/s。 总线复用：通常地址总线与数据总线在物理上是分开的两种 总线。为提高总线的利用率，将地址总线和数据总线共用一组 物理线，在某一时刻该总线传输地址信号，另一时刻传输数据 信号或命令信号。
3. 总线通信的四种方式
（1）同步通信
3.5
通信双方由统一时标控制数据传送称为同
步通信。
时标通常由CPU的总线控制部件发出，送
到总线上的所有部件；也可以由每个部件各自
的时序发生器发出，但是必须有总线控制部件
发出的时钟信号对它们进行同步。
同步式数据输入传输
T2时刻发出读命令；从 总线上两个部件完 模块按照所指定的地址 T4 时刻开始输入设备不再 CPU 在 T3 时 刻 开 始 ， 成一次完整而可靠 和命令进行一系列内部 一直维持到 向数据总线上传送数据， 的传输时间 主模块在 T1时刻 动作，必须在 T3时刻前 T4时刻， 撤消它对数据总线的驱动， 可以从数据线上获取 发出地址信息 找到CPU所需的数据， 从 T4 起，数据总线呈浮空 信息并送到其内部寄 并送到数据总线上 状态 存器中

计算机组成原理第3章习题参考答案

计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址 进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。

3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。

⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。

试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。

〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。

计算机组成原理第三章部分课后题答案（唐朔飞版）

计算机组成原理第三章部分课后题答案（唐朔飞版）

计算机组成原理第三章部分课后题答案（唐朔飞版）3.2 总线如何分类？什么是系统总线？系统总线又分为几类，它们各有何作用，是单向的，还是双向的，它们与机器字长、存储字长、存储单元有何关系？总线分类方式：·按数据传送方式：并行传输总线、串行传输总线·按总线使用范围：计算机（包括外设）总线、测控总线、网络通信总线·按连接部件：片内总线、系统总线、通信总线系统总线：是指CPU、主存、I/O设备各大部件之间的信息传输线。

系统总线分类：·数据总线：用来传输各功能部件之间的数据信息，双向传输，位数与机器字长、存储字长有关·地址总线：主要用来指出数据总线上的源数据或目的数据在贮存单元的地址或I/O设备的地址，单向传输，位数与存储单元的个数有关，地址线为n根，则存储单元个数有2的n次方·控制总线：用来发出各种控制信号，对任一条控制线而言，为单向传输，对控制总线总体而言，可认为双向传输3.4 为什么要设置总线判优控制？常见的集中式总线控制有几种，各有何特点，哪种方式响应时间最快，哪种方式对电路故障最敏感？总线上的信息传送是由主设备启动的，若多个主设备同时要使用总线，则由总线控制器的判优、仲裁逻辑按一定的优先等级顺序确定哪个主设备使用总线。

集中式总线判优控制的三种方式·链式查询1、只需很少的几根线就能按一定优先次序实现总线控制2、很容易扩充设备3、对电路故障很敏感，且优先级别低的设备可能很难获得请求·计数器定时查询1、计数可以从0开始，此时一旦设备的优先次序被固定，设备的优先级就按0，1，2，…，n的顺序降序排列，且固定不变2、计数也可以从上一次计数的终止点开始，即是一中循环方法，此时设备使用总线的优先级相等3、计数器的初始值还可以有程序设置，故优先次序可任意改变·独立请求方式1、响应速度快2、优先次序灵活（通过程序改变）3、控制线数量多，总线控制更复杂3.5 解释概念：总线宽度、总线带宽、总线复用、总线的主设备（或主模块）、总线的从设备（或从模块）、总线的传输周期、总线的通信控制。

计算机组成原理第3章 运算器和运算方法

第三章运算方法和运算器3.1补码的移位运算1、左移运算：各位依次左移，末位补0对于算术左移，若没有改变符号位，左移相当于乘以2。

2、右移运算：算术右移：符号位不变，各位（包括符号位）依次右移。

（相当于除以2）逻辑右移：最高位补0，其余各位依次右移例1：已知X＝0.1011 ,Y＝－0.0101 求 [0.5X]补；[0.25X]补；[-X]补；2[-X]补；[0.5Y]补；[0.25Y]补； [-Y]补；2[-Y]补[X]补＝0.1011 [Y]补＝1.1011[0.5X]补＝0.01011 [0.5Y]补＝1.11011[0.25X]补＝0.001011 [0.25Y]补＝1.111011[-X]补＝1.0101 [-Y]补＝0.01012[-X]补＝0.1010 (溢出) 2[-Y]补＝0.10103.2定点加减法运算及其实现3.2.1 补码加减法运算方法由于计算机中的进行定点数的加减运算大都是采用补码。

（1）公式：[X+Y]补＝[X]补+[Y]补[X-Y]补＝[X]补+[-Y]补（证明过程见教材P38）例1 X＝0.001010 Y＝－0.100011 求[X-Y]补，[X+Y]补解：[X]补＝0.001010 [-Y]补＝0.100011则 [X-Y]补＝[X]补+[-Y]补＝0.001010 + 0.100011＝0.101101 [X]补=0.001010 [Y]补=1.011101则 [X+Y]补＝[X]补+[Y]补＝0.001010 + 1.011101＝1.100111例2：已知X＝＋0.25，Y＝－0.625，求X＋Y； X－Y写出计算的过程.例3：已知X＝25,Y＝－9，求X＋Y； X－Y写出计算的过程.例4：已知X＝－25,Y＝－9，求X＋Y； X－Y写出计算的过程.解: （8位二进制表示）例2： X=0.0100000 Y=－0.1010000[X]补=0.0100000 [Y]补=1.0110000则 [X+Y]补＝[X]补＋[Y]补＝0.0100000 + 1.0110000＝1.1010000[X+Y]原＝－0.0110000＝（－0.375）D[X]补＝0.0100000 ，[-Y]补=0.1010000则 [X-Y]补 = [X]补＋[-Y]补 = 0.0100000＋0.1010000＝0.1110000[X+Y]原 = 0.1110000 ＝（0.875）D例3： X=＋0011001 Y=－0001001[X]补=00011001，[Y]补=11110111则 [X+Y]补 = [X]补+[Y]补= 00011001 + 11110111= 00010000[X+Y]原 =＋0010000＝（＋16）D[X]补= 00011001 ，[-Y]补= 00001001则 [X-Y]补 = [X]补+[-Y]补= 00011001 + 00001001= 00100010[X+Y]原 = ＋0100010 ＝（34）D例4： X=－0011001 Y=－0001001[X]补=11100111，[Y]补=11110111则 [X+Y]补 = [X]补+[Y]补= 11100111 + 11110111[X+Y]原 =－00100010＝（－34）D[X]补= 11100111 ，[-Y]补= 00001001则 [X-Y]补 = [X]补+[-Y]补= 11100111 + 00001001= 11110000[X+Y]原 = －0010000 ＝（－16）D3.2.2 定点加减法运算中的溢出问题溢出:运算结果大于机器所能表示的最大正数或者小于机器所能表示的最小负数.溢出只是针对带符号数的运算.比如:[X]补=0.1010,[Y]补=0.1001,那么[X]补+[Y]补=1.0011(溢出)溢出是一种错误,计算机中运算时必须能够发现这个现象,并加以处理判断溢出的方法：1、采用变形补码法[X+Y] 变补=[X] 变补+[Y] 变补[X-Y] 变补=[X] 变补+[-Y] 变补例1 X=0.1011 Y=0.0011 求[X+Y]补解： [X]变补 = 00.1011， [Y]变补 = 00.0011[X+Y]变补 = 00.1011 + 00.0011 = 00.1110所以 [X+Y]补 = 0.1110例2 X=0.1011 Y=0.1001 求[X+Y]补解: [X]变补 = 00.1011 [Y]变补 = 00.1001[X+Y]变补 = 00.1011 + 00.1001 = 01.0100运算结果的两符号位是01，不相同，发生溢出，因第一符号位是0，代表正数，所以称这种溢出为“正溢出”。

计算机组成原理第3章习题参考答案

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。

计算机组成原理第3章习题参考答案解析

计算机组成原理第3章习题参考答案解析第3章习题参考答案1、设有⼀个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯⽚组成，需要多少⽚？ (3) 需要多少位地址作芯⽚选择？解：(1) 该存储器能存储：字节4M 832220=? (2) 需要⽚8823228512322192020=??=??K (3) ⽤512K ?8位的芯⽚构成字长为32位的存储器，则需要每4⽚为⼀组进⾏字长的位数扩展，然后再由2组进⾏存储器容量的扩展。

所以只需⼀位最⾼位地址进⾏芯⽚选择。

2、已知某64位机主存采⽤半导体存储器，其地址码为26位，若使⽤4M ×8位的DRAM 芯⽚组成该机所允许的最⼤主存空间，并选⽤内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需⼏个内存条? (2) 每个内存条内共有多少DRAM 芯⽚? (3) 主存共需多少DRAM 芯⽚? CPU 如何选择各内存条? 解：(1) 共需条4641664226=??M 内存条 (2) 每个内存条内共有32846416=??M M 个芯⽚(3) 主存共需多少1288464648464226=??=??M M M 个RAM 芯⽚，共有4个内存条，故CPU 选择内存条⽤最⾼两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线⽤于内存条内部单元的选择。

3、⽤16K ×8位的DRAM 芯⽚构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5µS ，CPU 在1µS 内⾄少要访问⼀次。

试问采⽤哪种刷新⽅式⽐较合理?两次刷新的最⼤时间间隔是多少?对全部存储单元刷新⼀遍所需的实际刷新时间是多少? 解：(1) ⽤16K ×8位的DRAM 芯⽚构成64K ×32位存储器，需要⽤16448163264=?=??K K 个芯⽚，其中每4⽚为⼀组构成16K ×32位——进⾏字长位数扩展(⼀组内的4个芯⽚只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯⽚的内部单元地址——分成⾏、列地址两次由A 0~A 6引脚输⼊；然后再由4组进⾏存储器容量扩展，⽤⾼两位地址A 14、A 15通过2：4译码器实现4组中选择⼀组。

计算机组成原理第3章

*高速缓冲存储器(Cache)：CPU与主存间的缓冲MEM 构成—MOS型半导体、静态RAM
*控制存储器(CM)：CPU内部存放微程序的MEM 构成—MOS型半导体、ROM
*
二、存储器的主要性能指标
容量(S)：能存储的二进制信息总量，常以字节(B)为单位
01
速度(B)：常用带宽、存取时间或存取周期表示 存取时间(TA)—指MEM从收到命令到结果输出所需时间； 存取周期(TM)—指连续访存的最小间隔时间，TM=TA+T恢复
&
&
11
*
练习1—某SRAM芯片容量为4K位，数据引脚(双向)为8根，地址引脚为多少根？若数据引脚改为32根，地址引脚为多少根？
*芯片相关参数： 存储阵列容量—
(2)SAM芯片参数与结构
数据引脚数量— 地址引脚数量—
*
*SRAM芯片结构组织： --以Intel 2114 SRAM芯片为例 参数—容量=1K×4位，数据引脚=4根(双向)，地址引脚=10根
…
…
…
存储元
存储元
…
…
…
存储元
存储元
64行×64列
……
存储元
存储元
存储元
存储元
……
13
*
3、SRAM芯片的读写时序
*读周期时序： (存储器对外部信号的时序要求)
tA
tRC
地址
CS
I/O1~4
WE
tOTD
tCO
tCX
数据出
SRAM—CS有效时开始读操作、CS无效时结束读操作
13
*
*写周期时序：
*片选与控制电路： 片选—MEM常由多个芯片组成，读/写操作常针对某个芯片
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

2. 反演规则
对于任意一个逻辑函数式F，如果将其表达式中所有的 算符“·‖换成“+‖， “+‖换成“·‖，常量“0‖换成“1‖， “1‖换成“0‖，原变量换成反变量，反变量换成原变量，则 F F 所得到的结果就是 。 称为原函数F的反函数，或称为补函
数。
反演规则是反演律的推广，运用它可以简便地求出一个 函数的反函数。C D AC, 则 F [( A B ) C D ]( A C ); 若 F AB 例如： 若F A B C D E , 则 F A B C D E。
实现与逻辑的单元电路称为与门，其逻辑符号如图3-2 所示，其中图(a)为我国常用的传统符号，图(b)为国外流行 的符号，图(c)为国标符号(见附录一)。图3-3是一个2 输入 的二极管与门电路。图中输入端A、B的电位可以取两种值：
高电位+3V或低电位0V。设二极管为理想开关，并规定高
电位为逻辑1，低电位为逻辑0，那么F与A、B之间逻辑关 系的真值表与表3-1相同， 因而实现了F=A· B的功能。
设二极管为理想开关，并规定高电位为逻辑1，低电位 为逻辑0，则F与A、 B之间逻辑关系的真值表与表3-2相同， 因此实现了F=A+B的功能。
A B
(a) A B (b) A B ≥1 (c) F F
图 3-5 或门的逻辑符号
＋
F
V1 A B V2 R 3.9k F
图 3-6 二极管或门
3. 非运算(逻辑反) 非运算(逻辑反)是逻辑的否定：当条件具备时，结果不 会发生；而条件不具备时，结果一定会发生。例如，在图3-
A B (a) A B (b) A B
F
UCC(+5V) R 3.9k F
F
A
V1
&
(c)
F
B V2
图 3-2 与门的逻辑符号
图 3-3 二极管与门
2. 或运算(逻辑加)
A B E F
图 3-4 或逻辑实例
表 3-2 或逻辑运算真值表
A B 0 0 1 1 0 1 0 1 F 0 1 1 1
或逻辑可以用逻辑表达式表示为 F=A+B 或逻辑也称为或运算或逻辑加。符号“+‖表示逻辑加。
计算机组成原理
第三章 数字电路和逻辑电路基础
机械工业出版社 计算机组成原理 黄颖等主编 huangying@
第3章 逻辑代数基础
3.1 逻辑代数的三种基本运算
3.2 逻辑代数的基本定律和规则
3.3 复合逻辑
3.4 逻辑函数的两种标准形式
3.5 逻辑函数的代数化简法
3.6 逻辑函数的卡诺图化简
A
B
E
F
图 2 -1 与逻辑实例
表 3-1 与逻辑运算真值表
A 0 0 1 1 B 0 1 0 1 F 0 0 0 1
与逻辑可以用逻辑表达式表示为 F=A· B
在逻辑代数中，将与逻辑称为与运算或逻辑乘。符号 “·‖表示逻辑乘，在不致混淆的情况下，常省去符号“·‖。
在有些文献中，也采用∧、 ∩及&等符号来表示逻辑乘。
3.7 非完全描述逻辑函数的化简
3.1 逻辑代数的三种基本运算
3.1.1 逻辑变量与逻辑函数
逻辑是指事物因果之间所遵循的规律。为了避免用冗 繁的文字来描述逻辑问题，逻辑代数采用逻辑变量和一套 运算符组成逻辑函数表达式来描述事物的因果关系。 逻辑代数中的变量称为逻辑变量，一般用大写字母A、
B、 C、…表示，逻辑变量的取值只有两种，即逻辑0和逻
图 3-7 非逻辑实例
A (a) A (b) A 1 (c)
F
F
F
图 3-8 非门逻辑符号
UCC(+5v) Fra bibliotekC F (UO ) A (UI) R V
图 3-9 三极管非
3.2 逻辑代数的基本定律和规则
3.2.1 基本定律
1. 变量和常量的关系式 逻辑变量的取值只有0和1，根据三种基本运算的定 义，可推得以下关系式。 0-1律： A·0 =0 A+1 =1
辑1。 0和1称为逻辑常量。但必须指出，这里的逻辑0和1 本身并没有数值意义，它们并不代表数量的大小，而仅仅 是作为一种符号，代表事物矛盾双方的两种状态。
逻辑函数与普通代数中的函数相似，它是随自变量的变 化而变化的因变量。因此，如果用自变量和因变量分别表示
某一事件发生的条件和结果，那么该事件的因果关系就可以
理叫做对偶原理，或对偶规则。
必须注意，由原式求对偶式时，运算的优先顺序不能 改变， 且式中的非号也保持不变。 观察前面逻辑代数基本定律和公式，不难看出它们都 是成对出现的， 而且都是互为对偶的对偶式。 例如，已知乘对加的分配律成立，即A(B+C)=AB+AC， 根据对偶规则有，A+BC=(A+B)(A+C)，即加对乘的分配律
F f ( A, B, C, )
3.1.2 三种基本运算
1. 与运算(逻辑乘) 与运算(逻辑乘)表示这样一种逻辑关系：只有当决定一 事件结果的所有条件同时具备时，结果才能发生。例如在
图2-1所示的串联开关电路中，只有在开关A和B都闭合的条
件下，灯F才亮，这种灯亮与开关闭合的关系就称为与逻辑。 如果设开关A、B闭合为1，断开为0，设灯F亮为1，灭为0， 则F与A、B的与逻辑关系可以用表3-1所示的真值表来描述 所谓真值表，就是将自变量的各种可能的取值组合与其因 变量的值一一列出来的表格形式。
3.3 复 合 逻 辑
3.3.1 复合逻辑运算和复合门
1. 与非、 或非、 与或非逻辑运算 与非逻辑运算是与运算和非运算的组合， 即
F A B
或非逻辑运算是或运算和非运算的组合， 即
F A B
与或非逻辑运算是与、或、非三种运算的组合，即
F AB CD
A B C D A B A B A B F F A B A B A B ≥1 (b)
AB AC BC AB AC
证： AB AC BC AB AC ( A A) BC AB AC ABC ABC
AB AC
推论：
AB AC BCD AB AC
该公式及推论说明，在一个与或表达式中，如果两个乘积 项中的部分因子互补(如AB项和AC项中的A和A)，而这两个乘 积项中的其余因子(如B和C)都是第三个乘积项中的因子， 则 这个第三项是多余的。
A B A B A B A B
还原律：
AB 0 0 1 1 0 1 0 1
A A
表 3-4 反演律证明
AB
1 1 1 0
A B
1 1 1 0
A B
1 0 0 0
AB
1 0 0 0
3.2.2 三个重要规则
1. 代入规则
任何一个逻辑等式，如果将等式两边所出现的某一变量都
有些文献中也采用∨、∪等符号来表示逻辑加。
实现或逻辑的单元电路称为或门，其逻辑符号如图2-5 所示，其中图(a)为我国常用的传统符号，图(b)为国外流行 的符号， 图(c)为国标符号(见附录一)。 图3-6是一个 2 输 入的二极管或门电路。图中输入端A、 B的电位可以取两
种值： 高电位+3V或低电位0 V。
自等律：A·1=A
重叠律：A·A=A
A+0=A
A+A=A
互补律：A· A=0
A+A=1
2. 与普通代数相似的定律 交换律 A·B=B·A 结合律 (A·B)·C=A·(B·C) 分配律 A·(B+C)=AB+AC A+B=B+A (A+B)+C=A+(B+C) A+BC=(A+B)(A+C)
该公式说明，在一个与或表达式中，如果某一乘积项 的部分因子(如AB项中的A)恰好等于另一乘积项(如A)的全 部， 则该乘积项(AB)是多余的。
A AB A B
证： A AB ( A A)( A B) 1 ( A B) A B
该公式说明，在一个与或表达式中，如果一个乘积项(如 A)取反后是另一个乘积项(如 AB的因子，则此因子 A是多余的。
运用反演规则时应注意两点：① 不能破坏原式的运算顺序——先算括号里
的，然后按“先与后或”的原则运算。② 不属于单变量上的非号应保留不
3. 对偶规则
对于任何一个逻辑函数，如果将其表达式F中所有的算符
“·‖换成“+‖, ―+‖换成“·‖，常量“0‖换成“1‖，“1‖换
成“0‖， 而变量保持不变，则得出的逻辑函数式就是F的对 偶式，记为F′(或F*)。 例如：
运算。 异或逻辑的真值表如表3-5所示， 其逻辑表达式为
F A B AB AB
表 3-5 异或逻辑真值表
A B
0 0 1 1 0 1 0 1
F
0 1 1 0
A B A B A B
F F
A B A B A B (b)
(a)
图 3-11 异或门和同或门的逻辑符号 (a) 异或门； (b) 同或门
A B A B, A B A B
不仅如此，它们还互为对偶式。如果 F A B ，
G=A⊙B， 不难证明F′=G, G′=F。 因此可以将“ ”作为
以上定律可以用真值表证明，也可以用公式证明。例如， 证明加对乘的分配律A+BC=(A+B)(A+C)。 证： (A+B)(A+C) =A·A+A·B+A·C+B·C
=A+AB+AC+BC
=A(1+B+C)+BC=A+BC