显示控制CMOS锁相环频率合成器设计

数字锁相环的频率合成器设计摘要：近几年来，无线通讯获得飞速发展。

随着其应用领域的不断扩张，市场对低功耗、低造价、高性能、高集成度的收发机的需要也越来越高。

在无线通信收发机中包含一个很重要的模块，频率合成器，它通过产生一系列与参考信号具有同样精度和稳定度的离散信号，为频率转换提供基准的本地震荡信号。

频率合成器设计的优劣直接影响到无线通信收发机的性能、成本，故其实现方式一直是一个挑战。

而本次课程设计仅考虑方案的实用性，即是实验室环境的局限性以及电子器件的价格等因素。

关键词：数字锁相环，分频，频率合成器一、选题的背景与意义随着数字电路技术的发展，数字锁相环在调制解调、频率合成、FM 立体声解码、彩色副载波同步、图象处理等各个方面得到了广泛的应用。

数字锁相环不仅吸收了数字电路可靠性高、体积小、价格低等优点，还具有对离散样值的实时处理能力，已成为锁相技术发展的方向。

锁相环是一个相位反馈控制系统，在数字锁相环中，由于误差控制信号是离散的数字信号，而不是模拟电压，因而受控的输出电压的改变是离散的而不是连续的。

本文主要介绍了仿真技术的概念、特点、发展情况及其在控制系统的应用；分析了MATLAB/SIMULINK的功能及如何在MATLAB语言提供的仿真环境SIMULINK 下实行控制系统的仿真，并对数字锁相环进行仿真。

利用计算机对控制系统进行仿真与分析，是研究控制系统的重要手段；MATLAB软件、MCGS组态软件可成功地用于控制系统的仿真、分析及监控，在科研、生产和教学等领域具有广泛的应用前景和推广价值，从上面两方面看来，本课题数字锁相环技术的matlab/simulink仿真具有一定的研究价值。

二、研究内容与拟解决的主要问题本设计从模拟锁相环研究出发，掌握锁相环的基本工作原理，了解环路失锁、捕获、跟踪过程及环路锁定条件等。

掌握数字锁相环的工作原理，并用MATLAB语言对该系统进行设计，给出数字锁相环电路各个主要模块的设计过程及仿真结果，得到该系统的顶层电路。

摘要频率源是现代通信系统的心脏，其稳定与否直接影响到系统的正常工作。

现代通信系统对于稳定的频率源的需求也越来越广泛，而频率稳定度问题则已成为许多现代通信系统和设备的一个关键性技术问题。

如今锁相技术以其独特和优良的性能在调制解调、频率合成、FM立体声解码等方面普遍应用。

锁相环路具有载波跟踪特性，作为一个窄带跟踪滤波器，可以提取淹没在噪声之中的信号;用高稳定的参考振荡器锁定，可以提供一系列频率高稳定的频率源。

本文主要讨论了基于锁相环的宽带调频电路的设计问题。

以MOTOROLA 公司生产的大规模集成芯片MC145146为核心元件,配以周边MC12017,MC1648等器件，设计了可以与宽带调频电路接口的锁相环，软件部分采用单片机控制频率的编辑和显示，更加直观和方便。

关键词：锁相环、频率合成器、鉴相器、调频ABSTRACTThe frequency source is the key specification of a modem communication system. The modern communication systems require more and more stable frequency source, and the problem of the frequency stability has become a key technique problem of most electronic instruments. The PLL circuits are global used in modulation and demodulation、frequency synthesize、FM stereo decode and so on. The PLL circuits has the characteristic of carrier track. As a narrow band fitter, it can pick up the signal which is submerged in the noise. When it is locked with a high-stable reference oscillator, it can be a high-stable frequency source which can offer series of frequency. This paper mainly discusses the design problems of broadband frequency modulation circuits based on PLL. With the main devices MC145146、MC12017、MC1648 which are manufactured by MOTOROLA. The work includes designing a PLL which is able to interface with a broadband frequency modulation circuits, making the corresponding hardware and finishing the testing of the hardware.Key words: PLL ; frequency-synthesizer；phase detector；modulation目录第1章绪论 (1)1.1锁相技术的发展概况 (1)1.2频率综合技术及其发展 (1)1.3锁相环路的工作特点 (3)1.4设计任务与实现方案 (3)第2章锁相频率合成器的设计 (5)2.1锁相频率合成器 (5)2.1.1 锁相环路的基本组成 (5)2.1.2 使用前置分频器的锁相频率合成器的组成 (6)2.1.3 变模分频锁相频率合成器 (6)2.2基于MC145146的锁相频率合成器的设计 (8)2.2.1 频率合成芯片MC145146及其外接部分的设计 (9)2.2.2 环路滤波器的设计 (12)2.2.3 压控振荡器的设计 (13)2.2.4 前置预分频器的设计 (15)2.3本设计中参数的确定 (16)2.4本章小结 (18)第3章单片机控制部分 (19)3.1单片机控制的原理 (19)3.2单片机控制部分主要程序模块的处理流程图 (21)3.3本章小结 (23)结论 (24)参考文献 (25)致谢 (27)附录A 全电路原理总图 (28)第1章绪论1.1 锁相技术的发展概况锁相技术是实现相位自动控制的一门学科。

锁相频率合成器的设计
锁相频率合成器是一种电子设备，用于产生高精度、稳定的时钟信号。

它的设计基于锁相环（PLL）的原理，能够将输入的参考时钟信号锁定到输出时钟信号的频率，从而实现精确的频率合成。

锁相频率合成器的基本组成包括相锁环、参考时钟源、振荡器、分频器、相位检测器和控制电路等部分。

其中，相锁环是核心部件，其工作原理为将参考时钟信号和振荡器输出的信号进行比较，通过相位检测器不断调整振荡器的频率和相位，使其与参考时钟信号同步。

在设计锁相频率合成器时，需要考虑多种因素，如稳定性、相位噪声、抖动、锁定时间、输入输出频率范围等。

为了实现高精度的频率合成，通常会采用高品质的元器件和优化的电路设计，同时还需要进行严格的测试和调试。

锁相频率合成器广泛应用于通信、测量、计算机和工业控制等领域，为各种设备和系统提供高精度的时钟信号支持。

随着技术的不断进步，锁相频率合成器的设计也在不断升级和完善，以满足更加严格的应用需求。

- 1 -。

基于锁相环的频率合成器的设计班级：姓名：学号：指导老师：一、课题名称：基于锁相环的频率合成器的设计二、设计基本内容：频率合成是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。

在通信、雷达、测控、仪器表等电子系统中有广泛的应用，频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。

并且输出频率的准确度不逊色与前两种，因此采用锁相频率合成。

三、系统框图：CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz 下功耗仅为600μW，属微功耗器件。

晶振100kHz100分频1kHzCD4046计数器输出四、原理图如下：4049做为振荡器和驱动，产生100kHz的频率输入4518，然后进行100分频，把输出信号送入CD4046锁相环，CD4046的输出信号送入三个CD4522计数器进行分频，计数器的输出信号再送入CD4046做为比较信号。

五、焊接后的实物图：由于没有交板子的的时候没有注意拍照片，所以没有实物图。

六、实验所记录的数据与理论值：可以发现我所焊接的锁相环有些误差。

次数理论频率实际频率1 105kHz 105.3kHz2 226kHz 226.2 kHz3 125kHz 125.5 kHz4 385kHz 385.6 kHz5 656kHz 656.1 kHz6 672kHz 672.2 kHz7 123kHz 123.8 kHz七、用示波器所记录的波形：1）105kHz时的波形：2）226kHz时的波形3）125kHz时的波形八、心得体会：经过将近两天的焊接和调试，终于完成了此次锁相环的设计任务。

锁相与频率合成技术实验讲义桂林电子科技大学通信实验中心实验一锁相环实验一、实验原理锁相环路实质是一个负反馈的相位差自动调节系统。

1、锁相环路的构成图1 锁相环基本框图1（1）鉴相器鉴相器是相位差转换成电压的变换器（θe / V变换器、相差/电压变换器），它把两个信号U2（t）和U1（t）的相位进行比较，产主对应于两个信号相位差θe的误差电Ud（t）。

图2(a) 鉴相器模型23图2（b ）异或门鉴相曲线 图2（c ）数字比相器的鉴频鉴相曲线4如图2（c ）的数字比相器，其特性可以理解为：① 对于相位跳变信号，如f1输入已调2PSK 信号，f2输入载波信号，则鉴相器的输入输出信号为：图3 f 1 ：PSK 信号图4 f 0： 载波信号图5 f 1 与f 0 的相差θe图6 鉴相器的输出电压Ud②对于频率跳变信号，如f1输入已调2FSK信号，由高低频率f H、f L组成，f2输入f L信号，则鉴相器的输入输出信号为：图7 f1：FSK信号图8 f0：FSK的f L信号图9 f1与f0 的相差θe5（2）环路滤波器环路滤波器的作用是滤除误差电压Ud（t）中的进行积分，以保证环路所要求的性能，增加系统的稳定性。

环路滤波器常用的类型有RC积分滤波器，无源比例积分滤波器，有源比例积分滤波器。

（3）压控振荡器VCO的技术指标：中心频率、频率变化范围、频率稳定度、相位噪声、压控线性度、压控灵敏度。

图11 压控振荡器控制电压/ 输出频率（Uc－ωO）特性曲线6同步带与捕获带同步带的测量方法：环路锁定之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωh H ；用同样方法测量Δωh L ，环路锁定之后，降低信号源的输入频率，直到输入输出频率不相等，测出ΔωL 。

图20 PLL同步带范围78同步带的测量方法：由于频率太低引起环路失锁之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωp H ；用同样方法测量Δωp L 。

基于cd4046锁相环的数字频率合成器电路设计1. 介绍在当今的数字电子领域，频率合成器扮演着至关重要的角色，它可以将一个基础频率信号合成出多个频率信号，广泛应用于收音机、数字通信、无线电、雷达等领域。

本文将重点讨论基于cd4046锁相环的数字频率合成器电路设计，以及CD4046的基本工作原理和性能特点。

2. 基础原理CD4046作为一种锁相环集成电路，它由相位比较器、环路滤波器和振荡器组成。

在频率合成器中，CD4046可以将输入信号频率合成成另一个输出频率信号，并且具有较高的信号锁定能力。

其基本工作原理是根据输入信号频率与振荡器输出信号频率之间的差值，不断调节振荡器输出频率，直至二者频率相同，从而实现信号的合成。

3. 设计步骤(1) 确定合成频率范围：根据实际需求确定所需合成频率范围，进而选择合适的分频倍数和振荡器参数。

(2) 选择振荡器电路：根据合成频率范围选择合适的振荡器电路和频率合成器芯片，CD4046是目前较为常用的选择之一。

(3) 进行电路仿真：使用电路仿真软件对设计电路进行仿真和调试，确保电路工作稳定和合成频率准确。

(4) 调节环路参数：根据实际需求调节环路参数，如环路带宽和环路增益，以实现更精准的频率合成效果。

4. 性能分析CD4046锁相环具有较高的抗干扰能力和频率稳定性，能够在一定程度上抵抗外部环境干扰和波动。

其响应速度较快，能够实现快速锁定输入信号频率，并且具有较高的合成精度和稳定性，适用于多种频率合成场景。

5. 个人观点在设计数字频率合成器时，选择合适的频率合成器芯片对电路性能起着至关重要的作用。

CD4046锁相环作为一种可靠的集成电路芯片，具有较高的性能和稳定性，是设计高质量数字频率合成器的重要选择之一。

在实际应用中，需要根据具体需求合理设计振荡器电路和调节环路参数，以实现更加精准和稳定的频率合成效果。

总结：本文对基于CD4046锁相环的数字频率合成器电路设计进行了全面评估和探讨，介绍了其基本工作原理、设计步骤、性能分析和个人观点，并对其在数字频率合成器设计中的重要性进行了强调。

课程设计题目：锁相式数字频率合成器的设计已知技术参数和设计要求：一、锁相式数字频率合成器设计方框图12344321晶体振荡器分频器1/N分频器1/M相位比较器压控振荡器可编程置数低通滤波器f sf f RoPLLo f /N1KHz2KHz 4KHz二、锁相式数字频率合成器设计要求1、 要求设计出数字锁相式频率合成器的完整电路。

2、 晶体振荡器部分要求用数字电路设计 (可以参考CD4060、74LS04等) 。

3、 要求1/M 分频器分别产生，1KH Z 、2KH Z、4KH Z的方波信号，并且通过开关分别选择其中之一接入锁相环的相位比较器输入端作为f R 。

4、 要求频率合成器输出的频率范围f 0分别为（0000~9999）×1KH Z 、（0000~9999）×2KH Z 、（0000~9999）×4KH Z ，并且设计出相对应的1/N 分频器(四位)。

5、锁相环型号：选择LM4046 、或CD4046。

石英晶体选择4.096MH Z 或8.192MH Z 等 ，其他集成电路及元器件根据设计要求自己选择。

6、 用Protel 99SE 或Protel DXP 画出锁相式数字频率合成器的原理方框图、电路图、仿真波形图（仿真1/N 分频器和1/M 分频器输出信号波形）、然后画出PCB 图。

7、 计算当F r =1KH Z 、2KH Z 、4KH Z 时1/M 分频器应该是多少分频，锁相式数字频率合成器输出频率计算：f 0=？ （每个人计算f 0=？的要求见附录一电子表格）。

8、 主要参数测试：包括晶体振荡器输出频率；1/M 分频器输出频率；1/N 可编程分频器的测试；锁相环的扑捉带和同步带测试方法；锁相环压控振荡器的控制特性曲线测试方法，（以上测试要说明用何种仪器）。

做出误差分析。

9、 编写出数字锁相式频率合成器的课程设计报告。

工作量：1、数字锁相式频率合成器的总体设计。

基于锁相环的频率合成电路设计近年来，随着高精度信号计算机应用的不断普及，频率合成技术已经成为精密信号采集、处理和测量的重要工具。

为了实现频率合成的精确控制，基于锁相环的频率合成电路设计是一种非常实用的解决方案。

锁相环的设计能够实现精确的频率合成，从而提高功率、电压和信号精度。

锁相环是由一个振荡器，一个频率参考电路和一个外部参考信号构成的一种系统。

振荡器电路能够根据外部参考信号调整自身的输出频率。

其根据比较器的输出信号，控制振荡器内部电路的频率参数，实现锁定频率的目的。

为了满足实际应用要求，基于锁相环的频率合成电路设计的核心问题在于如何设计一个稳定、噪声低、参考电路响应快的锁相环系统。

在设计之前，必须先确定系统的应用频带、功率要求以及系统的近似精度。

振荡器是锁相环电路设计的核心部件，它决定了锁相环系统的整体性能。

振荡器主要包括晶体振荡器和单片机振荡器两种类型，晶体振荡器可以提供高精度的调谐功能，而单片机振荡器可以提供低成本的实时控制功能。

而频率参考电路是锁相环系统的关键部分，它负责将外部输入的参考信号转换为振荡器可接受的形式。

电路的设计应该考虑频率参考电路的无相位和负载能力以及它的噪声特性。

此外，频率参考电路应考虑参考信号的频率范围和信号强度，以便准确控制振荡器振荡频率。

最后，系统的设计还必须考虑信号处理器的参数，其既需要考虑信号处理器的灵敏度，又需要考虑其处理的信号的频率范围和外部参考电压的大小。

总的来说，基于锁相环的频率合成电路设计既具有优异的精度又具有良好的稳定性，可以满足多种应用的需求。

它的设计必须考虑振荡器的性能、频率参考电路的特性和信号处理器的参数。

同时，为了提高和优化系统性能，可以采用虚拟仿真技术进行仿真和调试，评估不同结构和参数的效果。

在实际应用中，基于锁相环的频率合成电路设计可以用于高精度信号处理、实时监控和测量等多种应用。

它可以提升实验精度，改善系统的可靠性和稳定性，也可以有效提高系统的测量精度和信号处理能力。