锁相环频率合成器的相位噪声分析

和响应速度之间折衷考虑，相位裕度越大，系统越稳定，但是响应速度变慢。

这里取相位裕度为６０度。

同样的，这两个环路参数是估计出来的，在实际电路中仍然需要多次考虑。

最后根据上面的两个环路参数，利用第二章第六节的公式２－２２到２－２４可以计算出低通滤波器的电阻和电容的值大约为：Ｒ２＝１２Ｋ，Ｃ２＝１３８ＰＦ，ＣＩ＝１ＩＰＦ。

根据以上估算的参数可以将锁相环系统的幅频和相频特性曲线画出，如图４．２所示。

图４－２ＰＬＬ的幅频与相频特性曲线４．３锁相环系统级模型４．３．１Ｍａｔｌａｂ构造数学模型Ｍａｕａｂ是ＭａｔｈＷｏｒｋｓ公司开发的具有强大科学运算功能的数学工具，其中的软件包－－Ｓｉｍｕｌｉｎｋ是专门用于数学建模的工具。

通过建立锁相环系统的线性模型，如图４—３所示，分别建立环路中每个模块的传输函数，然后设置输入输出点。

该线性模型不仅可以分析系统的冲击响应和阶跃响应，还可以分析零极点与波特图。

冲击响应和阶越响应的模拟结果如图４－４所示，此模型可以很方便的修改参数，仿真速度非常快，模拟结果也非常直观，对于理解二阶系统的特性非常有帮助。

ｔ№啦＊血瞻呻目删ｅ，ｒａ口ａａｐ蝌ｍ鼬ｒｔｒａｒｔｉｍ＇哥缸眦ｈ恤啪蚓ｏｆ恤ＶＣＯ图４－３Ｍａｔｌａｂ建立ＰＬＬ的线性模型图４—４ＰＬＬ的阶跃响应与冲击响应４．３．２ＶｅｒｉｌｏｇＡ构造行为级模型ＶｅｒｉｌｏｇＡ语言是Ｖｅｒｉｌｏｇ硬件描述语言的扩展，主要用来描述模拟系统的结构和行为，包括电子，机械，流体力学和热力学系统等㈣。

下面给出ＶｅｒｉｌｏｇＡ描述锁相环的行为级模型，并应用Ｍｉｃａ进行仿真。

首先，以电阻的行为级模型为例，简单的说明一下ＶｅｒｉｌｏｇＡ语言的特点和应用。

、ｉｎｃｌｕｄｅ“ｄｉｓｃｉｐｌｉｎｅｓ．”’’ｉｎｃｌｕｄｅ“ｃｏｎｓｔａｎｔｓ．ｈ，’ｍｏｄｕｌｅｒｅｓ（ａ，ｂ）；ｉｎｏｕｔａ，ｂ；ｅｌｅｃｔｒｉｃａｌａ，ｂ；ｐａｒａｍｅｔｅｒｒｅａｌＲ２１．Ｏ：ａｎａｌｏｇｂｅｇｉｎＩ（ａ，ｂ）＜＋Ｖ（ａ，ｂ）／Ｒ；／／Ａｌｔｅｍａｔｉｖｅ：Ｖ（ａ，ｂ）＜＋Ｉ（ａ，ｂ）４Ｒ；第五章锁相环电路设计及模拟第五章锁相环电路设计及模拟５．１整体设计本章主要是关于锁相环的晶体管级电路的设计，不但详细的分析了电路的结构，而且给出了模拟结构及相关的解释。

锁相频率源混频信号的相位噪声分析为了研究锁相频率源的混频信号的相位噪声问题，本文将锁相源的相位噪声构成作为基础，构建起两路相关锁相源混频相位噪声近似数学模型，并开展了相关实验。

实验数据表明，模型仿真能够得到与实验一致的结果，可以在很大程度上降低相位噪声估值偏差。

标签：锁相频率源;混频信号;相位噪声1 相位噪声概述通常来讲，信号频率或者相位本身的短期性、随机性起伏是引发相位噪声的主要原因，理想的频率源信号得到的频谱近似直线，数学上一般用带有幅度的Delta函数表示。

而从实际测量的角度，频谱信号两侧可以看到宽度较大的连续分布谱，其形成的原因是热能与其他噪声源随机起伏对于频率信号的调整，这里的连续分布谱实际上就是相位噪声。

假定θ（t）表示噪声形成的调制信号，考虑到相位噪声同样属于较小的信号调制，满足θ（t）《1，可以将频率源信号表示为：（1）公式中，fc表示载波信号，对于公式进行相应的Fourier变换，可以得到（2）这里的S（f）表示S（t）的Fourier頻率谱，Sθ=F（θ（t）），表示相位与频率抖动的功率谱密度。

结合上述公式，参考相位噪声的内涵，可以通过分贝值的形式来对频率源相位噪声进行表示，有（3）公式中，=f-fc，该公式实际上是偏离载波位置1Hz带宽的相位噪声。

调制信号本身属于非平稳性的随机过程，而结合相应的文献研究以及工程实践，可以将其近似看做是平稳的高斯过程，能够得到近乎实际工程值的结果。

设相应的高斯过程θ（t）为N（0，），均值E=0，相位与频率会于载波信号附近抖动。

方差表示为相位噪声的功率，依照上述公式，可以得到相应的公式（4）2 锁相频率源相位噪声结构就目前而言，比较常见的锁相源一般都是有压控振荡器、鉴相器、环路滤波器以及分频器等构成，所有元器件的噪声都会影响最终输出频率的相位噪声，而其中最为关键，最不可避免的，是鉴相器鉴相基底倍频以及参考信号锁相倍频的恶化。

参考公式（4），可以将锁相源相位噪声表示为（5）在公式中，表示锁相源最终输出的相位噪声功率，和分别表示晶振锁相倍频恶化以及鉴相基底倍频恶化后的相位噪声功率，结合上述分析，参照公式（4）和公式（5），可以将相位噪声改写成分贝值的形式，得到锁相源相位噪声计算公式：（6）3 加入混频器后的相位噪声分析理想状态下，混频器的输出包含了两个输入信号的和频与差频，而实际上，混频器具备多个交调分量，不过和频与差频是主要分量。

频率合成器的相位噪声分析臧永蔓(中国电子科技集团公司第五十四研究所,河北石家庄050081)摘　要　频率合成器广泛应用于现代各种电子设备中,甚至被人们喻为众多电子系统的“心脏”。

其性能好坏直接影响通信设备的性能,尤其是影响接收机的灵敏度和选择性。

对频率合成器相位噪声的概念进行了简单的阐述。

从锁相环的分析模型出发,介绍相位噪声的特性,分析了影响相位噪声的各种主要因素,并提出了提高频率合成器相位噪声性能的一些基本方法。

通过实例介绍了环路滤波器参数的选择与计算。

关键词　相位噪声;环路带宽;锁相环;压控振荡器中图分类号　T N74 文献标识码　A 文章编号　1003-3106(2007)09-0038-03Analysis of Phase N oise in Frequency SynthesizerZ ANG Y ong -man(The 54th Research Institute o f CETC ,Shijiazhuang Hebei 050081,China )Abstract The frequency synthesizer is widely used in m odern electronic equipments ,and even considered as “the heart ”of many electronic systems .I ts per formance will in fluence the equipment ’s per formance ,especially the sensitivity and the selectivity of the receiver.At first the concept of phase noise in frequency synthesizer is sim ply described in this paper.Then based on P LL synthesizer analysis m odel ,the characteristics of phase noise is introduced.At the same time ,the major factors affecting phase noise and s ome approaches to im prove the per formance of phase noise are presented.Finally ,exam ples are given to introduce the option and calculation of the loop filter.K ey w ords phase noise ;loop bandwidth ;phase locked loop ;VC O收稿日期:20072042110　引言频率合成器的相位噪声是一项非常重要的技术指标,它直接影响现代电子系统的性能。

锁相频率合成器相位噪声的精确估计与仿真(优选)word资料2006 年 10 月 JOURNAL OF CIRCUITS AND SYSTEMS October , 2006 文章编号:1007-0249 (2006 05-0128-04锁相频率合成器相位噪声的精确估计与仿真*邓贤进1,2, 李家胤2, 张健1(1. 中国工程物理研究院电子工程研究所,四川绵阳 621900;2. 电子科技大学,四川成都 610054摘要:实现对相位噪声的精确估计必须考虑环路中电阻噪声的影响。

从建立并分析电阻噪声模型出发,设计了两种都能满足基本技术指标的环路滤波器。

用仿真手段对这两种不同的环路滤波器进行了仿真,清楚地表明了电阻对相位噪声的影响。

最后的实验结果证明了这种估计方法的精确性。

关键词:锁相环;频率源;相位噪声;仿真中图分类号:TN974 文献标识码:A1 引言频率源的相位噪声是一项非常重要的性能指标,它对电子设备和电子系统的性能影响很大,从频域看它分布在载波信号两旁按幂律谱分布。

用这种信号不论做发射激励信号,还是接收机本振信号以及各种频率基准时,这些相位噪声将在解调过程中都会和信号一样出现在解调终端,引起基带信噪比下降。

在通信系统中使话路信噪比下降,误码率增加;在雷达系统中影响目标的分辨能力,即改善因子。

接收机本振的相位噪声,当遇到强干扰信号时,会产生“倒混频”使接收机有效噪声系数增加。

所以随着电子技术的发展,对频率源的相位噪声要求越来越严格,因为低相位噪声,在物理、天文、无线电通信、雷达、航空、航天以及精密计量、仪器、仪表等各种领域里都受到重视。

因此,针对不同用途的频率源的设计,需要对预设计的频率源相噪指标进行准确的估计,以达到有的方矢,缩短设计周期。

影响相噪指标的因素很多,通常,设计者会根据主要器件本身的性能参数和环路参数来粗略估计频率源的相噪指标,但往往忽略了环路滤波器中电阻和放大器本身的噪声所带来的相噪指标的恶化。

锁相环输出信号相位噪声噪声及杂散特性分析应用实践【摘要】本文详细地介绍了锁相环的鉴频鉴相器、分频器和输入参考信号的相位噪声对锁相环合成输出信号的近端相位噪声的具体贡献值。

并以CDMA 1X基站系统中800MHz的FS 单板的锁相环输出信号相位噪声指标进行理论计算。

为广大锁相环设计者提供理论计算方法的参考和实践设计的参考依据。

【关键词】锁相环设计，相位噪声一、术语和缩略语表格 1 术语和缩略语二、问题的提出锁相环工作原理图，由三部分组成：鉴相器（PFD）、环路滤波器（LPF）和压控晶体振荡器（VCXO），如图0-1所示。

图0-1锁相环原理框图锁相环输出信号指标主要有相位噪声、谐波抑制、杂散、输出功率、跳频时间。

在本文中以CDMA 1X基站系统中800MHz的FS单板应用为背景，在CDMA基站中不需要跳频，所以调频时间基本不做要求。

输出功率比较好控制，只要调整衰减网络就能保证。

锁相环输出信号的相位噪声、谐波抑制和杂散成为影响系统指标的主要因素，成为锁相环技术的关键指标项。

在锁相环设计中，相位噪声和杂散成为系统设计主要难点。

三、解决思路相位噪声分析相位噪声主要由VCO、鉴频鉴相器、分频器和输入参考信号的相位噪声这四部分引入。

环路滤波器对于由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声具有低通特性，对于VCO产生的相位噪声具有高通特性。

一般来说环路带宽内的相位噪声主要决定于由鉴频鉴相器、分频器和输入参考信号，环路带宽以外的相位噪声主要决定于VCO，在环路带宽周围，这四部分的噪声影响相当。

所以为了尽量降低输出信号的相位噪声环路滤波器的环路带宽的最佳点是由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声总和与VCO引入的相位噪声相同时的频率。

在实际运用中还礼滤波器的设计是非常重要的。

对于远端相位噪声如100KHz和1MHz处的一般远远高于环路带宽，其相位噪声主要决定于VCO，要保证其指标主要是选择良好的VCO。

锁相环环路滤波器噪声特性分析与仿真金玉琳;余世刚;周毅;保玲【摘要】为估计环路滤波器对锁相频率合成器输出相位噪声的贡献,建立了一种常用的有源差分环路滤波器噪声模型,并推导出滤波器中各噪声源贡献的噪声的理论公式.针对一实际滤波器贡献的相位噪声进行理论计算,考虑了滤波器中运放的非理想特性后,对滤波器中各个噪声源贡献的相位噪声进行了仿真.通过理论结果和仿真结果对比,得出理论公式对实际环路滤波器噪声进行了很好的估计.最后给出环路滤波器设计时在噪声性能方面的考虑.%It is necessary to accurate phase noise prediction of synthesizer for loop filter's contribution, a noise model for loop filter that is used for differential output phase detector is built, and theoretical formula of the output phase noise contribution from each noise source in loop filter is derived. Theoretical value of phase noise is calculated aimed at the contribution from a actual loop filter, and the phase noise is simulated after considered the actual character of op-amp. Comparing the theoretical value and simulated value, the noise of the actual loop filter can be estimated by theoretical formula, and some considerations of loop filter design about the noise performance are provided.【期刊名称】《现代电子技术》【年(卷),期】2011(034)021【总页数】4页(P193-195,198)【关键词】频率合成器;锁相环;有源环路滤波器;相位噪声【作者】金玉琳;余世刚;周毅;保玲【作者单位】兰州空间技术物理研究所,甘肃兰州 730000;兰州空间技术物理研究所,甘肃兰州 730000;兰州空间技术物理研究所,甘肃兰州 730000;兰州空间技术物理研究所,甘肃兰州 730000【正文语种】中文【中图分类】TN713-34锁相频率合成器其潜在的出色性能、相对简单性和低成本而被普遍使用[1]。

锁相环输出信号相位噪声噪声及杂散特性分析应用实践【摘要】本文详细地介绍了锁相环的鉴频鉴相器、分频器和输入参考信号的相位噪声对锁相环合成输出信号的近端相位噪声的具体贡献值。

并以CDMA 1X 基站系统中800MHz 的FS 单板的锁相环输出信号相位噪声指标进行理论计算。

为广大锁相环设计者提供理论计算方法的参考和实践设计的参考依据。

【关键词】锁相环设计，相位噪声一、 术语和缩略语表格 1 术语和缩略语 缩写全名 含义 CDMACode Division Multiple Access 码分多址 PLLPhase Locked Loop 锁相环 FSFrequency S ynthesizer 频率合成器 LPFLoop Filter 环路滤波器 VCO Voltage Control Oscillator压控振荡器 二、 问题的提出锁相环工作原理图，由三部分组成：鉴相器（PFD ）、环路滤波器（LPF ）和压控晶体振荡器（VCXO ），如图 0-1所示。

÷R 分频器VCO 参考频率鉴相器÷N 分频器LPF ΦK O θS K VCO )(S F rθ+iθ-e θ图 0-1锁相环原理框图锁相环输出信号指标主要有相位噪声、谐波抑制、杂散、输出功率、跳频时间。

在本文中以CDMA 1X 基站系统中800MHz 的FS 单板应用为背景，在CDMA 基站中不需要跳频，所以调频时间基本不做要求。

输出功率比较好控制，只要调整衰减网络就能保证。

锁相环输出信号的相位噪声、谐波抑制和杂散成为影响系统指标的主要因素，成为锁相环技术的关键指标项。

在锁相环设计中，相位噪声和杂散成为系统设计主要难点。

三、 解决思路相位噪声分析相位噪声主要由VCO 、鉴频鉴相器、分频器和输入参考信号的相位噪声这四部分引入。

环路滤波器对于由鉴频鉴相器、分频器和输入参考信号的相位噪声这三部分引入的相位噪声具有低通特性，对于VCO产生的相位噪声具有高通特性。

频率合成器中的相位噪声分析与抑制摘要：本论文深入研究了频率合成器中的相位噪声问题，介绍了相位噪声的定义、分析方法以及抑制策略。

我们探讨了频域和时域分析方法，详细讨论了预处理和后处理技术，并提出了整体系统优化策略。

相位噪声抑制对于提高频率合成器性能至关重要，特别是在无线通信和射频应用中。

未来的研究方向应聚焦于更高效的抑制方法和适应不同应用场景的解决方案。

关键词：频率合成器；相位噪声；功率谱密度；时域分析；抑制技术一、频率合成器基础（一）频率合成器的定义与功能频率合成器是一种电子设备，旨在生成具有高精度和稳定性的信号。

其主要功能是将一个或多个输入频率合成为单一输出频率，常用于无线通信、雷达、射频设备等应用领域。

频率合成器的关键任务包括产生可靠的输出信号，确保频率的准确性和稳定性，以适应不同应用的需求。

这些设备需要具备快速切换能力，以满足快速变化的信号要求，并保持高度精准的频率调谐性能，以确保系统的可靠性和性能。

频率合成器在现代通信和射频技术中具有至关重要的地位，为各种无线通信和雷达系统提供了稳定的基准信号。

（二）常见频率合成器类型概述频率合成器根据工作原理和应用领域的不同，可分为多种类型。

其中，直接数字频率合成器（DDS）利用数字信号处理技术，以高精度和灵活性著称，常用于信号发生器等应用。

锁相环（PLL）则通过反馈控制系统来维持输出频率的稳定，广泛运用于通信系统中，确保时钟同步。

混频器采用不同频率信号的混合来生成输出频率，适用于多种应用场景，如射频信号调制。

这些不同类型的频率合成器在不同领域中发挥着关键作用，提供了各自特定的优势，满足了不同应用的需求。

（三）相位噪声的概念与影响相位噪声在频率合成器性能评估中扮演关键角色，反映了输出信号相位的不稳定性，通常以分贝/赫兹（dBc/Hz）为单位衡量。

高相位噪声直接损害合成器性能，尤其在无线通信和雷达等应用中，它会导致信号质量下降和系统性能受损。

因此，相位噪声的抑制和分析成为频率合成器设计中的至关重要任务。

相位噪声对一个给定载波功率的输出频率来说，相位噪声是载波功率相对于给定的频率偏移处（频率合成器通常定义1kHz频率偏移）1-Hz的带宽上的功率，单位为dBc/Hz@offset frequency。

锁相环频率合成器的带内相位噪声主要取决于频率合成器，VCO的贡献很小。

相位噪声的测量需要频谱分析仪。

注意一点，普通频谱分析仪读出的数据需要考虑分辨带宽的影响。

即，频谱分析仪的读数减掉10log（RBW）才是正确的相位噪声数值。

高端的频谱分析仪往往可以直接给出单边带相位噪声。

相位噪声是信号在频域的度量。

在时域，与之对应的是时钟抖动（jitter），它是相位噪声在时间域里的反映，大的时钟抖动在高速ADC应用中会严重恶化采样数据的信噪比，尤其是当ADC模拟前端信号的频率较高时，更是要求低抖动的时钟。

图1形象地描述了时钟抖动。

图表 1 相位噪声和时钟抖动时钟抖动可以通过相位噪声积分得到，具体实现如下如下：计算从给定的起始频率偏移处到结束频率（通常定义为两倍输出频率）偏移处的相位噪声和A，单位为dBc；对A进行取对数操作；求相位抖动均方值（rms phase jitter），单位为弧度；将弧度值转换成时间单位，秒或者皮秒。

图表 2. 时钟抖动与相位噪声和白噪声之间的关系参考杂散锁相环中最常见的杂散信号就是参考杂散。

这些杂散信号会由于电荷泵源电流与汇电流的失配，电荷泵漏电流，以及电源退耦不够而增大。

在接收机设计中，杂散信号与其他干扰信号相混频有可能产生有用信号频率从而降低接收机的灵敏度。

锁相环处于锁定状态时，电荷泵会周期性的（频率等于鉴相频率）产生交替变换（正负）脉冲电流给环路滤波器。

环路滤波器对其进行积分产生稳定的控制电压。

图表 3 环路锁定时，PLL电荷泵电流输出波形当鉴相频率较低时，由电荷泵的漏电流引起的杂散占主要地位。

当鉴相频率较高时，由电荷泵的交替电流（源电流I和汇电流I）引起的杂散占主要地位。

sourcesink二者频率的界定。

锁相环频率合成器的相位噪声分析与抑制方法研究摘要：随着科技的不断发展，锁相环频率合成器在电子通信、雷达系统等领域扮演着重要的角色。

然而，相位噪声是其性能的一项关键指标。

本文将介绍锁相环频率合成器及其应用，并对相位噪声的来源和度量进行分析。

同时，还将探讨相位噪声对系统性能的影响，以及相位噪声分析的方法。

最后，我们将探讨各层面的相位噪声抑制方法，包括系统级、组件级和信号处理技术的应用。

这些抑制方法将帮助提高锁相环频率合成器的性能，并满足实际应用的需求。

关键词：锁相环频率合成器；相位噪声；抑制方法引言随着现代通信和雷达系统对高精度、稳定频率的需求不断增加，锁相环频率合成器作为一种常见的频率合成技术被广泛应用。

然而，锁相环频率合成器的性能受到相位噪声的限制。

相位噪声会引起频率合成器输出信号的不稳定性和扩展带宽。

因此，相位噪声的分析和抑制是实现高性能锁相环频率合成器的关键问题。

本文将深入分析锁相环频率合成器的相位噪声特性，并提出一系列抑制方法，以提高其性能和应对各种应用场景的要求。

这些研究对于推动锁相环频率合成器技术的发展具有重要意义。

1.介绍锁相环频率合成器的基本原理和应用锁相环频率合成器是一种常见的电路技术，用于生成稳定的高精度频率信号。

其基本原理是通过比较参考信号和反馈信号的相位差，并利用反馈控制来调整振荡器的频率，使两者同步。

锁相环频率合成器广泛应用于无线通信、雷达系统、钟表等领域，用于频率调制、频率合成、时钟同步等功能。

它能够提供稳定且高精度的频率输出，并具备快速锁定时间和抗干扰能力，因此成为现代电子设备中不可或缺的关键组件之一。

2.相位噪声分析相位噪声是指在锁相环频率合成器中由于器件非线性、温度变化、电源波动等因素引起的相位不稳定性。

对于频率合成器的性能和精度至关重要。

相位噪声可以通过相位噪声密度和相位噪声功率来衡量，通常以dBc/Hz或rad^2/Hz的形式表示。

相位噪声的频率特性分析可以揭示主要来源和噪声传播途径，而幅度特性分析可以评估抑制方法的有效性。

锁相环近端相位噪声锁相环近端相位噪声是现代通信和信号处理领域中一个重要的概念。

在本文中，我们将深入研究锁相环近端相位噪声的定义、原因，以及其对系统性能的影响。

通过从简到繁的方式，逐步展开论述，希望能给读者带来全面、深刻和灵活的理解。

1. 什么是锁相环近端相位噪声锁相环近端相位噪声是指在锁相环内部产生的相位抖动。

在锁相环中，相位噪声是由多种因素产生的，如参考源、振荡器、放大器等。

近端相位噪声可以通过衡量锁相环输出信号的相位变化来评估，通常以分贝（dBc）为单位表示。

2. 锁相环近端相位噪声的原因锁相环近端相位噪声的主要原因可以归结为以下几点：- 振荡器的噪声：振荡器是锁相环中最重要的组成部分之一，其本身的噪声会对系统性能产生较大影响。

振荡器的噪声主要由两方面因素决定，即抖动和频率噪声。

- 参考源的不稳定性：锁相环的性能主要取决于参考源的稳定性。

如果参考源的相位不稳定，将会导致锁相环输出的相位抖动。

- 放大器的噪声：放大器在信号处理过程中发挥着重要的作用，然而放大器本身也会引入噪声，这些噪声会增加锁相环近端相位噪声的水平。

3. 锁相环近端相位噪声对系统性能的影响锁相环近端相位噪声对于系统的性能有着重要的影响。

它会显著降低系统的信号质量、容易引发震荡，同时还会增加系统的位错误率。

锁相环近端相位噪声还可能导致时钟抖动、时钟漂移等问题，特别是在高精度的通信和信号处理系统中，这种影响更为显著。

4. 个人观点和理解在我看来，锁相环近端相位噪声是一个令人头疼的问题。

虽然锁相环本身是一种非常强大的技术，可以用来抑制相位噪声和频率噪声，提高系统性能，但近端相位噪声的存在限制了其应用范围。

研究如何减小锁相环近端相位噪声，提高系统稳定性和性能是非常重要的。

为了应对锁相环近端相位噪声带来的挑战，我认为我们应该采取以下几个方面的策略：- 加强振荡器的设计和优化，提高其抗噪声能力和稳定性；- 优化参考源的设计，减小相位抖动；- 采用低噪声放大器，降低放大器引入的噪声水平；- 引入噪声补偿技术，抵消近端相位噪声的影响；- 进一步研究和开发新的锁相环结构和算法，以提高系统的稳定性和性能。

锁相环相位噪声与环路带宽的关系分析0 引言电荷泵锁相环是闭环系统，系统各个部分都是一个噪声源，各部分噪声的大小不仅与电路本身有关，而且还与环路带宽等因素有关。

因此，设计时必须分析其各频率范围内噪声源影响力的大小，权衡确定环路带宽与各噪声源的相互制约关系。

以下利用锁相环的等效噪声模型，重点分析电荷泵锁相环系统的相位噪声特性，得出系统噪声特性的分布特点以及与环路带宽的关系。

1 电荷泵锁相环的基本原理图1 为电荷泵锁相环的示意图，主要由鉴相鉴频器(PFD)、电荷泵、滤波器、压控振荡器(VCO)、分频器等5 部分组成，鉴相鉴频器主要用来检测输入信号x(t)与反馈信号xf(t)的频率、相位误差，并产生UP，DOWN 信号控制电荷泵的开关。

电荷泵由两个对称的电流源和开关组成。

电荷泵的开关会对滤波器上的电容充放电，电流经过滤波器滤波后滤掉高频信号，在滤波器上产生能调整压控振荡器频率和相位的电压v(t)。

当v(t)上的电压被调整为一个合适的电压值时，xi(t)的频率和相位与x(t)的一致，系统最终处于平衡状态，从而实现对输入信号的跟踪。

2 电荷泵锁相环的噪声模型与相位噪声特性分析电荷泵锁相环的环路等效噪声模型可以用锁相环各子模块附加噪声源表示。

图2 给出了带有无源滤波器锁相环噪声源模的型。

设fm 为距离调制频率的偏移量，该图中主分频器、参考时钟分频器的均方噪声功率谱密度分别被表示为ψd(fm)和ψrcf(fm)；鉴相鉴频器的相位噪声被表示为ψpd(fm)；晶体振荡器的相位噪声被表示为ψx(fm)；相位噪声源的单位是电荷泵的噪声被等价为电流源inp(fm)(单位：)；滤波器的噪声被等价为电压源Vnf(fm)(单位：的自由振荡噪声被表示为环路输出信号的均方噪声功率谱密度被表示为它是闭环情况下所有噪声源。

锁相环倍频器的一个最主要的难点就是降低相位噪声。

早射干扰具有随机性，具体分析计算极其困难。

虽然我们可借助像AGINENT 的ADS 等仿真软件和MATHCAD 等大型计算软件进行分析，但我们必须借助PLL 的线性相位模型开始研究（图2）其中F （s ）为环路滤波器的传递函数；K Φ和vcoK 分别为鉴相器的鉴相灵敏度和压控振荡器的压控灵敏度上图的PLL 的相位噪声模型可得其前向增益和反向增益分别为()()vco s S K K F G sΦ=(3-1)1H N =(3-2)其中R 为分频器分频比。

()s F 为环路滤波器传递函数。

利用现代控制理论，可得出锁相环环路各部件的噪声源对环路噪声的贡献的传递函数。

从上表我们可以看出，鉴相器、N 分频器、R 分频器和参考晶体的噪声传递函数都有一个共同的因子()()1s s G G +。

以上的噪声源统称为带内噪声。

晶体振荡器的相位噪声晶体振荡器的相位噪声()i S Φ 对输出相位噪声0()s Φ 的影响为()0()()()1s i s G s NM S G Φ=Φ+ (4)由式( 4 ) 中可以看出，晶振中心频率ω的相位噪声全部由环路输出，大于环路谐振频率n ω的相位噪声将被衰减。

由于分频次数N 与倍频次数M 受输出频率和跳频点数限制，故主要考虑()i S Φ 。

晶体振荡器等效电路中的放大器固有噪声功率FKTB 经放大器后通过带宽为iB 的晶体滤波器与信号功率sP 一起加到输入端，m 形成相位噪声，为放大器输出端的基底噪声，可写成010g gs FKTBL m L P = （5）压控振荡器( VCO) 的相位噪声 压控振荡器VCO) 的相位噪声对0()s Φ 的影响为()0()()()1s vco s G s s G Φ=Φ+ （6）()vco s Φ0()s Φ 对的影响具有高通特性，低于的分量环路有很强的抑制作用，高于nω的相位噪声分量将全部输出。

因此频率合成器远端的相位噪声主要决定()vco s Φ ,()vco s Φ 降低是降低频率合成器远端相位噪声的主要方法。

锁相环频率合成器相位噪声改善方法分析在众多电子设备中，如：雷达探测、检测仪器、通信等，锁相环频率合成器作为接收机的核心部件，其的性能直接影响着电子设备的整体性能，尤其是相位噪声，直接关系着频率稳定性，影响着电子设备的精确度。

对此，积极改善相位噪声，提高锁相环频率合成器的稳定性，满足人们对电子技术的高质量需求，具有重要意義。

文章对相位噪声的改善方式展开探析。

标签：锁相环;频率合成器;相位噪声;改善方式1 锁相环频率合成器的简单概述当前，频率合成器的常见实现方式主要包含三种：直接模拟（DAS）、锁相环频率合成（PLL）以及直接数字频率合成（DDS）。

频率合成器主要以高精准的晶体振荡器为基准，利用合成技术，产生一系列拥有一定的频率间隔且高清度的频率源，因此，频率合成器又被分为直接合成器与锁相环合成器[1]。

2 锁相环频率合成器的结构与相位噪声在三种频率合成方式中，PLL相比于DAS、DDS，杂散抑制更高，频谱更纯净。

与DDS相比，PLL的频段更加宽泛;相比于DAS，PLL的结构更加简单。

因为种种优势，在我国通信、雷达、仪表等电子设备中，锁相环频率合成器的应用较为广泛。

在锁相环合成器中，其主要采用PLL展开频率合成，而单环锁相环最为简单，只需要在压控振荡器、鉴相器两者间连接的锁相环反馈电路之上添加整数分频器，即可形成整数频率合成器。

分频系数变动，则压控振荡器将产生的输出信号频率相应不同，因为，该种合成器的频率为所参考信号的整数倍频率，因此，其被叫做整数频率合成器。

不过，PLL也存在一定缺陷，即相位噪声更大。

相位噪声的存在，电子设备性能受到影响，如：在通信设备中，相位噪声影响，话路信噪比因此下降，增大了误码率;在雷达设备中，相位噪声的存在，雷达对扫描目标的分辨率下降;若相位噪声进入接收机，将形成较强干扰信号，产生倒混频，增大接收机的噪声系数[2]。

基于此，在电子技术不断发展的时代，改善相位噪声，成为锁相环频率合成器不断不断研发的重点。