锁相环频率合成器课程设计报告 倪洁

一种电荷泵锁相环频率合成器的设计与研究的开题报告1. 研究背景电荷泵锁相环频率合成器是一种基于锁相环原理的频率合成器，主要用于产生高稳定度的高频信号。

在现代通信系统中，高稳定度的时钟信号对数据传输的精度和可靠性至关重要。

因此，研究与设计高稳定度的电荷泵锁相环频率合成器成为了一项重要的技术任务。

2. 研究目的本研究的主要目的是设计与研究一种高稳定度的电荷泵锁相环频率合成器，并对其性能进行评估。

具体包括以下几个方面：- 设计一种基于锁相环原理的电荷泵- 研究电荷泵锁相环频率合成器的工作原理- 选择合适的电路元件、设计合适的参数和优化电路结构，提高电路的性能- 对电荷泵锁相环频率合成器的性能进行测试和验证3. 研究内容本研究主要涉及以下内容：3.1 锁相环原理锁相环是一种基于反馈控制原理的电路系统，它的主要功能是将输入信号的频率和相位锁定到一个参考信号上。

在锁相环中，参考信号通常指定时钟信号，输入信号则是需要产生的高频信号。

3.2 电荷泵的设计电荷泵是锁相环电路中的一个重要组成部分，它的主要作用是将锁相环输出的低频信号转换为高频信号，在电路中扮演着倍频器的作用。

因此，电荷泵的设计对电路的性能具有重要影响。

3.3 电路的参数选择和优化为了提高电路的性能，需要选择合适的电路元件、设计合适的参数和优化电路结构。

本研究将针对以上问题进行深入研究，并寻求最优的设计方案。

4. 研究方案本研究的主要研究方案包括以下几个方面：4.1 研究锁相环原理及其工作研究锁相环的基本原理，分析其工作过程，建立数学模型、探究工作特性，并分析不同电路参数对锁相环的影响。

4.2 设计电荷泵设计电荷泵的电路结构及倍频器运作原理，对电荷泵进行实验验证，并对电荷泵电路的优化设计和参数调整进行理论分析和实验测试。

4.3 优化电路结构和参数采用仿真工具进行电路仿真，针对获得的仿真结果进行电路结构和参数的优化调整，以达到最佳性能。

4.4 性能测试在实验室中利用测试设备进行性能测试，评估电路的性能，验证电路设计的稳定性和可靠性。

锁相环频率合成器中整数分频器的设计摘要：本文介绍了整数分频器的电路结构和设计，它应用于Galileo\WCDMA双模卫星接收机中的锁相环（PLL）频率综合成器中。

电路由双模前置分频器（DMP）和可编程分频器（PFD）构成，分频比在513～760范围内可调。

电路采用0.18μm RF CMOS工艺制作，供电电压为1.8V。

仿真结果表明，电路具有良好的稳定性，工作频率为1.5～5.8GHz，完全覆盖了所需的频率范围（2.3～4.4GHz），在4.5GHz工作频率下电流消耗约为3.45mA。

关键词：锁相环；整数分频器；前置双模分频器；可编程分频器近年来，以GPS为代表的卫星导航系统的应用领域不断扩展，与之相关的卫星导航接收机也在不断发展中，从近期的发展趋势看，随着Galileo系统投入使用，卫星导航系统的发展将经历从GPS时代向GNSS （Global Navigation Satellite System）时代的转变，及由主要依赖GPS系统向GPS+Galileo+其它系统的多系统并存的局面转变。

多模接收机在可用性、连续性和性价比上都大大超过单一系统的接收机。

因此，多模兼容是卫星导航接收机未来发展的必然方向。

此外，卫星导航与移动通信的融合，将使卫星导航如虎添翼。

近年来，定位收集和车载移动定位产品销售的大幅增长表明，与移动通信融合是卫星导航应用市场的客观需求和发展方向。

将GPS/Galileo接收机和TD/WCDMA/CDMA2000等新一代蜂窝无线接收机结合形成组合导航定位接收机，可提供无缝室内室外高精度高效导航定位服务，在未来的通信导航领域具有广阔的应用前景。

作为接收机系统最重要的模块，人们对于频率合成器的研究从未中止，经历了直接合成模拟式频率合成器、锁相环频率合成器、直接数字频率合成器几个发展阶段。

锁相环（PLL）频率合成器由于其高频率稳定性、低噪声、可编程、易于集成等突出优点，成为目前频率合成器的主流技术。

锁相频率合成器的设计
锁相频率合成器是一种电子设备，用于产生高精度、稳定的时钟信号。

它的设计基于锁相环（PLL）的原理，能够将输入的参考时钟信号锁定到输出时钟信号的频率，从而实现精确的频率合成。

锁相频率合成器的基本组成包括相锁环、参考时钟源、振荡器、分频器、相位检测器和控制电路等部分。

其中，相锁环是核心部件，其工作原理为将参考时钟信号和振荡器输出的信号进行比较，通过相位检测器不断调整振荡器的频率和相位，使其与参考时钟信号同步。

在设计锁相频率合成器时，需要考虑多种因素，如稳定性、相位噪声、抖动、锁定时间、输入输出频率范围等。

为了实现高精度的频率合成，通常会采用高品质的元器件和优化的电路设计，同时还需要进行严格的测试和调试。

锁相频率合成器广泛应用于通信、测量、计算机和工业控制等领域，为各种设备和系统提供高精度的时钟信号支持。

随着技术的不断进步，锁相频率合成器的设计也在不断升级和完善，以满足更加严格的应用需求。

- 1 -。

目录摘要 (1)1. 设计任务 (2)2. 锁相频率合成器的硬件设计 (2)2.1 锁相环基本原理 (2)2.2 频率合成器总体设计方案 (3)2.3 VCO电路设计(MAX2620) (4)2.4 集成锁相环电路设计（MB1504） (6)2.5 单片机控制电路设计 (9)3. 软件设计 (11)3.1 MB1504数据输入设计 (11)3.2 程序流程设计 (13)总结 (15)参考文献 (16)锁相频率合成器的设计摘要由锁相环构成的间接式频率合成器在无线通信领域发挥着非常重要的作用。

通常采用锁相频率合成器的输出信号来作为无线接收机中的本振信号，以使直接频率调制器、频率解调器能够从输入信号中再生载波。

本文锁相频率合成器的整个设计方案，包括压控振荡器VCO电路设计、MB1504集成锁相环电路设计、以及单片机最小硬件系统、单片机与MB1504接口电路等硬件电路设计；软件方面，以MB1504串行数据输入格式为标准，通过分析MB1504串行数据传输时序图，建立了串行通信协议。

关键词：频率合成器；锁相环；控振荡器(VCO)1. 设计任务设计一个基于锁相环的锁相频率合成器2. 锁相频率合成器的硬件设计2.1 锁相环基本原理锁相环（PLL ）是一个相位跟踪系统。

图2-1显示了最基本的锁相环方框图。

它包括三个基本部件，鉴相器（PD ） 环路滤波器（LPF ）和压控振荡器（VCO ）图2- 1 基本的锁相环方框图设参考信号（1） 式中 ur 为参考信号的幅度ωr 为参考信号的载波角频率θr(t)为参考信号以其载波相位ωrt 为参考时的瞬时相位若参考信号是未调载波时，则θr(t)= θ1=常数。

设输出信号为（2）式中 Uo 为输出信号的振幅ωo 为压控振荡器的自由振荡角频率θo (t)为参考信号以其载波相位ωot 为参考时的瞬时相位, 在VCO 未受控制前他是常数，受控之后他是时间函数。

则两信号之间的瞬时相位差为（3） 由频率和相位之间的关系可得两信号之间的瞬时频差为（4）()sin[()]r r r r u t U t t ωθ=+()cos[()]o o o o u t U t t ωθ=+0000()()(())()()c r r r r t t t t t t θωθωθωωθθ=+-+=-+-00()()e r d t d t dt dt θθωω=--鉴相器是相位比较器，他把输出信号uo(t)和参考信号ur(t)的相位进行比较，产生对应于两信号相位差θe (t)的误差电压ud(t)。

收稿日期:2004209222;　定稿日期:2004212206基金项目:国家自然科学基金资助项目(59977016)文章编号:100423365(2005)0420424204一种多倍频选择的高倍频锁相环频率合成器司　龙,熊元新,蒋叶强(武汉大学电气工程学院,湖北武汉　430072)摘　要:　文章描述了一个基准频率为32768Hz 的锁相环频率合成器的设计。

该频率合成器有1250、1500、2000、2500、3000等5个倍频选择。

电路设计基于1st Silicon 215V 0125μm CMOS 工艺。

Cadence Artist Analog 仿真显示,该电路可以实现快速锁定,且具有较小的相位抖动。

文章研究和总结了频率合成器系统参数的设计理论,对其各个子电路进行了结构优化,并且按M PW 流片要求,进行了版图的布局设计。

关键词:　混合信号集成电路;频率合成器;锁相环;CMOS 中图分类号:　TN432　文献标识码:A A PLL Frequency Synthesizer with High Multiple 2FrequencySI Long ,XION G Yuan 2xin ,J IAN G Ye 2qiang(Dept 1of Elect rical Engineering ,W uhan Universit y ,W uhan ,H ubei 430072,P 1R 1China )Abstract :　A phase locked loop (PLL )f requency synthesizer with an input clock of 32768Hz is designed ,whichcan generate 5f requencies with 1250,1500,2000,2500,and 3000as multiplying factors 1The design is based on 1st Silicon 215V 0125μm technology 1Simulations using Cadence Artist Analog show that the circuit has a short lockup time with little jitter 1Theory on the parameter design of the PLL f requency synthesizer is studied and sum 2marized ,and structures of the sub 2circuits are optimized 1And finally ,layout design based on the requirements of MPW is described 1K ey w ords :　Mixed signal IC ;Frequency synthesizer ;Phase locked loop ;CMOS EEACC :　1280;2570D 1　引　言锁相环是一种重要的数模混合电路,广泛应用于现代通讯和各种电子电路中,其主要用途之一是实现频率合成。

信息科学与技术学院通信原理课程设计课题名称：数字频带通信系统的建模与设计学生姓名：王太程2011508199学院：信息科学与技术学院专业年级：电子信息工程2011级指导教师：钟福如讲师完成日期：二○一四年七月十日目录第0章引言 (2)第1章 (4)1.1 设计任务要求及方案论证 (4)1.1.1 任务要求 (4)1.1.2 锁相环频率合成的原理 (4)1.1.3锁相环频率的合成与应用(调制与解调) (6)1.1.4锁相环在调制中的应用 (7)1.1.5 锁相环在解调中的应用 (8)1.1.6 锁相环在频率合成电路中的应用 (9)1.2 仿真工具SYSTEMVIEW简介 (9)1.3 电路的设计与调试 (10)1.3.1 三环式锁相环频率合成电路 (10)第2章 (12)2.1 仿真的结果及分析 (12)第3章 (14)参考文献 (15)第0章引言锁相环（Phase Lock Loop），简称PLL，是一种利用外部输入的参考信号控制环路内部振荡信号反馈控制电路。

他的被控制量是相位，被控对象是压控振荡器。

如果锁相环路中压控振荡器的输出信号频率发生变化，则输入到相位比较器的信号相位θv(t)和θR(t)必然会不同，使相位比较器输出一个与相位误差成比例的误差电压Vd(t)，经环路滤波器输出一个缓慢变化的直流电压Vc(t)，来控制压控振荡器输出信号的相位，使输入和输出相位差减小，直到两信号之间的相位差等于常数。

此时，压控振荡器的输出信号频率和输入信号频率相等，且环路处于锁定状态。

锁相环是构成频率合成器的核心部件。

主要由相位比较器(Phase Discriminator)、压控振荡器(Voltage Control Oscillator)、环路滤波器(Loop Filter)组成。

锁相环路是一个能跟踪输入信号相位的闭环自动控制系统。

锁相环路系统在各个领域都有很多的用途，发展将势不可挡。

锁相环路在宇宙飞行目标的跟踪、遥测和遥控、电视接收机、电动机转速控制、自动跟踪调谐等领域都有更好的发展。

S波段数字锁相频率合成器设计的开题报告一、选题背景随着电子技术的发展和应用，数字锁相技术在现代通讯、雷达和测量中发挥着重要作用。

数字锁相频率合成器是数字锁相技术的一种应用。

它通过数字化技术实现频率合成，可以宽频锁相，具有较高的精度和稳定性。

S波段是用于地球遥感、卫星通信等领域的一种微波频段，频带范围在2-4 GHz，设计S波段数字锁相频率合成器能够满足S波段高精度频率合成的需求。

二、选题意义数字锁相频率合成器是目前频率合成技术的主要趋势，它具有体积小、重量轻、功耗低、频率合成精度高等优点。

随着高速数字信号处理器和高精度数字模拟转换器的出现，数字锁相频率合成器的性能得到了进一步提高。

在S波段，数字锁相频率合成器能够广泛应用于卫星通信、雷达测量、GPS导航等领域，能够提高通信和测量的精度和可靠性。

三、研究内容本文将针对S波段数字锁相频率合成器的设计进行研究，研究内容包括：1. S波段数字锁相频率合成器的原理和工作方式。

2. 数字锁相环（DDS）的基本原理及其在数字锁相频率合成器中的应用。

3. 设计数字锁相频率合成器的数字滤波器，用于消除锁相环中产生的杂散信号。

4. 设计数字控制振荡器（DCO），用于频率控制和频率合成。

5. 通过仿真和实验验证数字锁相频率合成器的性能和稳定性。

四、研究方法本文采用基于数字信号处理的方法进行研究，具体包括：1. 利用Matlab等仿真软件进行数字信号处理和模拟电路设计。

2. 使用Cadence等EDA软件进行电路模拟和电路验证。

3. 利用实验仪器进行数字频率合成器的性能测试。

五、预期成果通过本文的研究，预期达到以下成果：1. 设计出一款性能优良、稳定可靠的S波段数字锁相频率合成器。

2. 实现数字锁相环、数字滤波器和数字控制振荡器等关键电路的设计和实现。

3. 通过实验验证数字锁相频率合成器的性能和稳定性。

4. 对数字锁相频率合成器的工作原理和设计方法进行讨论和探索。

六、参考文献[1] Swei S. S., Lin H. H., Cheng C. M. A practical high-resolution digital frequency synthesizer [J]. IEEE Transactions on Circuits and Systems, 1988, 35(5): 629-634.[2] Chen X. H., Liu W. C. Design of a low phase noise microwave generator based on DDS [J]. International Journal of Electronics, 2012, 99(11): 1563-1573.[3] Wu F., Fan J., Pan Y., et al. A high resolution multi-IC GHz frequency synthesizer based on DDS [J]. Proceedings of 2012 IEEE International Symposium on Radio-Frequency Integration Technology, 2012: 67-70.。

锁相与频率合成技术实验讲义桂林电子科技大学通信实验中心实验一锁相环实验一、实验原理锁相环路实质是一个负反馈的相位差自动调节系统。

1、锁相环路的构成图1 锁相环基本框图1（1）鉴相器鉴相器是相位差转换成电压的变换器（θe / V变换器、相差/电压变换器），它把两个信号U2（t）和U1（t）的相位进行比较，产主对应于两个信号相位差θe的误差电Ud（t）。

图2(a) 鉴相器模型23图2（b ）异或门鉴相曲线 图2（c ）数字比相器的鉴频鉴相曲线4如图2（c ）的数字比相器，其特性可以理解为：① 对于相位跳变信号，如f1输入已调2PSK 信号，f2输入载波信号，则鉴相器的输入输出信号为：图3 f 1 ：PSK 信号图4 f 0： 载波信号图5 f 1 与f 0 的相差θe图6 鉴相器的输出电压Ud②对于频率跳变信号，如f1输入已调2FSK信号，由高低频率f H、f L组成，f2输入f L信号，则鉴相器的输入输出信号为：图7 f1：FSK信号图8 f0：FSK的f L信号图9 f1与f0 的相差θe5（2）环路滤波器环路滤波器的作用是滤除误差电压Ud（t）中的进行积分，以保证环路所要求的性能，增加系统的稳定性。

环路滤波器常用的类型有RC积分滤波器，无源比例积分滤波器，有源比例积分滤波器。

（3）压控振荡器VCO的技术指标：中心频率、频率变化范围、频率稳定度、相位噪声、压控线性度、压控灵敏度。

图11 压控振荡器控制电压/ 输出频率（Uc－ωO）特性曲线6同步带与捕获带同步带的测量方法：环路锁定之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωh H ；用同样方法测量Δωh L ，环路锁定之后，降低信号源的输入频率，直到输入输出频率不相等，测出ΔωL 。

图20 PLL同步带范围78同步带的测量方法：由于频率太低引起环路失锁之后，缓慢提高信号源的输入频率，直到输入输出频率不相等，测出Δωp H ；用同样方法测量Δωp L 。

L波段数字锁相频率合成器设计的开题报告
一、课题背景
随着现代通信技术不断发展，高性能、高稳定性的数字信号处理设备需求日益增加。

其中数字锁相频率合成器作为一种实现高精度、高稳定性频率合成的重要设备，越来越受到人们的关注和重视。

在多种通讯系统中，如导航系统、雷达控制系统、数字广播系统和高速数据传输系统中，数字锁相频率合成器都是不可或缺的组成部分。

本设计的主要目标是实现一种基于L波段的数字锁相频率合成器，具有高稳定性、高精度、低相位噪声和低杂散信号等优点，可广泛应用于卫星通讯、移动通讯等领域。

二、研究内容和方法
1. 研究数字锁相的原理和L波段频率合成技术，分析数字锁相频率合成器的基本原理和结构。

2. 设计数字锁相频率合成器的主要电路部分，包括参考频率源、相频检测电路、数字控制电路、滤波器和VCO等。

3. 建立数字锁相频率合成器的数学模型，对其进行仿真和优化。

4. 制作数字锁相频率合成器的实验样机，对其进行测试，验证其设计参数的可行性和可靠性。

5. 进行实验数据分析，探讨数字锁相频率合成器的应用前景。

三、预期成果和意义
本次设计的预期成果是一款L波段数字锁相频率合成器样机。

采用数字锁相频率合成技术实现高稳定性、高精度、低相位噪声和低杂散信号的频率合成，并可广泛应用于多种通信系统中。

本设计还将对数字锁相频率合成器的结构和性能进行深入研究和分析，为相关领域的研究和应用提供一定的参考和帮助。

竭诚为您提供优质文档/双击可除简易频率合成器实验报告篇一：简易频率合成器图滨江学院课程报告课程院系电子工程专业班级电科（2）任课教师赵静姓名凌超简易频率合成器一、技术指标1、输出信号的频率范围：1khz-99khz2、步进频率：1Khz3、输出电平为方波二、设计原理总体设计原理的框图与描述1、cD4046锁相环电路设计(1)、锁相环基本组成锁相环主要由相位比较Ⅰ、Ⅱ、压控振荡器（Vco）、线性放大器、源跟随器、整形电路等部分构成。

(2)、鉴相器（pD）鉴相器主要由放大整形电路和相位比较器组成。

比较器Ⅰ采用异或门结构，当两个输人端信号ui、uo的电平状态相异时，输出端信号uΨ为高电平；反之，ui、uo电平状态相同时，uΨ输出为低电平。

当ui、uo的相位差Δφ在0°-180°范围内变化时，uΨ的脉冲宽度m亦随之改变，即占空比亦在改变。

对相位比较器Ⅰ，它要求ui、uo的占空比均为50%（即方波），这样才能使锁定范围为最大。

相位比较器Ⅱ对输入信号占空比的要求不高，允许输入非对称波形，它具有很宽的捕捉频率范围，而且不会锁定在输入信号的谐波。

它提供数字误差信号和锁定信号（相位脉冲）两种输出，当达到锁定时，在相位比较器Ⅱ的两个输人信号之间保持0°相移。

(3)、压控振荡器（Vco）cD4046锁相环采用的是Rc型压控振荡器，须外接电容c1和电阻R1作为充放电元件。

当pLL对跟踪的输入信号的频率宽度有要求时还需要外接电阻R2。

由于Vco是一个电流控制振荡器，对定时电容c1的充电电流与从9脚输入的控制电压成正比，使Vco的振荡频率亦正比于该控制电压。

当Vco控制电压为0时，其输出频率最低；当输入控制电压等于电源电压VDD时，输出频率则线性地增大到最高输出频率。

Vco振荡频率的范围由R1、R2和c1决定。

由于它的充电和放电都由同一个电容c1完成，故它的输出波形是对称方波(4)、低通滤波器cD4046的滤波器是需要外接来完成的，使用Rc型滤波器，Rc时间常数要选择合适的。

摘要频率合成器是以一个或少量的高准确度和高稳定度的标准频率作为参考频率，由此导出多个或大量的输出频率，这些输出的准确度与稳定度与参考频率是一致的。

在通信、雷达、测控、仪器表等电子系统中有广泛的应用。

频率合成器有直接式频率合成器、直接数字式频率合成器及锁相频率合成器三种基本模式，前两种属于开环系统，因此是有频率转换时间短，分辨率较高等优点，而锁相频率合成器是一种闭环系统，其频率转换时间和分辨率均不如前两种好，但其结构简单，成本低。

并且输出频率的准确度不逊色与前两种，因此锁相环频率合成已获得广泛的应用。

而VCO作为其中一个必不可少的重要部件,其质量可以左右整个环路的性能。

负阻集成LCVCO由于具有工作频率高、波形好、频稳度高、相位噪声低、性能可靠等优点,适于作为甚高频和特高频VCO。

关键词：MC1648；锁相环；频率合成器AbstractThe frequency synthesizer with high accuracy and high stability of the standard frequency of one or a few as the reference frequency, which leads to multiple or large amount of output frequency, accuracy and stability of the output and the reference frequency is consistent. There are widely applied in communication, radar, measurement and control, instruments and other electronic systems. Frequency synthesizer has the direct frequency synthesizer, DDS and PLL frequency synthesizer in three basic models, the former two belongs to the open loop system, so there is short frequency conversion time, resolution is higher, and the PLL frequency synthesizer is a closed loop system, the frequency conversion time and resolution is not as good as the first two good, but it has the advantages of simple structure, low cost. And the output frequency accuracy inferior to the former two, thus PLL frequency synthesis has been widely applied. VCO is one of the essential components, the performance of quality around the whole loop. Negative resistance integrated LCVCO because of the high operating frequency, a good waveform, frequency stability, low phase noise, high performance and reliable, suitable for VHF and UHF VCO. Therefore the PLL frequency synthesis based on MC1648.Key words：MC1648；PLL Frequency ；Synthesizer毕业论文（设计）原创性声明本人所呈交的毕业论文（设计）是我在导师的指导下进行的研究工作及取得的研究成果。

简单锁相频率合成器设计报告组别：第二组姓名：武艳磊陆祖送许志强时间：2007年7月31日简单锁相频率合成器摘要：随着通讯，宇航，和遥控遥测技术的不断发展，对信号频率的调控，稳定度和准确度的要求不断提高。

锁相频率合成器是利用锁相环的窄带跟踪特性，在石英晶体振荡器提供的基准频率源的作用下，产生一系列离散频率的仪器。

它主要有两个分频器CC4040,CC40103和一个锁相环路CD4046组成，首先有分频器R(CC4040)把基准频率源经R分频后送入签相器，而锁相环压控振荡器输出的频率经分频器N(CC40103)N分频后也送入签相器，然后由锁相环路输出需要的频率。

它的优点是系统结构简单，输出频率成分频谱纯度高，而且易于得到大量的离散频率，是一个较好频率转换系统。

关键词：锁相，签频，分频正文：一、系统设计方案一：直接式频率合成器，通过倍频器，分频器，混频器对信号进行加减乘除运算，得到各种所需频率。

直接式频率合成器的优点是转换时间短，并能产生任意小的频率增量，但是它也存在不可克服的缺点，用这种方法的频率范围将收到限制。

大量的倍频，混频等电路需要大量的滤波电路，使电路复杂化。

而且输出端的谐波，燥声和寄生频率难以抑制。

方案二：间接式频率合成器，主要是利用锁相环的频率跟踪特性来得到不同的频率，结构图框图如图1：它的优点是结构简单，输出频率成分频谱纯度高，而且容易得到大量的离散频率。

综上所述，为了更容易实现频率合成器的功能所以选择了方案二。

二、单元电路设计频率合成器的中心部分是CD4046锁相环路，其内部结构电路如下：CD4046工作原理如下：输入信号Ui从14脚输入后，经放大器A1进行放大、整形后加到相位比较器Ⅰ、Ⅱ的输入端，图3开关K拨至2脚，则比较器Ⅰ将从3脚输入的比较信号Uo与输入信号Ui作相位比较，从相位比较器输出的误差电压UΨ则反映出两者的相位差。

UΨ经R3、R4及C2滤波后得到一控制电压Ud加至压控振荡器VCO的输入端9脚，调整VCO的振荡频率f2，使f2迅速逼近信号频率f1。

频率合成技术课程设计——锁相环锁相环技术(PLL)是实现相位自动控制的一门新技术。

锁相即相位锁定,自动相位控制(A PC ),利用相位自动调节的方法实现两个信号的相位同步。

锁相环就是完成这一任务的相位负反馈控制系统。

一、频率源的发展和现状（锁相）上世纪三十年代，频率源首次出现,发展至今己有八十多年的历史。

现在物联网技术已经是一个未来的研究热点，物联网技术其关键也是在现代的射频领域研究。

频率源技术则是射频领域中一项非常重要的研究，其技术也是难度非常大的现代先进电子电路技术。

其性能的好与坏，对卫星、雷达、基站、仪器仪表等的性能有着至关重要的影响。

发达国家走在这项技术的前沿，他们制作的频率源稳定、输出频带宽。

即使在恶劣条件下，频率源的相位噪声也保持在可控范围内。

由于出色的频率源技术，导致发达国家在雷达，飞机等特殊通讯领域一直占据主导地位。

随着大规模集成电路的迅速发展，DDS 技术、锁相环频率合成方式已经发展得比较成熟。

Qualcomm、ADI、Hittite、Motorola、Cypress 等相继推出了各自高性能的频率合成芯片。

目前高性能的锁相式频率合成芯片有 Peregrine Semiconductor 的 PE3236，PE3342 等；Qualcomm 的 Q3336；ADI 公司的 ADF411X系列等产品。

这些集成锁相环体积小，工作频率可做得很高，除此以外，各公司还在互联网上放了大量设计资料以及本公司产品的CAD 和仿真软件，这样就大大减少了频率合成应用系统设计者的工作量。

Hittite公司的的小数分频器HMC700，最高工作频率可以到 8GHz。

具有超低的相位噪声特性，归一化的噪声基底为-227dBc。

目前生产 DDS 芯片公司主要有 ADI、Qualcomm、Sciteg、Standford、Harris 及Synegy 等公司以及法国的 Omerga、Dassault 公司等。

市场上性能优越的DDS 芯片也层出不穷，Qualcomm 公司推出了 DDS 系列 Q2220、Q2230、Q2334、Q2240、Q2368，其中 Q2368 的时钟频率 130MHz，分辨率 0.03Hz，杂散-76dBc，变频时间 0.1μs；美国 Analog Device 公司也相继推出了高性能的 DDS 系列：AD9910，AD9912，其 DDS 中相位累加器位数已做到48 位，1GHz 的时钟频率，最高输出频率400MHz，在输出频率近端，无杂散动态范围可以到-86dBc，频率捷变速度达到ns 级。

锁相环频率合成器的仿真设计1任务设计一个具有输出jhhug频率等于N/M输入频率功能的锁相环频率合成电路，并用Proteus完成仿真。

电路示意图如下图所示。

2基本要求分别用地址开关控制M分频和N分频，当输入信号频率10kHz时，使输出信号频率能在1kHz—200kHz范围内步进变化，步进值为0.5kHz和5kHz。

3提高要求分别用“加”、“减”按钮开关控制M分频和N分频，当输入信号频率10kHz时，使输出信号频率能在1kHz—200kHz范围内步进变化，步进值为0.5kHz和5kHz。

RC有源滤波器的仿真设计1任务设计一组RC有源滤波器电路，它们分别为低通滤波器、高通滤波器、带阻滤波器、和全通滤波器，并用Proteus完成仿真。

2基本要求二阶低通滤波器：截止频率f0=1kH z±10%，通带增益<3，Q<10；二阶高通滤波器：截止频率f0=100H z±10%，通带增益<3，Q<10；二阶带通滤波器：中心频率f0=3kH z±10%，通带增益<5，Q<10；二阶带阻滤波器：中心频率f0=50H z±10%，Q<10；一阶全通滤波器：频率f0=1kH z±10%，通带增益=1，相移=90°；3提高要求分别将上述电路进行组合，使之成为一些实用的电路。

并综合出调整电路参数改变性能指标的方法。

图1系统示意图信号合成电路的仿真设计与制作1任务设计制作一个具有产生多个不同频率的正弦信号，并将这些信号再合成为近似方波和三角波功能的电路。

系统示意图如图1所示：2基本要求2.1方波振荡器的信号经分频与滤波处理，同时产生频率为1kHz 和3kHz 与5kHz 的正弦波信号，这三种信号应具有确定的相位关系；产生的信号波形无明显失真；幅度峰峰值分别为6V 与2V 和1.2V；2.2制作一个由移相器和加法器构成的信号合成电路，将产生的1kHz 和3kHz 正弦波信号，作为基波和3次谐波，合成一个近似方波，波形幅度为5V，合成波形的形状如图2所示。

锁相环频率合成器的原理与设计2.1 锁相环的基本原理和基本公式对于现代移动通信中的移动台来说，频率合成器是由锁相环路(PLL)构成的。

锁相环是一种相位负反馈系统，它利用环路的窄带跟踪与同步特性将鉴相器一端VCO的输出相位与另一端晶振参考的相位保持同步，实现锁定输出频率的功能，同时可以得到和参考源相同的频率稳定度。

一个典型的频率合成器原理框图如图1所示。

设晶振的输出频率为fr，VCO输出频率为fo，则它们满足公式：(1)其中R和N分别为参考分频器和主分频器的分频比，在外部设置并行或串行数据控制分频比，就可以产生出所需要的频率信号。

用锁相环构成的频率合成器具有频率稳定度高、相位噪声小、电路简单易集成、易编程等特点。

随着大规模集成电路的应用，参考分频器、鉴相器和主分频器以及进行程序控制的寄存器能够集成在一块芯片中，如图1中虚线框所示，这样整个电路就仅由一个PLL芯片、一片晶振、一片VCO以及环路滤波器等分立元件组成，大大减小了体积，也降低了设计难度。

下面对锁相环同步状态下的线性性能进行分析。

锁相环是传递相位的闭环系统，只要研究环路的相位数学模型或其基本方程就可以获得环路的完整性能。

根据图1所示，设θi为晶振经R分频器分频之后的相位，θo为VCO输出相位，θ’o为VCO经N分频器分频之后的相位，θe为鉴相器的输出相位，环路的基本函数可以表示为：(1)闭环传递函数：2.2 锁相环的设计(1)鉴相器在目前应用的小型频率合成器电路中，广泛采用电流泵型数字式鉴频鉴相器，其输出为数字的电流信号I(t)，I(t)的宽度反映了两输入信号的相位差值，极性则反映了两输入信号的相位差的正负。

在鉴相器之后的环路滤波器将电流信号转变为电压，控制VCO的变化。

它具有以下特点：①环路的相位锁定性能具有理想二阶环的特性。

②输出纹波小。

③具有鉴频鉴相的功能，鉴相范围宽，捕捉带等于同步带。

④便于集成，调整方便，性能可靠。

(2)环路滤波器环路滤波器有无源和有源两种形式，考虑到体积与噪声等因素，在手机中一般采用无源三阶环路滤波器。