《半导体集成电路》考试题⽬及参考答案第⼀部分考试试题第0章绪论1.什么叫半导体集成电路？？2.按照半导体集成电路的集成度来分,分为哪些类型,请同时写出它们对应的英⽂缩写？？3.按照器件类型分,半导体集成电路分为哪⼏类？？4.按电路功能或信号类型分,半导体集成电路分为哪⼏类？？5.什么是特征尺⼨？？它对集成电路⼯艺有何影响？？6.名词解释：集成度,wafersize,diesize,摩尔定律？？第1章集成电路的基本制造⼯艺1.四层三结的结构的双极型晶体管中隐埋层的作⽤？？2.在制作晶体管的时候,衬底材料电阻率的选取对器件有何影响？？.3.简单叙述⼀下pn结隔离的NPN晶体管的光刻步骤？？4.简述硅栅p阱CMOS的光刻步骤？？5.以p阱CMOS⼯艺为基础的BiCMOS的有哪些不⾜？？6.以N阱CMOS⼯艺为基础的BiCMOS的有哪些优缺点？？并请提出改进⽅法.7.请画出NPN晶体管的版图,并且标注各层掺杂区域类型.8.请画出CMOS反相器的版图,并标注各层掺杂类型和输⼊输出端⼦.第2章集成电路中的晶体管及其寄⽣效应1.简述集成双极晶体管的有源寄⽣效应在其各⼯作区能否忽略？？.2. 什么是集成双极晶体管的⽆源寄⽣效应？？3.什么是MOS晶体管的有源寄⽣效应？？4.什么是MOS晶体管的闩锁效应,其对晶体管有什么影响?5.消除“Latch-up”效应的⽅法？？6.如何解决MOS器件的场区寄⽣MOSFET效应？？7.如何解决MOS器件中的寄⽣双极晶体管效应？？第3章集成电路中的⽆源元件1.双极性集成电路中最常⽤的电阻器和MOS集成电路中常⽤的电阻都有哪些？？2.集成电路中常⽤的电容有哪些.3.为什么基区薄层电阻需要修正.4.为什么新的⼯艺中要⽤铜布线取代铝布线.5.运⽤基区扩散电阻,设计⼀个⽅块电阻200欧,阻值为1K的电阻,已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻.第4章TTL电路1.名词解释电压传输特性开门/关门电平逻辑摆幅过渡区宽度输⼊短路电流输⼊漏电流静态功耗瞬态延迟时间瞬态存储时间瞬态上升时间瞬态下降时间瞬时导通时间2.分析四管标准TTL与⾮门（稳态时）各管的⼯作状态？？3.在四管标准与⾮门中,那个管⼦会对瞬态特性影响最⼤,并分析原因以及带来那些困难.4.两管与⾮门有哪些缺点,四管及五管与⾮门的结构相对于两管与⾮门在那些地⽅做了改善,并分析改善部分是如何⼯作的.四管和五管与⾮门对静态和动态有那些⽅⾯的改进.5.相对于五管与⾮门六管与⾮门的结构在那些部分作了改善,分析改进部分是如何⼯作的.6.画出四管和六管单元与⾮门传输特性曲线.并说明为什么有源泄放回路改善了传输特性的矩形性.7.四管与⾮门中,如果⾼电平过低,低电平过⾼,分析其原因,如与改善⽅法,请说出你的想法. 8.为什么TTL 与⾮门不能直接并联？？9.OC 门在结构上作了什么改进,它为什么不会出现TTL 与⾮门并联的问题.第5章MOS 反相器1.请给出NMOS 晶体管的阈值电压公式,并解释各项的物理含义及其对阈值⼤⼩的影响（即各项在不同情况下是提⾼阈值还是降低阈值）.2.什么是器件的亚阈值特性,对器件有什么影响？？3.MOS 晶体管的短沟道效应是指什么,其对晶体管有什么影响？？4.请以PMOS 晶体管为例解释什么是衬偏效应,并解释其对PMOS 晶体管阈值电压和漏源电流的影响.5.什么是沟道长度调制效应,对器件有什么影响？？6.为什么MOS 晶体管会存在饱和区和⾮饱和区之分（不考虑沟道调制效应）？？7.请画出晶体管的D DS I V 特性曲线,指出饱和区和⾮饱和区的⼯作条件及各⾃的电流⽅程（忽略沟道长度调制效应和短沟道效应）.8.给出E/R 反相器的电路结构,分析其⼯作原理及传输特性,并计算VTC 曲线上的临界电压值.9.考虑下⾯的反相器设计问题：给定V DD =5V ,K N `=30uA/V 2,V T0=1V设计⼀个V OL =0.2V 的电阻负载反相器电路,并确定满⾜V OL 条件时的晶体管的宽长⽐(W/L)和负载电阻R L 的阻值.10.考虑⼀个电阻负载反相器电路：V DD =5V ,K N `=20uA/V 2,V T0=0.8V ,R L =200K Ω,W/L=2.计算VTC 曲线上的临界电压值（V OL ,V OH ,V IL ,V IH ）及电路的噪声容限,并评价该直流反相器的设计质量.11.设计⼀个V OL =0.6V 的电阻负载反相器,增强型驱动晶体管V T0=1V ,V DD =5V 1）求V IL 和V IH 2）求噪声容限V NML 和V NMH12.采⽤MOSFET 作为nMOS 反相器的负载器件有哪些优点？？ 13.增强型负载nMOS 反相器有哪两种电路结构？？简述其优缺点.14.以饱和增强型负载反相器为例分析E/E 反相器的⼯作原理及传输特性.15试⽐较将nMOSE/E 反相器的负载管改为耗尽型nMOSFET 后,传输特性有哪些改善？？ 16.耗尽型负载nMOS 反相器相⽐于增强型负载nMOS 反相器有哪些好处？？17有⼀nMOSE/D 反相器,若V TE =2V ,V TD =-2V ,K NE /K ND =25,V DD =2V ,求此反相器的⾼,低输出逻辑电平是多少？？18.什么是CMOS 电路？？简述CMOS 反相器的⼯作原理及特点. 19.根据CMOS 反相器的传输特性曲线计算V IL 和V IH . 20.求解CMOS 反相器的逻辑阈值,并说明它与哪些因素有关？？ 21.为什么的PMOS 尺⼨通常⽐NMOS 的尺⼨⼤？？22．考虑⼀个具有如下参数的CMOS反相器电路：V DD=3.3VV TN=0.6VV TP=-0.7V K N=200uA/V2K p=80uA/V2计算电路的噪声容限.23.采⽤0.35um⼯艺的CMOS反相器,相关参数如下：V DD=3.3VNMOS：V TN=0.6VµN C OX=60uA/V2(W/L)N=8PMOS：V TP=-0.7Vµp C OX=25uA/V2(W/L)P=12求电路的噪声容限及逻辑阈值.24．设计⼀个CMOS反相器,NMOS：V TN=0.6VµN C OX=60uA/V2PMOS：V TP=-0.7VµP C OX=25uA/V2电源电压为3.3V,L N=L P=0.8um1）求V M=1.4V时的W N/W P.2）此CMOS反相器制作⼯艺允许V TN,V TP的值在标称值有正负15%的变化,假定其他参数仍为标称值,求V M的上下限. 25．举例说明什么是有⽐反相器和⽆⽐反相器.26．以CMOS反相器为例,说明什么是静态功耗和动态功耗.27．在图中标注出上升时间t r,下降时间t f,导通延迟时间,截⽌延迟时间,给出延迟时间t pd的定义.若希望t r=t f,求W N/W P.第6章CMOS静态逻辑门1.画出F=A⊕B的CMOS组合逻辑门电路.2. ⽤CMOS组合逻辑实现全加器电路.3. 计算图⽰或⾮门的驱动能⼒.为保证最坏⼯作条件下,各逻辑门的驱动能⼒与标准反相器的特性相同,N管与P管的尺⼨应如何选取？？4. 画出F=AB+CD的CMOS组合逻辑门电路,并计算该复合逻辑门的驱动能⼒.5．简述CMOS静态逻辑门功耗的构成.6.降低电路的功耗有哪些⽅法？？7. ⽐较当FO=1时,下列两种8输⼊的AND门,那种组合逻辑速度更快？？第7章传输门逻辑⼀,填空1．写出传输门电路主要的三种类型和他们的缺点：（1）,缺点：；（2）,缺点：；（3）,缺点： .2．传输门逻辑电路的振幅会由于减⼩,信号的也较复杂,在多段接续时,⼀般要插⼊ .3.⼀般的说,传输门逻辑电路适合逻辑的电路.⽐如常⽤的和.⼆,解答题1．分析下⾯传输门电路的逻辑功能,并说明⽅块标明的MOS管的作⽤.2.根据下⾯的电路回答问题：分析电路,说明电路的B区域完成的是什么功能,设计该部分电路是为了解决NMOS传输门电路的什么问题？？3．假定反向器在理想的V DD/2时转换,忽略沟道长度调制和寄⽣效应,根据下⾯的传输门电路原理图回答问题.（1）电路的功能是什么？？（2）说明电路的静态功耗是否为零,并解释原因.4.分析⽐较下⾯2种电路结构,说明图1的⼯作原理,介绍它和图2所⽰电路的相同点和不同点.图1图25．根据下⾯的电路回答问题.已知电路B点的输⼊电压为2.5V,C点的输⼊电压为0V.当A点的输⼊电压如图a时,画出X 点和OUT点的波形,并以此说明NMOS和PMOS传输门的特点.A点的输⼊波形6．写出逻辑表达式C=A B的真值表,并根据真值表画出基于传输门的电路原理图.7.相同的电路结构,输⼊信号不同时,构成不同的逻辑功能.以下电路在不同的输⼊下可以完成不同的逻辑功能,写出它们的真值表,判断实现的逻辑功能.图1图28.分析下⾯的电路,根据真值表,判断电路实现的逻辑功能.第8章动态逻辑电路⼀,填空1．对于⼀般的动态逻辑电路,逻辑部分由输出低电平的⽹组成,输出信号与电源之间插⼊了栅控制极为时钟信号的,逻辑⽹与地之间插⼊了栅控制极为时钟信号的 .2.对于⼀个级联的多⽶诺逻辑电路,在评估阶段：对PDN⽹只允许有跳变,对PUN ⽹只允许有跳变,PDN与PDN相连或PUN与PUN相连时中间应接⼊ . ⼆,解答题1.分析电路,已知静态反向器的预充电时间,赋值时间和传输延迟都为T/2.说明当输⼊产⽣⼀个0->1转换时会发⽣什么问题?当1->0转换时会如何?如果这样,描述会发⽣什么并在电路的某处插⼊⼀个反向器修正这个问题.2.从逻辑功能,电路规模,速度3⽅⾯分析下⾯2电路的相同点和不同点.从⽽说明CMOS动态组合逻辑电路的特点.图A图B3.分析下⾯的电路,指出它完成的逻辑功能,说明它和⼀般动态组合逻辑电路的不同,说明其特点.4.分析下⾯的电路,指出它完成的逻辑功能,说明它和⼀般动态组合逻辑电路的不同,分析它的⼯作原理.5.简述动态组合逻辑电路中存在的常见的三种问题,以及他们产⽣的原因和解决的⽅法.6.分析下列电路的⼯作原理,画出输出端OUT的波形.7.结合下⾯电路,说明动态组合逻辑电路的⼯作原理.第9章触发器1. ⽤图说明如何给SR锁存器加时钟控制.2. ⽤图说明如何把SR锁存器连接成D锁存器,并且给出所画D锁存器的真值表3. 画出⽤与⾮门表⽰的SR触发器的MOS管级电路图4. 画出⽤或⾮门表⽰的SR触发器的MOS管级电路图5. 仔细观察下⾯RS触发器的版图,判断它是或⾮门实现还是与⾮门实现6. 仔细观察下⾯RS触发器的版图,判断它是或⾮门实现还是与⾮门实现7. 下图给出的是⼀个最简单的动态锁存器,判断它是否有阈值损失现象,若有,说明阈值损失的种类,给出两种解决⽅案并且阐述两种⽅案的优缺点,若没有,写出真值表.8. 下图给出的是⼀个最简单的动态锁存器,判断它是否有阈值损失现象,若有,说明阈值损失的种类,给出两种解决⽅案并且阐述两种⽅案的优缺点,若没有,写出真值表.9. 下图给出的是⼀个最简单的动态锁存器,判断它是否有阈值损失现象,若有,说明阈值损失的种类,给出两种解决⽅案并且阐述两种⽅案的优缺点,若没有,写出真值表.10. 解释下⾯的电路的⼯作过程画出真值表.（提⽰注意图中的两个反相器尺⼨是不同的）11. 解释下⾯的电路的⼯作过程画出真值表.12. 解释静态存储和动态存储的区别和优缺点⽐较.13. 阐述静态存储和动态存储的不同的的存储⽅法.14. 观察下⾯的图,说明这个存储单元的存储⽅式,存储的机理.15. 观察下⾯的图,说明这个存储单元的存储⽅式,存储的机理.16. 说明锁存器和触发器的区别并画图说明17. 说明电平灵敏和边沿触发的区别,并画图说明18. 建⽴时间19. 维持时间20. 延迟时间21. 连接下⾯两个锁存器使它们构成主从触发器,并画出所连的主从触发器的输⼊输出波形图22. 简述下时钟重叠的起因所在23. 下图所⽰的是两相时钟发⽣器,根据时钟信号把下⾯四点的的波形图画出24. 反相器的阈值⼀般可以通过什么进⾏调节25. 施密特触发器的特点26. 说明下⾯电路的⼯作原理,解释它怎么实现的施密特触发.27. 画出下⾯施密特触发器的⽰意版图.28. 同宽长⽐的PMOS和NMOS谁的阈值要⼤⼀些第10章逻辑功能部件1, 根据多路开关真值表画出其组合逻辑结构的CMOS电路图.2, 根据多路开关真值表画出其传输门结构的CMOS电路图.3,计算下列多路开关中P管和N管尺⼨的⽐例关系.4,根据下列电路图写出SUM和C0的逻辑关系式,并根据输⼊波形画出其SUM和C0的输出波形.ABCiK1K0Y1 1 D01 0 D10 1 D20 0 D3K1K0Y1 1 D01 0 D10 1 D20 0 D35,计算下列逐位进位加法器的延迟,并指出如何减⼩加法器的延迟.6,画出传输门结构全加器的电路图,已知下图中的P=A⊕B.7,试分析下列桶型移位器各种sh输⼊下的输出情况.8,试分析下列对数移位器各种sh输⼊下的输出情况.第11章存储器⼀,填空1．可以把⼀个4Mb的SRAM设计成[Hirose90]由32块组成的结构,每⼀块含有128Kb,由1024⾏和列的阵列构成.⾏地址（X）,列地址（Y）,和块地址（Z）分别为,,位宽.2．对⼀个512×512的NOR MOS,假设平均有50%的输出是低电平,有⼀已设计电路的静态电流⼤约et.于0.21mA(输出电压为1.5V时),则总静态功耗为,就从计算的到的功耗看,这个电路设计的（“好”或“差”）.3.⼀般的,存储器由,和三部分组成. 4．半导体存储器按功能可分为：和；⾮挥发存储器有, 和；⼆,解答题1．确定图1中ROM中存放地址0,1,2和3处和数据值.并以字线WL[0]为例,说明原理.图1⼀个4×4的ORROM2．画⼀个2×2的MOSOR型ROM单元阵列,要求地址0,1中存储的数据值分别为01和00.并简述⼯作原理.3.确定图2中ROM中存放地址0,1,2和3处的数据值.并简述⼯作原理.图2⼀个4×4的NORROM4．画⼀个2×2的MOSNOR型ROM单元阵列,要求地址0,1中存储的数据值分别为01和01.并简述⼯作原理.5．如图3为⼀个4×4的NORROM,假设此电路采⽤标准的0.25µmCMOS⼯艺实现,确定PMOS上拉器件尺⼨使最坏的情况下V OL值不会⾼于1.5V(电源电压为2.5V).这相当于字线摆为1V.NMOS尺⼨取(W/L)=4/2.图3⼀个4×4的NORROM6.确定图4中ROM中存放地址0,1,2和3处和数据值.并简述⼯作原理.图4⼀个4×4的NANDROM7．画⼀个2×2的MOSNAND型ROM单元阵列,要求地址0,1中存储的数据值分别为10和10.并简述⼯作原理.8.预充电虽然在NORROM中⼯作的很好,但它应⽤到NANDROM时却会出现某些严重的问题.请解释这是为什么？？9.sram,flashmemory,及dram的区别？？10.给出单管DRAM的原理图.并按图中已给出的波形画出X波形和BL波形,并⼤致标出电压值.11．试问单管DRAM单元的读出是不是破坏性的？？怎样补充这⼀不⾜？？（选作）有什么办法提⾼refreshtime？？12.给出三管DRAM的原理图.并按图中已给出的波形画出X和BL1波形,并⼤致标出电压值.（选作）试问有什么办法提⾼refreshtime？？13．对1TDRAM,假设位线电容为1pF,位线预充电电压为1.25V.在存储数据为1和0时单元电容Cs（50fF）上的电压分别et.于1.9V和0V.这相当于电荷传递速率为4.8%.求读操作期间位线上的电压摆幅.14.给出⼀管单元DRAM的原理图,并给出版图.。
