当前位置：文档之家 › 译码器和数据选择器

译码器和数据选择器

  • 格式：doc
  • 大小：13.94 MB
  • 文档页数：6

1
1
实验报告
专业 物联网工程 年级 2012级 姓名 **** 学号 **********

日期 4.18 实验地点 工学院实验室 指导教师 *****

实验三 译码器和数据选择器
一、实验目的
（宋体、4号字）

1、熟悉集成译码器。
2、学习集成译码器和数据选择器的应用
二、实验仪器
（宋体、4号字）

1、双踪示波器
2、实验用元器件
① 74LS139 2 — 4 线译码器 1片
② 74LS153 双 4选 1 数据选择器 1片
③ 74LS00 二输入端四与非门 1片
三、实验内容及结果分析
（宋体、4号字）

1、译码器功能测试
⑴将 74LS139 译码器电路按图 2.1 接线，参照表 2.1 输入电平，测试输出状态并填入表
中⑵表2.1
使能 选择 输出

G VG(V) B VB(V) A VA(V) Y0 VO(V) Y1 V1(V) Y2 V2(V) Y3 V3(V)

1 5.067 X X 1 4.176 1 4.179 1 4.174 1 4.179
0 0 0 0 0 0.005 0 0.311 1 4.178 1 4.175 1 4.180
0 0 0 0 1 5.067 1 4.177 1 4.179 0 0.222 1 4.180
0 0.001 1 5.001 0 0.001 1 4.177 0 0.213 1 4.175 1 4.179

0 0 1 5.067 1 5.067 1 4.177 1 4.175 1 4.175 0 0.237
2
2
⑶实验结果如表格2.1所示，所测结果满足译码器的真值表。再看电压，高电平电压满足工
作电压大于4v，低电平满足工作电压小于0.4v。全部符合。

2、译码器转换
将双２－４线译码器转换为３－８线译码器。
⑴ 画出转换电路图；


⑵ 在实验箱上接线并验证设计是否正确；
检查连线正确。

⑶ 填写该3-8 线译码器功能表 2.2。
3
3
表2.2
输入 输出
1G 1B 1A 2G 2B 2A 1Y0 1Y1 1Y2 1Y3 2Y0 2Y1 2Y2 2Y3
0 0 0 1 X X 0 1 1 1 1 1 1 1
0 0 1 1 X X 1 0 1 1 1 1 1 1
0 1 0 1 X X 1 1 0 1 1 1 1 1
0 1 1 1 X X 1 1 1 0 1 1 1 1
1 X X 0 0 0 1 1 1 1 0 1 1 1
1 X X 0 0 1 1 1 1 1 1 0 1 1
1 X X 0 1 0 1 1 1 1 1 1 0 1
1 X X 0 1 1 1 1 1 1 1 1 1 0
⑷实验结果如表格2.2所示，所测的真值表和预习报告中所查的资料真值表相同，说明实验
图画正确，且测量无误。
3、数据选择器的测试及应用
⑴ 将双 4选 1数据选择器 74LS153 参照图2.3.2 接线，测试其功能并填写表2.3。
⑵ 将实验箱脉冲信号源中固定连续脉冲 4 个不同频率的信号接到数据选择器 4 个输入
端，输出端 1Y 接示波器，选择端（A，B）仍按表 2.3 状态改变，分别观察 4种不同频率
的脉冲信号。
4

4
⑶表2.3
选择端 数据输入端 控制输出端 输出状态 输出频
率
B A 1C0 1C1 1C2 1C3 1G 1Y F（hz）
X X X X X X 1 0 <10
0 0 0 X X X 0 0 200K
0 0 1 X X X 0 1 200K
0 1 X 0 X X 0 0 100K
0 1 X 1 X X 0 1 100K
1 0 X X 0 X 0 0 50K
1 0 X X 1 X 0 1 50K
1 0 X X X 0 0 0 25K
1 1 X X X 1 0 1 25K
⑷图示
F（hz）<10 F（hz）=200K


F（hz）=100K F（hz）=50K


5

5
F（hz）=25K

⑸实验结果分析:
实验结果表明了数据选择器的功能。将四个不同频率的信号接到数据选择器的四个端口，
随着选择端的变化，我们发现数据选择器对这四个信号发生了选择。
4、七段数码管译码电路
⑴向实验箱上的译码器输入端 1A～1D，2A～2D 分别输入 8421BCD 码，观察 1，2两个
数码管显示输出的符号。
⑵实验结果表格：
6

6
⑶实验结果分析：
输入8421BCD码，依次按照DCBA所代表的二进制数输入，可以得到数码管显示的图。数码
管显示的为十进制数，跟理论上的结果相符。
四、小结
（宋体、4号字）

本次实验的目的主要是熟悉集成译码器和学习集成译码器和数据选择器的使用。通过预习查
找资料将各个译码器的功能，工作条件，理论实验结果查找出。在根据自己动手实验得出的
结果和理论值比较，彻底了解和学会使用。本次实验做得比较成功，主要是对实验原理的理
解，电子示波器还不是很会用。

五、思考题

1．思考：若输入 1010～1111 码，数码管会显示什么符号？
答：数码管会显示不完全数字符号。每一个二进制数字控制不同的形状。

合集下载

数字电子技术基础 第4章

数字电子技术基础 第4章


在将两个多位二进制数相加时，除了最低位以外，每一 位都应该考虑来自低位的进位，即将两个对应位的加数 和来自低位的进位3个数相加。这种运算称为全加，所用 的电路称为全加器。
图4.3.26
全加器的卡诺图
图4.3.27 双全加器74LS183 （a）1/2逻辑图 （b）图形符号
二、多位加法器

1、串行进位加法器（速度慢）
数字电子技术基础 第四章 组合逻辑电路
Pan Hongbing VLSI Design Institute of Nanjing University
4.1 概述


数字电路分两类：一类为组合逻辑电路，另一类 为时序逻辑电路。 一、组合逻辑电路的特点


任何时刻的输出仅仅取决于该时刻的输入，与电路原 来的状态无关。 电路中不能包含存储单元。
例4.2.1 P162
图4.2.1
例3.2.1的电路
4.2.2 组合逻辑电路的设计方法

最简单逻辑电路：器件数最少，器件种类最少， 器件之间的连线最少。 步骤：


1、进行逻辑抽象 2、写出逻辑函数式 3、选定器件的类型 4、将逻辑函数化简或变换成适当的形式 5、根据化简或变换后的逻辑函数式，画出逻辑电路 的连接图 6、工艺设计
通常仅在大规模集成电 路内部采用这种结构。 图4.3.7 用二极管与门阵列组成的3线－8线译码器
最小项译码器。
图4.3.8
用与非门组成的3线－8线译码器74LS138
例4.3.2 P177
图4.3.10
用两片74LS138接成的4线－16线译码器
二、二-十进制译码器
拒绝伪码功能。
图4.3.11
4.2.2 组合逻辑电路的设计方法
第十次课 数据选择器

第十次课 数据选择器

RBO′:输出信号，称灭零输出端：只有当输入 A3 A2 A A0 = 0 输出信号 称灭零输出端： 信号， 1 ' 才给出低电平。 且灭零输入信号 RBI' = 0 时，RBO才给出低电平。
表示译码器将本来应该显示的零熄灭了 因此 RBO' = 0 表示译码器将本来应该显示的零熄灭了
11
74LS48与七段显 与七段显 示器件的连接： 示器件的连接：
数据选择 器类似一 个多掷开 关。选择 哪一路信 号由相应 的一组地 址信号控 制。
输 入 D0 数 D1 据
Dn E
端 E: 端 选择端 地址 2选1 A0 选 4选1 A1 A0 选 8选1 A2 A1 A0 选 端
Y =Di
D1 D0 ; D3 D2 D1 D0 ; D7 D6 D5 D4D3 D2 D1D0
令：
B= A 1
D3 = 1
C= A 0
D1 = A
D0 = D2 = A′
28
接线图一
B = A1
D3 = 1
F Y
C = A0
D1 = A
D0 = D2 = A′
1 A1 A2
LT ′
RB I ′
B I ′ / RB O ′
A3 A0 GND
6
14
Ucc f
g
a
b
c
d
e
74LS48
1 A1 A2 LT ′
RBI ′
A3 A0 GND
BI ′ / RBO′
A3~A0 : BCD码输入端； 码输入端； 码输入端 a~g : 七段显示码输出端。 七段显示码输出端。
准形式。 例：Y = m1 +m3 +m5 准形式。 利用两次取反的方法， 利用两次取反的方法，可以得到由最小项的反函数m′ i ′ ′ 构成的与非-与非表达式。 构成的与非-与非表达式。例：Y = (m1 ⋅m′3 ⋅m5 )′
数电前四章知识点总结_watermark

数电前四章知识点总结_watermark

第一章信号表述数字信号----时间和数值均离散的电信号模拟信号----时间和数值均连续变化的电信号，如正弦波、三角波等数字信号的描述方法1、二值数字逻辑和逻辑电平（逻辑0和逻辑1）2、数字波形非归零形归零形数制进制下表进位基数数码符号十进制 D 10 0、1、2、3、4、5、6、7、8、9二进制 B 2 0、1八进制O 8 0、1、2、3、4、5、6、7十六进制H 16 0、1、2、3、4、5、6、7、8、9 、A、B、C、D、E、F 十进制一般表达式∞K i∗10i K i∈[0~9](N)10=i=―∞二进制一般表达式∞(N)2=K i∗2i K i∈[0，1]i=―∞进制转换1、二进制数→十进制数将二进制的数按权展成多项式，按十进制求和.2、十进制数→二进制数整数部分转换方法：除2取余，直到商为0。

（短除法）拆分法凑数法小数部分转换方法：乘2取整直到积的小数为零或满足误差要求。

（连乘法）3、十六←→二进制之间转换4、八←→二进制之间转换二进制代码BCD码有权码：8421码、2421码、5421码无权码：余3码、余3循环码格雷码ASCII码逻辑运算逻辑函数的表示方法真值表逻辑函数表达式逻辑图波形图逻辑函数表示方法之间的转换1.真值表到逻辑图的转换(1)根据真值表写出逻辑表达式(2) 化简逻辑表达式(3) 根据与或逻辑表达式画逻辑图2. 逻辑图到真值表的转换根据逻辑图逐级写出表达式；化简变换求最简与或式；将输入变量的所有取值逐一代入表达式得真值表第二章逻辑代数的基本定律和恒等式=A=1=A=1B+AA+(B+C)A∙B+A∙CB=A+B+C+⋯=A+BC=A∙B+A∙C等式证明①.采用代数的方法②.采用真值表的方法逻辑代数的基本规则1. 代入规则：⑴规则：任何一个含有某变量的等式，如果等式中所有出现此变量的位置均代之以一个逻辑函数式，则此等式依然成立。

⑵作用：扩大基本公式的应用范围。

2. 反演规则⑴规则：对于任意一个逻辑函数式F，做如下处理：* 若把式中的运算符“ · ”换成“ + ”，“ + ” 换成“ · ”* 常量“0”换成“1”，“1”换成“0”* 原变量换成反变量，反变量换成原变量* 保持原函数的运算次序不变那么得到的新函数式称为原函数式F的反函数式。

数字电子技术(第四版)(孙津平)章 (4)

数字电子技术(第四版)(孙津平)章 (4)


图 3.22 例8的连接图
3. 例9
试用八选一数据选择器74LS151产生逻辑函数
解 把逻辑函数变换成最小项表达式：
八选一数据选择器的输出逻辑函数表达式为
若将式中A2、A1、A0用A、B、C来代替, D0=D1=D3= D6=1, D2=D4=D5=D7=0，画出该逻辑函数的逻辑图， 如图 3.23所示。
1. 74LS151是一种典型的集成电路数据选择器。 如图3.21所示 是74LS151的管脚排列图。 它有三个地址端A2A1A0。 可选择
D0～D7八个数据， 具有两个互补输出端W和Ｗ。 其功能如表3.12
所示。
图 3.21 74LS151 （a） 符号图; (b) 管脚图
2. 例 8 用两片74LS151连接成一个十六选一的数据选择器。 解 十六选一的数据选择器的地址输入端有四位， 最高
止工作。
图3.18 例7的连接图
3.4 数据选择器和数据分配器
3.4.1 数据选择器
数据选择器按要求从多路输入选择一路输出， 根据输入端 的个数分为四选一、 八选一等等。 其功能相当于如图3.19所示 的单刀多掷开关。
图3.19 数据选择器示意图
如图3.20所示是四选一选择器的逻辑图和符号图。 其
2. 非二进制编码器(以二-十进制编码器为例) 二-十进制编码器是指用四位二进制代码表示一位十进制数 的编码电路， 也称１0线-４线编码器。四位二进制代码共有16 种组合状态， 而0～9共10个数字只用其中 10 个状态， 所以二-十进制编码方案很多。 最常见是8421 BCD码编码器，
如图3.7所示。 其中,输入信号I0～I9代表0～9共10个十进制信号， 输出信号Y0～Y3为相应二进制代码。
话铃响用1表示， 铃没响用0表示。 当优先级别高 的信号有效时， 低级别的则不起作用， 这时用×表示； 用