下载文档原格式
时序逻辑实验报告时序逻辑实验报告引言：时序逻辑是计算机科学中的重要概念，它描述了事件在时间上的顺序和发生关系。
在本次实验中，我们将探索时序逻辑的基本原理，并通过实际的电路设计和仿真来加深对其理解。
实验一：时钟信号的生成和分频时钟信号是时序逻辑中的基础，它提供了时间参考，使得电路中的各个元件能够按照特定的时间序列进行操作。
在本实验中，我们首先学习了如何通过计数器和分频器生成时钟信号。
通过调整分频器的参数，我们可以得到不同频率的时钟信号，并观察其对电路行为的影响。
实验二：时序逻辑电路的设计在本实验中，我们将学习如何设计时序逻辑电路。
时序逻辑电路通常由触发器、计数器、状态机等组成，它们能够根据输入信号的变化产生不同的输出。
我们将通过实际的案例来展示时序逻辑电路的设计过程，并使用仿真工具验证其正确性。
实验三：状态机的设计和实现状态机是时序逻辑中常用的模型，它描述了系统根据输入信号的变化而转换的状态。
在本实验中，我们将学习如何设计和实现状态机。
通过定义状态和状态转换条件，我们可以将复杂的系统行为转化为简单的状态转换图，并通过电路实现这些状态转换。
实验四：时序逻辑电路的故障排查时序逻辑电路的故障排查是电子工程师日常工作中的重要环节。
在本实验中，我们将学习如何通过逻辑分析仪和示波器等工具来排查时序逻辑电路的故障。
通过观察信号波形和逻辑分析结果，我们可以确定故障的原因，并采取相应的修复措施。
实验五：时序逻辑电路的应用时序逻辑电路在计算机科学和电子工程中有着广泛的应用。
在本实验中，我们将学习一些时序逻辑电路的典型应用，如计数器、时序多路复用器等。
通过实际的案例，我们可以更好地理解时序逻辑电路在实际系统中的作用和价值。
结论：通过本次实验，我们深入了解了时序逻辑的基本原理和应用。
我们学习了时钟信号的生成和分频，掌握了时序逻辑电路的设计和实现方法，学会了使用工具进行故障排查。
时序逻辑在现代电子系统中起着重要的作用，通过实验的学习，我们对其有了更深入的理解和应用能力。
实验二：时序电路设计一．实验目的熟悉QuartusⅡ的VHDL文本设计过程，学习简单时序电路的设计、仿真和测试。
二．实验任务任务1：设计触发器，给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。
任务2：设计锁存器，同样给出程序设计、软件编译、仿真分析、硬件测试及详细实验过程。
三．实验过程1.新建一个文件夹，取名second。
2.输入源程序。
3.文件存盘，文件名为second，扩展名为.vhd。
4.创建工程，按照老师要求对软件进行设置。
5.进行失序仿真，得到仿真图形。
四．实验程序任务1：library ieee;use ieee.std_logic_1164.all;entity second isport(clk,d:in std_logic;q:out std_logic);end;architecture bhv of second issignal q1:std_logic;beginprocess(clk,q1)beginif clk'event and clk ='1'then q1<=d;end if;end process;q<=q1;end bhv;任务2：library ieee;use ieee.std_logic_1164.all;entity suocun isport (clk,d:in std_logic; q:out std_logic);end;architecture bhv of suocun isbeginprocess (clk,d)beginif clk='1'then q<=d;end if;end process;end;五．实验结果任务1：任务2：。
EDA实验二时序逻辑电路设计一、实验目的1、熟悉EDA软件QuartusII的基本设计流程，包括设计输入、编译、综合、仿真；2、熟悉用EDA软件及FPGA器件实现数字电路设计的方法，包括引脚锁定，结构综合；3、熟悉用EDA实验箱对所设计的数字电路进行硬件验证的方法，包括验证方案。
二、实验平台1、硬件2、软件三、实验内容及结果记录1、HDL程序——十进制计数器1）程序代码module key_cnt(key,cnt); //定义模块名input key; //1端输入output reg [3:0] cnt; //4端输出always@(posedge key)beginif(cnt<4'd9) //如果输出值没有大于9cnt<= cnt + 1'b1; //输出值加1elsecnt<= 4'd0; //否则输出端归0endendmodule2）实验结果记录表2.1输入输出A0 Q3 Q2 Q1 Q02、HDL程序——0-9的计数器1）程序代码module number(in,reset,data_out, dig); //模块定义input in,reset; //输入输出定义output [7:0] data_out;output [7:0] dig = 8'b11111110;reg [7:0] data_out;reg [3:0]count ;always @ (posedge in or negedge reset)beginif (!reset) //异步清零begindata_out <= 8'b1111111;count <= 0;endelsebegin count <=count + 1; //计数case (count) //七段译码器4'b0000: data_out = 8'b11000000; // 显示0 4'b0001: data_out = 8'b11111001; // 显示1 4'b0010: data_out = 8'b10100100; // 显示2 4'b0011: data_out = 8'b10110000; // 显示3 4'b0100: data_out = 8'b10011001; // 显示4 4'b0101: data_out = 8'b10010010; // 显示5 4'b0110: data_out = 8'b10000011; // 显示6 4'b0111: data_out = 8'b11111000; // 显示7 4'b1000: data_out = 8'b10000000; // 显示8 4'b1001: data_out = 8'b10011000; // 显示9 default:data_out <= 8'b11000000;endcaseendendendmodule2）实验结果记录表2.2输入输出A1 A0 数码管显示。
EDA实验报告-实验2-数码管扫描显⽰电路暨南⼤学本科实验报告专⽤纸课程名称 EDA 实验成绩评定实验项⽬名称数码管扫描显⽰电路指导教师郭江陵实验项⽬编号 02 实验项⽬类型验证实验地点 B305 学院电⽓信息学院系专业物联⽹⼯程组号： A6⼀、实验前准备本实验例⼦使⽤独⽴扩展下载板EP1K10_30_50_100QC208(芯⽚为EP1K100QC208)。
EDAPRO/240H 实验仪主板的VCCINT 跳线器右跳设定为3.3V ；EDAPRO/240H 实验仪主板的VCCIO 跳线器组中“VCCIO3.3V ”应短接，其余VCCIO 均断开；独⽴扩展下载板“EP1K10_30_50_100QC208”的VCCINT 跳线器组设定为 2.5V ；独⽴扩展下载板“EP1K10_30_50_100QC208”的VCCIO 跳线器组设定为3.3V 。
请参考前⾯第⼆章中关于“电源模块”的说明。
⼆、实验⽬的1、了解时序电路设计。
2、制作⼀个数码管显⽰的7段译码电路，以备以后调⽤。
三、实验原理在电⼦电路显⽰部分⾥，发光⼆极管（LED ）、七段显⽰数码管、液晶显⽰（LCD ）均是⼗分常见的⼈机接⼝电路。
通常点亮⼀个LED 所需的电流在5~20mA 之间，电流愈⼤，LED 的亮度也⾼，相对的使⽤寿命也愈短。
若以10mA 导通电流来估算⼀个接5V 的串接电阻值计算应为：（5－1.6）/10mA ≈0.34K Ω。
七段显⽰数码管分为共阳、共阴⼆种极性。
它们等效成⼋个LED 相连电路。
共阴极七段显⽰器的LED 位置定义和等效电路共阴极七段显⽰码⼗六进制转换表四、实验内容⽤拨码开关产⽣8421BCD 码，CPLD 器件产⽣译码及扫描电路，把BCD 码显⽰在LED 数码管上，通过改变扫描频率观察数码管刷新效果。
五、实验要求学习在MAX+PLUS II 中使⽤VHDL 设计功能模块，并将所⽣成的功能模块转换成MAX+PLUS II 原理图的符号库，以便在使⽤原理图时调⽤该库。
verilog实验报告Verilog实验报告引言：Verilog是一种硬件描述语言（HDL），用于设计和模拟数字电路。
它是一种高级语言，能够描述电路的行为和结构，方便工程师进行数字电路设计和验证。
本实验报告将介绍我在学习Verilog过程中进行的实验内容和所获得的结果。
实验一：基本门电路设计在这个实验中，我使用Verilog设计了基本的逻辑门电路，包括与门、或门和非门。
通过使用Verilog的模块化设计，我能够轻松地创建和组合这些门电路，以实现更复杂的功能。
我首先创建了一个与门电路的模块，定义了输入和输出端口，并使用逻辑运算符和条件语句实现了与门的功能。
然后，我创建了一个测试模块，用于验证与门的正确性。
通过输入不同的组合，我能够验证与门的输出是否符合预期。
接下来，我按照同样的方法设计了或门和非门电路，并进行了相应的测试。
通过这个实验，我不仅学会了使用Verilog进行基本门电路的设计，还加深了对逻辑电路的理解。
实验二：时序电路设计在这个实验中，我学习了如何使用Verilog设计时序电路，例如寄存器和计数器。
时序电路是一种具有状态和时钟输入的电路，能够根据时钟信号的变化来改变其输出。
我首先设计了一个简单的寄存器模块，使用触发器和组合逻辑电路实现了数据的存储和传输功能。
然后，我创建了一个测试模块，用于验证寄存器的正确性。
通过输入不同的数据和时钟信号，我能够观察到寄存器的输出是否正确。
接下来，我设计了一个计数器模块，使用寄存器和加法电路实现了计数功能。
我还添加了一个复位输入，用于将计数器的值重置为初始状态。
通过测试模块，我能够验证计数器在不同的时钟周期内是否正确地进行计数。
通过这个实验，我不仅学会了使用Verilog设计时序电路，还加深了对触发器、寄存器和计数器的理解。
实验三：组合电路设计在这个实验中，我学习了如何使用Verilog设计组合电路，例如多路选择器和加法器。
组合电路是一种没有状态和时钟输入的电路，其输出只取决于当前的输入。
实验5时序电路实验预习实验报告疑问：1、时序电路的组成原理和控制原理分别是什么？2、计算机中的周期，节拍和脉冲之间有什么关系？实验报告一、波形图：参数设置：Endtime:2.0us Gridsize:25.0ns信号设置：clk：时钟信号，设置周期为25ns占空比为50%。
reset: 重置信号，用于清除当前状态机的状态，二进制输入，高电平有效。
qd：启动信号，用于启动状态机，二进制输入，低电平有效。
tj：停机控制信号，用于使状态机保持当前状态，二进制输入，高电平有效。
dp：单拍执行信号，用于使状态机输出且仅输出一次脉冲，二进制输入，高电平有效。
t1，t2，t3，t4：节拍脉冲信号，二进制输出，高电平时有效。
仿真波形１．初始状态(0-25ns)：reset=1,qd=1,tj=0,dp=0，此时为初始化状态，无输出;２．启动(25-550ns)：保持reset=0,使qd=0，则四个节拍脉冲依次有效；３．停机(550-650ns)：保持tj=1，则节拍脉冲停留在t2的状态；４．单拍(650-1000ns)：恢复tj，使dp=1，则经过一个周期的节拍脉冲后不在产生节拍脉冲；５．单拍(1000-1750ns)：使qd=0再次启动状态机,保持dp=1,则输出一个周期的节拍脉冲后将不再有节拍脉冲输出，在单拍状态为结束时再次使qd=0，启动状态机，最后恢复dp，也不再有节拍脉冲出现，此时，节拍的出现主要由qd来控制。
６．重置(1750-2000ns)：使reset=1，此时，所有状态都恢复到初始值。
结论：本实验的设计能正确实现模拟状态机的重置，启动，停机，单拍功能，故电路设计正确。
二、实验日志预习疑问解答：1、 时序电路的组成原理和控制原理分别是什么？答：各种计算机的时序电路不同，但基本结构一样。
时序电路实验的功能就是产生一系列的节拍点位和节拍脉冲，它一般由时钟脉冲源，时序信号产生电路，节拍脉冲和读写时序译码逻辑，启停控制电路等部分组成。
实验时序电路实验报告摘要：时序电路是数字电路中的一种重要电路，它负责控制系统中各个部件和信号的时序关系。
本实验旨在通过设计和实现一个简单的时序电路，加深对时序电路原理的理解，并掌握时序电路设计的基本方法和步骤。
在实验中，我们采用了JK触发器和计数器等器件，通过逻辑电平的高低和输入信号的输入顺序来实现不同的时序控制功能。
通过实验我们发现，在正确配置和连接时序电路的各个部件后，时序电路可以准确地按照预定的时序顺序进行工作，实现了预期的控制效果。
一、实验目的1. 了解时序电路的基本概念和工作原理；2. 掌握JK触发器和计数器的基本特性和设计方法；3. 设计和实现一个简单的时序电路。
二、实验器材和设备1. 实验台板2. 集成电路（IC）：7404、74107、741613. 电源、导线等三、实验原理1. 时序电路简介时序电路又称为序贯电路，是数字电路中按照一定的时序和顺序进行工作的电路。
它根据输入信号和内部时钟信号的时序关系来控制系统的输出，能够实现各种复杂的逻辑控制功能。
时序电路对时钟信号的边沿触发具有较高的要求，通常使用触发器作为时序电路的基本单元。
2. JK触发器JK触发器是一种常用的时序电路元件，具有两个正反馈输入端（J和K）和两个输出端（Q和Q'）。
JK触发器的工作原理是当时钟触发信号为上升沿时，J、K输入信号控制Q输出端的电平状态。
3. 计数器计数器是一种常用的时序电路模块，它可以根据时钟信号的输入进行计数，并输出对应的计数结果。
常见的计数器有二进制计数器、十进制计数器等。
四、实验内容和步骤1. 实验电路的设计根据实验要求和所学知识，设计一个简单的时序电路。
本实验中，我们设计一个由两个JK触发器和一个计数器构成的时序电路。
其中，JK触发器用于接收输入信号和时钟信号，并根据输入信号的顺序和时钟信号的边沿触发生成输出信号；计数器用于对输入信号的个数进行计数，并根据计数结果控制输出信号的状态。
时序实验报告总结时序实验报告总结时序实验是计算机科学中的一项重要实验，旨在通过设计和实现时序电路，来加深对数字电路和时序逻辑的理解。
本文将对我在时序实验中的学习和总结进行分享。
实验一：时序电路设计在时序电路设计实验中，我通过学习时序逻辑的基本概念和设计原理，成功完成了一个简单的时序电路设计。
通过该实验，我深入理解了时钟信号、触发器和状态机的概念，并学会了使用Verilog语言进行时序电路的建模和仿真。
实验二：时序电路优化时序电路优化实验是进一步提高时序电路设计能力的关键一步。
在该实验中，我通过对已有电路的分析和优化，实现了电路的性能提升。
通过优化电路的关键路径，我成功降低了电路的延迟，并提高了电路的工作速度。
实验三：时序电路测试时序电路测试是保证电路正确性的重要环节。
在该实验中，我学会了使用测试向量和模拟器对时序电路进行测试。
通过设计全面的测试用例和检查电路的输出波形，我成功发现和解决了电路中的一些问题，并提高了电路的稳定性和可靠性。
实验四：时序电路综合时序电路综合是将逻辑电路转化为物理电路的过程。
在该实验中，我学会了使用综合工具将Verilog代码转化为门级电路，并通过对综合结果的分析和优化，提高了电路的面积效率和功耗性能。
实验五：时序电路布局与布线时序电路布局与布线是将逻辑电路映射到芯片上的过程。
在该实验中，我学会了使用布局与布线工具对电路进行布局和布线，并通过对布局和布线结果的分析和优化，提高了电路的可靠性和稳定性。
实验六：时序电路验证时序电路验证是验证电路设计的正确性和可靠性的重要环节。
在该实验中，我学会了使用仿真和验证工具对电路进行验证，并通过对验证结果的分析和优化，提高了电路的正确性和稳定性。
通过以上实验，我深入了解了时序电路的设计、优化、测试、综合、布局与布线以及验证等方面的知识和技能。
通过实践和总结，我不仅提高了对时序电路的理解和掌握，还培养了问题解决和创新能力。
时序实验的学习过程中，我还遇到了一些挑战和困惑。
第1篇一、实验目的1. 理解时序电路的基本概念和组成，掌握时序电路的设计方法和分析方法。
2. 掌握计数器、寄存器、移位寄存器等时序电路的应用。
3. 熟悉FPGA开发环境，能够使用Quartus II设计工具进行时序电路的设计和仿真。
二、实验原理时序电路是数字电路中的一种重要电路，它能够根据输入信号的变化，产生一系列有序的输出信号。
时序电路主要由触发器、逻辑门和时钟信号组成。
1. 触发器：触发器是时序电路的基本单元，具有存储一个二进制信息的功能。
常见的触发器有D触发器、JK触发器、T触发器等。
2. 逻辑门：逻辑门用于实现基本的逻辑运算，如与、或、非、异或等。
3. 时钟信号：时钟信号是时序电路的同步信号，用于控制触发器的翻转。
三、实验内容1. 计数器设计（1）设计一个3位同步二进制加计数器。
（2）设计一个3位同步二进制减计数器。
2. 寄存器设计使用74LS74触发器设计一个双向移位寄存器。
3. 移位寄存器设计使用74LS74触发器设计一个单向移位寄存器。
4. 环形计数器设计使用74LS74触发器设计一个环形计数器。
5. 可控分频器设计使用Verilog HDL语言设计一个可控分频器，实现时钟信号的分频功能。
四、实验步骤1. 使用Quartus II设计工具创建工程，并添加所需的设计文件。
2. 根据实验原理，编写时序电路的Verilog HDL代码。
3. 编译代码，并生成测试平台。
4. 在测试平台上进行仿真，验证时序电路的功能。
5. 将设计下载到FPGA，进行硬件实验。
6. 记录实验结果，分析实验现象。
五、实验结果与分析1. 计数器实验结果（1）3位同步二进制加计数器：按照时钟信号的变化，计数器能够从000计数到111。
（2）3位同步二进制减计数器：按照时钟信号的变化，计数器能够从111减到000。
2. 寄存器实验结果使用74LS74触发器设计的双向移位寄存器，能够实现数据的左移和右移功能。
3. 移位寄存器实验结果使用74LS74触发器设计的单向移位寄存器，能够实现数据的左移功能。
《FPGA系统设计》实验报告》时序逻辑电路的设计
一、设计任务
分别设计并实现锁存器、触发器的VHDL模型。
二、设计过程
1、同步锁存器：
同步锁存器是指复位和加载功能全部与时钟同步，复位端的优先级较高。
下图为同步锁存器的VHDL程序及模型：
2、异步锁存器：
异步锁存器，是指复位与时钟不同步的锁存器。
下图为同步锁存器的VHDL程序及模型：
3、D触发器：
D触发器是最常用的触发器。
下图为简单D触发器的VHDL 模型：
4、T触发器：
T触发器的特点是在时钟沿处输出信号发生翻转。
按
照有无复位、置位信号以及使能信号等，T触发器也有多种类型。
下图为带异步复位T触发器的VHDL模型：
5、JK触发器：
JK触发器中，J、K信号分别扮演置位、复位信号的角色。
为了更清晰的表示出JK触发器的工作过程，以下给出JK触发器的真值表（如表1所示）。
表1 JK触发器真值表
按照有无复位、置位信号，常见的JK触发器也有多种类型，下图带异步复位（clr）、置位（prn）的JK触发器的VHDL模型：
三．总结
本次实验中较为顺利，在第一次课的时间内我就已经完成了必做实验与选作实验。
在实验的过程中，在防抖电路处有了较大的困难。
由于仿真中不存在此问题，在实际操作中参数选择时遇到了一定的困难。
在反复比对效果之后，我
确定了电路的参数，实现了防抖功能。
通过这次实验，我对时钟脉冲、计数器等有了更加深入的认识与理解。
时序逻辑电路实验报告一、实验目的1、掌握时序逻辑电路的设计过程。
2、了解时序电路器件的构成，用触发器设计一些简单的时序电路。
二、实验原理如果电路任一时刻的输出不仅取决于当时的输入信号，还取决于电路原来的状态，或者说还与以前的输入信号有关，具备这种逻辑功能特点的电路我们称之为时序逻辑电路。
根据时序电路的时钟信号是否相同，即触发器是否同时翻转，又可以把时序电路分为异步时序电路和同步时序电路。
分析一个时序电路，就是要找出给定时序电路的逻辑功能。
步骤如下：1、从给定逻辑图得出每个触发器的驱动方程；2、由驱动方程得到触发器的状态方程，从而得到时序电路的状态方程组；3、根据逻辑图写出时序电路的输出方程。
4、根据得到的方程式画出逻辑图。
5、检查电路是否能够自启动，进行逻辑修改，实现自启动。
而异步时序电路和同步时序电路的分析方法又不尽相同，在异步时序电路中，状态发生转换时，并不是所有触发器都翻转，只有有时钟信号的才计算触发器次态，没有时钟信号的触发器保持状态不变。
如果想使电路的逻辑功能一目了然，可以用状态转换真值表、状态转换图和时序图等三种方法来表示，他们之间可以相互转换。
为一个四位扭环计数器和其工作波形，并且该计数器可以自行启动。
其工作状态为0000→0001 →0011 →0111 →1111 →1110 →1100 →1000，然后再回到0000重新开始计数。
三、实验器件74175是四D型触发器，有公共的清零端和公共时钟信号，包含四组相同的D触发器，上升沿触发，清零端低电平有效。
四、实验内容1、用D触发器7474设计一个异步减法计数器，验证功能并画出逻辑图。
2、制作任意进制加法计数器。
（7进制计数器，同步）3、用JK触发器7476设计一个九进制同步加法计数器，搭建电路验证其功能，并画出逻辑图。
4、用JK触发器和门电路设计111序列信号检测器，有一个信号输入端口X，一个输出端口Y，当X输入序列111时，输出Y=1。
时序电路组成控制原理实验嘿，朋友们！今天咱来聊聊时序电路组成控制原理实验。
你知道吗，这时序电路就好比是一场精彩的舞蹈表演！各个电子元件就像是舞蹈演员，它们按照特定的节奏和顺序来行动，可有意思啦！在这个实验里呀，我们要搞清楚这些“演员”是怎么配合的。
比如说，触发器就像是领舞的，它决定着整个节奏的关键节点。
而时钟信号呢，就像是那有魔力的音乐节拍，指挥着一切有条不紊地进行。
想象一下，要是这些“演员”乱了套，那可就糟糕啦！整个电路就没法正常工作啦。
所以我们得仔细研究，搞清楚它们的脾气和习性。
我们要搭建电路，就像搭积木一样，一块一块地把它们组合起来。
每一个元件的位置、连线都不能马虎，这可需要我们的耐心和细心呢。
有时候可能会遇到一些小麻烦，比如连线接错啦，或者元件不工作啦，但别着急呀，这都是探索的过程嘛！当我们通上电，看到那些信号灯按照我们预期的那样闪烁、变化，哇，那种成就感简直爆棚！就好像我们创造了一个小小的奇迹。
然后呢，我们可以不断地调整参数，改变时钟频率呀，或者换个触发器类型呀，看看会有什么样的不同效果。
这就像是给舞蹈换个曲风，会有全新的感觉呢！做这个实验可不能三心二意哦，得全神贯注地盯着每一个细节。
就跟我们看精彩的表演一样，不能错过任何一个精彩瞬间呀！而且呀，这个实验还能让我们更深入地理解电子世界的奥秘呢。
它让我们知道，原来那些看似复杂的电路背后，都有着这么清晰的逻辑和规律。
总之呢，时序电路组成控制原理实验是一个超级有趣又充满挑战的事情。
它能让我们感受到电子的魅力，也能让我们的动手能力和思维能力得到大大的提升。
大家快来一起试试吧，相信你们一定会爱上这个奇妙的电子世界的！。
时序逻辑电路设计实验报告总结本次实验是关于时序逻辑电路设计的，是一项基础性实验内容。
目的在于通过实验学习并掌握时序电路的设计方法及其实现过程。
在本次实验中，我们学习了时序逻辑电路的实现方式、时序逻辑电路设计中需要掌握的关键点，并完成了相应的实验内容。
实验步骤：1. 组件布线连接。
本次实验需要用到的器材包括：逻辑分析仪、数字电路实验箱等。
首先将数字电路实验箱中的两个 JK 触发器组成的二进制计数器和以成功率为主，在进一步话题构建上努力弥补北方口音的本土语音合成引擎分别与逻辑分析仪进行正确的连接。
2. 测试器件连接正确性。
在这一步，我们将输入‘1’，并进行此操作多次，查看电路是否按照计数器的要求按顺序计数。
此步骤可以验证电路布线连接是否正常，如果不正常则需要重新进行布线连接。
3. 设计时序电路。
在此步骤中，我们需要进行时序电路的设计。
具体操作方法请见下文。
4. 进行电路测试。
在此步骤中，我们将按照设计的时序电路流程对电路进行测试，以验证其是否按照要求工作。
实验结果：在进行实验过程中，我们成功地完成了组成二进制计数器的 JK 触发器的布线连接，并通过多次输入‘1’的测试，确保电路按照计数器的要求正确计数。
随后，我们利用时序图对时序电路进行了设计，并按照设计流程进行了实验测试。
实验总结：时序逻辑电路设计实验是一项基础性实验内容，对于我们在日后进行电路设计和实现过程中有很大的帮助。
本次实验中，我们在实践中掌握了时序电路设计的流程及其实现方法，亲手完成了实验操作，增强了我们的实践技能。
同时，本次实验中，我们还发现了不足之处，对于实验结果进行了反思，提高了我们的思考能力和分析问题的能力。
总之，本次时序逻辑电路设计实验是一次很有意义的实验。
通过实验，我们掌握了更多的实践技能、加深了自己对于电路的理解，并提高了自己的思考能力和分析问题的能力。
希望未来能有更多的实践机会，为我们加深知识、提高能力打下更为坚实的基础。
时序逻辑电路的设计步骤时序逻辑电路的设计步骤时序逻辑电路是一种能够处理时间序列信号的电路，它可以根据输入信号的变化情况，按照一定的规则输出相应的信号。
时序逻辑电路在数字电子技术中有着广泛的应用，如计数器、触发器、时钟等。
本文将介绍时序逻辑电路设计的步骤。
第一步：确定所需功能在进行时序逻辑电路设计之前，需要先明确所需实现的功能。
例如：计数、存储、比较等。
只有确定了所需功能，才能够开始进行后续的设计工作。
第二步：建立状态转移图状态转移图是描述系统状态和状态之间转移关系的图形表示方法。
通过建立状态转移图，可以清晰地描述系统中各个状态之间的转移条件和输出条件。
在建立状态转移图时，需要考虑以下几个方面：1. 确定系统中所有可能出现的状态；2. 确定各个状态之间可能存在的转移条件；3. 确定各个状态对应输出信号。
第三步：编写状态转移表根据建立好的状态转移图，可以编写出相应的状态转移表。
在编写状态转移表时，需要考虑以下几个方面：1. 确定状态转移表的行和列；2. 将状态转移图中的各个状态按照一定的顺序排列，并为每个状态分配一个唯一的编号；3. 将各个状态之间可能存在的转移条件和输出条件填入到状态转移表中。
第四步：选择适当的时序逻辑电路根据所需实现的功能和建立好的状态转移表，可以选择适当的时序逻辑电路。
常见的时序逻辑电路包括触发器、计数器、移位寄存器等。
在选择时序逻辑电路时，需要考虑以下几个方面：1. 选择与所需实现功能相符合的时序逻辑电路；2. 确定所选时序逻辑电路支持的输入和输出信号，并与状态转移表中相应信号进行对比；3. 确定所选时序逻辑电路支持的工作频率，并与系统要求进行对比。
第五步：设计电路原理图在确定了所需实现功能、建立了状态转移图并编写了相应的状态转移表、选择了合适的时序逻辑电路之后，可以开始进行电路原理图设计。
在设计原理图时，需要考虑以下几个方面：1. 根据所选时序逻辑电路提供的输入和输出信号，在原理图中添加相应的输入和输出端口；2. 根据状态转移表中的状态转移条件，将时序逻辑电路进行连接，并添加必要的控制元件；3. 为电路添加必要的时钟信号，并确定时钟信号的工作频率。
一、实验目的1. 理解时序逻辑电路的工作原理和基本结构；2. 掌握触发器、计数器等时序逻辑电路的设计方法；3. 熟悉Multisim软件在时序逻辑电路设计与仿真中的应用；4. 培养实际操作能力和分析问题、解决问题的能力。
二、实验原理时序逻辑电路是一种在时钟信号控制下，输出不仅与当前输入有关，还与电路历史状态有关的数字电路。
其基本结构包括触发器、计数器等。
触发器是时序逻辑电路的基本单元，用于存储一位二进制信息。
计数器是时序逻辑电路的一种应用，用于对输入脉冲进行计数。
三、实验内容1. 触发器实验（1）实验目的：熟悉触发器的工作原理和功能，掌握触发器的使用方法。
（2）实验内容：设计一个JK触发器，实现时钟信号控制下的同步置1、同步置0、计数等功能。
（3）实验步骤：① 使用Multisim软件，搭建JK触发器电路；② 搭建计数器电路，实现时钟信号控制下的计数功能；③ 设置输入信号，观察触发器和计数器的输出波形，验证功能。
2. 计数器实验（1）实验目的：掌握计数器的设计方法，熟悉不同计数器电路的功能。
（2）实验内容：设计一个模为24的二进制计数器和模为60的十进制计数器。
（3）实验步骤：① 使用Multisim软件，搭建二进制计数器电路；② 设置输入信号，观察计数器的输出波形，验证功能；③ 使用Multisim软件，搭建十进制计数器电路；④ 设置输入信号，观察计数器的输出波形，验证功能。
四、实验结果与分析1. 触发器实验实验结果显示，设计的JK触发器能够实现同步置1、同步置0、计数等功能。
在计数过程中，触发器的输出波形符合预期，验证了JK触发器的功能。
2. 计数器实验实验结果显示，设计的模为24的二进制计数器和模为60的十进制计数器均能实现预期的计数功能。
在计数过程中，计数器的输出波形符合预期，验证了计数器电路的功能。
五、实验总结本次实验通过设计、搭建和仿真时序逻辑电路，掌握了触发器、计数器等时序逻辑电路的设计方法，熟悉了Multisim软件在时序逻辑电路设计与仿真中的应用。
时序电路实验报告时序电路实验报告引言：时序电路是数字电路中的一种重要类型，它能够根据输入信号的时序关系来控制输出信号的变化。
本次实验旨在通过设计和测试不同类型的时序电路，加深对时序电路原理和应用的理解。
一、实验目的本次实验的主要目的有以下几点：1. 理解时序电路的基本原理和工作方式；2. 学会使用逻辑门和触发器等基本元件构建时序电路；3. 掌握时序电路的设计和测试方法。
二、实验器材和元件1. 实验器材：数字逻辑实验箱、示波器、数字信号发生器等；2. 实验元件：逻辑门（与门、或门、非门）、触发器（RS触发器、JK触发器）、电阻、电容等。
三、实验过程及结果1. 实验一：RS触发器的设计与测试RS触发器是最基本的触发器之一，由两个交叉连接的与门和非门组成。
我们首先根据真值表设计RS触发器的逻辑电路，并使用逻辑门和电阻电容等元件进行实际搭建。
通过输入不同的时序信号，观察输出的变化情况，并记录实验结果。
实验结果表明，RS触发器能够稳定地存储和传递输入信号。
2. 实验二：JK触发器的设计与测试JK触发器是一种改进型的RS触发器，它具有更多的功能和应用。
我们在实验中使用与门和非门构建JK触发器，并通过输入不同的时序信号，观察输出的变化情况。
实验结果表明，JK触发器可以实现存储、传递和翻转等多种功能，具有较高的灵活性和可靠性。
3. 实验三：时钟信号的设计与测试时钟信号是时序电路中非常重要的一种输入信号，它能够控制时序电路的运行和同步。
我们在实验中使用数字信号发生器产生不同频率和占空比的时钟信号，并通过示波器观察和分析实际输出的时序波形。
实验结果表明，时钟信号的频率和占空比对时序电路的运行和输出有着重要的影响。
四、实验总结通过本次实验，我们深入了解了时序电路的基本原理和应用，掌握了时序电路的设计和测试方法。
实验结果表明，时序电路能够根据输入信号的时序关系来控制输出信号的变化，具有较高的可靠性和灵活性。
时序电路在数字电路中起着重要的作用，广泛应用于计算机、通信和控制系统等领域。
实验二时序电路的设计及显示一、实验目的：1．了解教学系统中8位八段数码管显示模块的工作原理，设计标准扫描驱动电路模块，以备后面实验调用。
2．会电路图输入方法和VHDL语言方法输入的混合使用。
二、硬件要求：1．GW48EDA/SOPC+PK2实验系统。
三、实验内容及预习要求：1．计数器（counter）：计数器（counter）是数字系统中常用的时序电路，因为计数是数字系统的基本操作之一。
计数器在控制信号下计数，可以带复位和置位信号。
因此，按照复位、置位与时钟信号是否同步可以将计数器分为同步计数器和异步计数器两种基本类型，每一种计数器又可以分为进行加计数和进行减计数两种。
在VHDL描述中，加减计数用“＋”和“－”表示即可。
（1）同步计数器：同步计数器与其它同步时序电路一样，复位和置位信号都与时钟信号同步，在时钟沿跳变时进行复位和置位操作。
例2-1为带时钟使能的同步4位二进制减法计数器的VHDL模型：count是一个带时钟使能的同步4位二进制减法计数器，计数范围F～0。
每当时钟信号或者复位信号有跳变时激活进程。
如果此时复位信号clr有效（高电平），计数器被复位，输出计数结果为0；如果复位信号无效（低电平），而时钟信号clk出现上升沿，并且计数器的计数使能控制信号en有效（高电平），则计数器count自动减1，实现减计数功能。
图S2-1为带时钟使能的同步4位二进制减法计数器的仿真波形图：图S2-1 带时钟使能的同步4位二进制减法计数器的仿真图形LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY count ISPORT(clk,clr,en : IN STD_LOGIC;qa,qb,qc,qd : OUT STD_LOGIC);END count;ARCHITECTURE ONE OF count ISSIGNAL count_4 : STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINqa <= count_4(0);qb <= count_4(1);qc <= count_4(2);qd <= count_4(3);PROCESS(clk,clr)BEGINIF(clk 'EVENT AND clk = '1') THENIF (clr = '1') THENcount_4 <="0000";ELSIF (en='1') THENIF(count_4="0000") THENcount_4 <= "1111";ELSEcount_4 <= count_4-'1';END IF;END IF;END IF;END PROCESS;END ONE;（2）异步计数器同样的道理，异步计数器是指计数器的复位、置位与时钟不同步。
例2-2为带时钟使能的异步4位二进制加法计数器的VHDL模型：counta是一个带时钟使能的异步4位二进制加法计数器，计数范围0～F。
每当时钟信号或者复位信号有跳变时激活进程。
如果此时复位信号clr有效（高电平），计数器被复位，输出计数结果为0；如果复位信号无效（低电平），而时钟信号clk出现上升沿，并且计数器的计数使能控制信号en有效（高电平），则计数器count自动加1，实现加计数功能。
图S2-2为带时钟使能的异步4位二进制加法计数器的仿真波形图：图S2-2 带时钟使能的异步4位二进制加法计数器的仿真图形L IBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY countup ISPORT (CLK,EN,CLR:IN STD_LOGIC;Q:OUT STD_LOGIC_VECTOR(3 DOWNTO 0));--位控制信号输出END;ARCHITECTURE one OF countup ISSIGNAL COUNT_4:STD_LOGIC_VECTOR(3 DOWNTO 0);BEGINPROCESS(CLK,CLR)BEGINIF CLR='1' THEN COUNT_4<="0000";ELSIF(CLK'EVENT AND CLK='1') THENIF EN='1' THENIF COUNT_4="1111" THEN COUNT_4<="0000";ELSE COUNT_4<=COUNT_4+'1';END IF;END IF;END IF;END PROCESS;Q<=COUNT_4;END one;2．八位数码扫描显示电路设计图S2-3所示的是8位数码扫描显示电路，其中每个数码管的8个段：h、g、f、e、d、c、b、a（h是小数点）都分别连在一起，8个数码管分别由8个选通信号k1、k2、…k8来选择。
被选通的数码管显示数据，其余关闭。
如在某一时刻，k3为高电平，其余选通信号为低电平，这时仅k3对应的数码管显示来自段信号端的数据，而其它7个数码管呈现关闭状态。
根据这种电路状况，如果希望在8个数码管显示希望的数据，就必须使得8个选通信号k1、k2、…k8分别被COU单独选通，并在此同时，在段信号输入口加上希望在该对应数码管上显示的数据，于是随着选通信号的扫变，就能实现扫描显示的目的。
对该例进行编辑、编译、综合、适配、仿真，给出仿真波形。
实验方式：若考虑小数点，SG的8个段分别与PIO49、PIO48、…、PIO42（高位在左）、BT 的8个位分别与PIO34、PIO35、…、PIO41（高位在左）；电路模式不限，引脚图参考图s2-4。
将GW48EDA系统左下方的拨码开关全部向上拨，时钟CLK可选择clock0，通过跳线选择16384Hz信号。
引脚锁定后进行编译、下载和硬件测试实验。
将实验过程和实验结果写进实验报告图S2-4LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY SCAN_LED ISPORT ( CLK : IN STD_LOGIC;SG : OUT STD_LOGIC_VECTOR(6 DOWNTO 0);--段控制信号输出BT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) );--位控制信号输出END;ARCHITECTURE one OF SCAN_LED ISSIGNAL CNT8 : STD_LOGIC_VECTOR(2 DOWNTO 0);SIGNAL A : INTEGER RANGE 0 TO 15;BEGINP1:PROCESS( CNT8 )BEGINCASE CNT8 ISWHEN "000" => BT <= "00000001" ; A <= 1 ;WHEN "001" => BT <= "00000010" ; A <= 3 ;WHEN "010" => BT <= "00000100" ; A <= 5 ;WHEN "011" => BT <= "00001000" ; A <= 7 ;WHEN "100" => BT <= "00010000" ; A <= 9 ;WHEN "101" => BT <= "00100000" ; A <= 11 ;WHEN "110" => BT <= "01000000" ; A <= 13 ;WHEN "111" => BT <= "10000000" ; A <= 15 ;WHEN OTHERS => NULL ;END CASE ;END PROCESS P1;P2:PROCESS(CLK)BEGINIF CLK'EVENT AND CLK = '1' THEN CNT8 <= CNT8 + 1;END IF;END PROCESS P2 ;P3:PROCESS( A ) --译码电路BEGINCASE A ISWHEN 0 => SG <= "0111111"; WHEN 1 => SG <= "0000110";WHEN 2 => SG <= "1011011"; WHEN 3 => SG <= "1001111";WHEN 4 => SG <= "1100110"; WHEN 5 => SG <= "1101101";WHEN 6 => SG <= "1111101"; WHEN 7 => SG <= "0000111";WHEN 8 => SG <= "1111111"; WHEN 9 => SG <= "1101111";WHEN 10=> SG <= "1110111"; WHEN 11 => SG <= "1111100";WHEN 12=> SG <= "0111001"; WHEN 13 => SG <= "1011110";WHEN 14=> SG <= "1111001"; WHEN 15 => SG <= "1110001";WHEN OTHERS => NULL ;END CASE ;END PROCESS P3;END;3．编一个简单的从0-59轮换显示十进制数的电路。
