下载文档原格式
基于VHDL 的DDS 实现与仿真宜宾学院物理与电子工程学院2011级2班段艳婷110302034）摘要：本文论述了直接数字频率合成技术（DDS的信号发生器的设计与实现。
本设计以DDS芯片Cyclone n：EP2C5T144C为频率合成器，以AVR单片机ATmegal为进程控制和任务调度核心，用AD603 实现增益控制（AGC和功率放大，串行数模转换器（D/A）MAX531 实现方波占空比调节，并用LCD12864液晶显示及键盘构成幅度、频率、方波占空比均可调的函数信号发生器。
本文分析了DDS的设计原理，基于VHDI语言进行系统建模，对DDS进行参数设计，实现了可重构的IP 核，能够根据需要方便的修改参数以实现器件的通用性。
同时利用Quartus n编译平台完成一个具体DDS芯片的设计，详细阐述了基于VHDL编程的DDS设计方法步骤。
针对DDS频率转换时间短，分辨率高等优点，提出了基于FPGA芯片设计DDS系统的方案。
该方案利用Altera公司的Quartus n开发软件，完成DDS核心部分即相位累加器和RAM 查找表的设计, 可得到相位连续、频率可变的信号，并通过单片机配置FPGA勺E A2 PROM完成对DDS硬件的下载，最后完成每个模块与系统的时序仿真。
经过电路设计和模块仿真, 验证了设计的正确性。
由于FPGA勺可编程性，使得修改和优化DDS勺功能非常快捷。
直接数字频率合成信号发生器关键字：DDS，Cyclone n，Quartus n，FPGA中图分类号：TN正文：目录第一章、绪论1.1 DDS 引言1.2 直接数字合成器的概念及其发展1.3 DDS 技术在国内研究状况及其发展趋势1.4 频率合成器的种类与技术发展趋势1.5 DDS 优势1.6 课题主要研究内容和技术要求第二章、超大规模集成电路设计介绍2.1 引言2.1.1 EDA 技术的含义及其特点2.1.2 EDA 技术的主要内容2.2 大规模可编程逻辑器件2.2.1 FPGA 的介绍2.2.2 CPLD 的介绍2.2.3 FPGA 与CPLD 的区别2.3 硬件描述语言（HDL ）2.3.1 VHDL 简介2.3.2 VHDL 主要特点2.3.3 VHDL 语言的优势2.4 软件开发工具第三章、DDS 工作原理和主要特点3.1 DDS 的基本工作原理3.2 DDS 的主要特点3.3 DDS 建模第四章、用VHDL 来编程实现和仿真4.1 VHDL 编程实现4.1.1 32 位加法器的VHDL 实现程序4.1.2 32 位加法器的生成模块4.1.3 32 位寄存器的VHDL 实现4.1.4 32 位寄存器的生成模块4.1.5 波形数据ROM 的VHDL 实现4.1.6 波形数据ROM 的生成模块4.1.7 整形模块设计4.2 用Quartus H进行DDS仿真421 Quartus H软件简介4.2.2用Quartus H的仿真步骤和图像4.2.3 注意事项第五章、设计相关数据处理与图像分析5.1 电路原理图5.2 仿真波形图5.3 数据验证5.4 波形毛刺儿的分析及消除第六章、结束语5.1 总结5.2 参考文献5.3 致谢5.4 附录第一章绪论1.1、DDS 引言频率合成技术是将一个（或多个）基准频率变换成另一个（或多个）合乎质量要求的所需频率的技术。
电子科技大学硕士学位论文MCU8051 IP core的设计姓名：焦原军申请学位级别：硕士专业：微电子学与固体电子学指导教师：罗佳慧20050301摘要本文研究使用ＶＨＤＬ语言设计实现ＭＣＵ８０５１功能的软１Ｐｃｏｒｅ。
设计的平台选用Ａｌｔｅｒａ公司的开发工具ＱｕａｒｔｕｓＩＩ４０，在开发环境中完成软核的代码设计、综合、布局布线、芯片映射及时序分析，采用ＭｏｄｅｌＳｉｍ工具进行功能、时序仿真验证，综合和验证选用Ａｌｔｅｒａ公司的Ｃｙｃｌｏｎｅ系列ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）芯片，最终实现与Ｉｎｔｅｌｍｃｓ８０５ｌ功能完全兼容的ＭＣＵ软核。
文章主要介绍了设计符合Ｉｎｔｅｌｍｃｓ５ｌＵｓｅｒ’ＳＭＡＮＵＬ描述的单片机的功能及时序要求的软核。
首先从总体规划的角度介绍了整个系统的内部结构、模块划分及所采用的设计方法和编程风格，然后对各个模块的设计进行了详细的描述，最后给出了综合后的实现结果及测试方法、仿真波形图。
在系统方案设计过程中，仔细考虑了模块的合理划分及各个模块之间协同工作以使设计合理优化，按照自上而下的设计方法将各个模块逐一细化完成本模块的功能，各模块通过端口信号相通信，并根据设计的时序要求产生相应控制信号。
在编写代码时，尽量贴近硬件的实现方式，充分考虑ＦＰＧＡ芯片内部资源的合理开销及ＶＨＤＬ语言的特点，力求做到面积小而速度块，以满足功能和实用性的要求。
采用硬件描述语言设计的电子系统是近年来十分流行的方法，在ＳｏＣ（ＳｙｓｔｅｍＯｎＣｈｉｐ）设计中几乎都会将微处理器、存储单元等通用ＩＰ模块集成到ＦＰＧＡ中构成可配置的ＳｏＣ芯片，无论是微电子集成，还是ＦＰＧＡ的可编程设计，或是单片机的模拟混合集成，目的都是ＳｏＣ，手段也会逐渐形成基于处理器内核加上外围ＩＰ单元的模式。
ＭＣＳ．５１是Ｉｎｔｅｌ公司创建的８位机的经典系列结构，并实施技术开放政策，为众多厂家承认，并广泛用于ＳｏＣ的处理器内核，使这个系列保持着生命力，在未来ＳｏＣ发展中，作为８位经典结构的８０５１将担任８位ＣＰＵ内核的重任。
VHDL与Verilog语言VHDL（VHSIC hardware description language）和Verilog是用于电子系统设计的硬件描述语言（HDL）。
这两种语言被广泛应用于数字逻辑设计和仿真，以及硬件描述、验证和综合。
1. VHDL（VHSIC hardware description language）VHDL是一种结构化的硬件描述语言，最初由美国国防部高速集成电路计划办公室（VHSIC，Very High Speed Integrated Circuits）开发。
VHDL以其强大的功能和灵活性而闻名，并被广泛用于数字系统的设计和验证。
VHDL的编写包括实体（Entity）和体（Architecture）两个主要部分。
实体部分描述了数字系统的输入输出接口、信号和组件的声明，而体部分描述了实体的内部结构、信号处理和逻辑功能。
VHDL具有丰富的数据类型、运算符和控制结构，可以方便地描述数字电路的行为和结构。
它还提供了强大的仿真和验证功能，使设计人员能够在开发和测试阶段快速迭代和调试设计。
2. VerilogVerilog是一种硬件描述语言，最初由Gateway Design Automation公司（现在是Cadence Design Systems的一部分）开发。
Verilog以其简洁的语法和易学易用的特性而受到广泛欢迎，并成为工业界标准。
Verilog的设计由模块（Module）组成，每个模块描述了一个黑盒子，包含输入和输出端口以及内部的逻辑功能。
模块可以进行层次化组合，从而实现较复杂的系统级设计。
Verilog的语法类似于C语言，具有类似的数据类型、运算符和控制结构。
它还提供了时序建模的能力，使设计人员能够描述数字电路的时序行为。
3. VHDL与Verilog的比较VHDL和Verilog在语法和功能上有一些区别，但它们都可以用于数字电路的设计和仿真。
以下是它们之间的一些比较：3.1 语法风格VHDL采用结构化的编程风格，需要明确的体、过程和信号声明，可以更好地控制和描述系统的结构和行为。
基于VHDL的数字多路选择器教学模式的探索王静怡，孙旭华，卜宏博，付 旭（西安石油大学，陕西 西安 710065）- 32 -1.设计目标课前发送授课小视频、网页等自学资源，学生自主学习，并完成给定的设计及学习要求。
2.小组互动通过给定系统功能、设计构思、编程实现等阶段，采取集中讲解的方式，让学生对自己的成果进行介绍并进行互动提问。
3.协作讨论在教师的指导下，学生以2～3人为小组进行自由探讨，并深入研究程序语言中的新手段及实施要领，鼓励学生积极发言，教师给予评价，实现师生交流。
五、课件设计（一）重要性随着信息的不断更新，各类教学资源层出不穷。
可以将文句、幻灯片、语音等很好地融汇在一起，同时通过课堂教学活动演示给学生。
现代课堂教学注重学生的主体地位，提倡学生自己学习、独立思考。
课件可以给学生展现的学习定位明确、思路清晰、层次合理。
学生可以在实际课堂时间内吸收到大量的理论知识，同时挤出更多的时间和精力专注于提高动手能力，进一步提升课堂效率。
（二）原则需要遵循科学合理性的原则：1.紧扣教学大纲课件是传递知识的重要途径，更是大纲的扩展和延伸。
因此，以大纲为框架，延伸知识为枝叶，这样整个课件是一个有逻辑性的整体。
2.重难点突出避免平铺直叙，重点凸显。
教学思路清楚，层次鲜明。
3.提高学生注意力课件需搭配图表等。
选用感兴趣的话题，如讲到多路选择器，可以联想游戏中角色选择等。
制作课件模板和文字色调对比凸显，带动学习热情，促使学生养成学习自主的好习惯。
六、教学效果评价（一）理论分析整个教学活动贯彻学校的教学方针，以学生为主体，重视学习能力的培养，提倡学生的个性化发展，努力提高学生实践创新性。
课堂之外的作业，帮助学生把原理和实践协调起来，构成一个完整的知识体系，使学生做到学有所得，并将所学基础知识灵活地应用到解决具体的问题中[4]。
通过学生的课堂表现展开过程性评价，鼓励学生认真学习、积极探索。
（二）实践证明这门课有具体的课堂教学方向、合理的知识架构、明确的实验教学导向和现代化的教学模式和手段，形成了学生独立自主式、深入分析式的学习方式，唤起学生浓厚的兴趣。
基于VHDL的数字电子系统设计
数字电子系统是一种基于数字电路的电子设备，它将物理信号转化为数字信号，以便进行处理、传输和存储。
数字电子系统广泛应用于各种领域，如计算机、通信、医疗、汽车等，已经成为现代社会中不可或缺的一部分。
在数字电子系统设计中，VHDL（VHSIC Hardware Description Language）是一
种常用的硬件描述语言，它可以描述电子系统的结构、功能和行为，并用于生成系统的原理图和代码。
设计基于VHDL的数字电子系统需要掌握一定的电子理论知
识以及编程技巧，本文将从以下几个方面进行探讨。
一、数字电子系统
数字电子系统包括处理器、存储器、控制器、接口等多种电子设备，按照其用
途和结构不同可以分为不同类型。
其中，处理器是数字电子系统的核心部件，它可以完成各种计算和逻辑操作；存储器可以存储数据和程序；控制器可以控制数字电子系统的工作状态；接口可以将数字电子系统与其他设备连接起来，实现信息交换和传输。
二、VHDL介绍
VHDL是一种硬件描述语言，它可以描述数字电子系统的结构、功能和行为，
并用于生成系统的原理图和代码。
VHDL由美国国防部VHSIC计划（Very High Speed Integrated Circuit）发起，旨在提高集成电路设计的效率和质量。
VHDL将电
路的行为和结构分开描述，可以使设计者在开始设计时更加清晰地了解各种元件之间的关系和作用。
三、数字电路设计基础
在进行数字电子系统设计之前，需要掌握一些数字电路设计基础知识，如布尔
代数、门电路、时序电路等。
其中，布尔代数是数字电路设计的基础，它用于描述
逻辑关系和运算规则。
门电路则是数字电路的基本组成单位，包括与门、或门、非门等。
时序电路则是具有存储能力的数字电路，包括触发器、计数器、移位寄存器等。
四、VHDL程序设计
VHDL程序设计是利用VHDL语言进行数字电子系统设计的过程，其中需要掌握如何进行架构描述、实体描述、信号声明和进程设计等。
架构描述定义了数字电路的整体结构和功能，包括各种元件的连接方式和控制逻辑。
实体描述则定义了数字电路中各个元件的结构和功能，并且使用信号声明实现相互之间的通讯和控制。
进程设计则在VHDL程序中定义了执行某些动作的代码段，例如输出信号、计算等。
五、数字电子系统仿真
数字电子系统仿真是指通过计算机软件模拟数字电子系统工作状态的过程，以便在实际构建之前预测系统的表现和问题。
在进行数字电子系统仿真之前，需要使用VHDL语言编写完整的程序，并进行调试和验证。
仿真可以帮助设计者发现系统中的错误和异常，从而避免在实际构建中浪费资源和时间。
六、数字电子系统实现
数字电子系统实现是指将VHDL程序烧录到芯片或者FPGA（Field Programmable Gate Array）上，构建可用的数字电子系统。
数字电子系统实现需要选取合适的芯片和FPGA，按照VHDL程序在硬件上进行精细布局和布线，最后进行测试和验证。
数字电子系统实现的主要难点是如何在限定的资源内实现复杂的逻辑功能，并保证系统的稳定性和性能。
总结
数字电子系统设计是一项复杂的技术工作，需要设计者拥有一定的数字电路设计基础和编程技能。
基于VHDL的数字电子系统设计可以提高系统的可靠性和效
率，但是需要掌握VHDL语言的相关知识和技巧。
数字电子系统的实现依赖于硬件资源和设计者的技术水平，需要进行严格的测试和验证以确保系统的稳定性和性能。
