下载文档原格式
半导体集成电路工艺流程
一、wafer切割
wafer切割是半导体集成电路（IC）生产过程中的第一步，也是半导体片材料的重要环节，它是把单晶和多晶片成型成多种尺寸的半导体片的重要工艺。
经过精密加工，工艺流程从一块单晶或多晶片，变形成多根小片，均匀分开，并实现精密切削，形成一定大小的半导体片材，用于后续的处理和加工。
此外，wafer切割还可以保证切割表面的质量和光洁度，减少片材表面的细孔和针孔，减少电路间的干扰和杂讯，提高电路的可靠性。
二、Lithography
Lithography是半导体IC晶圆工艺流程中的第二步，也是半导体片材料制造的重要环节。
它是利用光刻机在半导体片上按照设计绘制图案，利用光刻技术实现图案和电路的微米级加工的工艺。
Lithography在半导体工艺流程中，相当于画笔，利用不同的光刻设备，以不同的分辨率，把原始工艺设计按照比例缩小，然后在光刻机的放射束范围内，直接绘出晶圆上的基本芯片。
通常，在Lithography步骤中，光刻机会在未经曝光的晶圆上，使用蒙特卡洛照片精确测量曝光量，保证批处理的曝光精度，然后，使用激光对晶圆表面进行曝光，形成电路设计图案，从而实现芯片逻辑反馈。
三、Dicing
Dicing是晶圆工艺流程的第三步。
集成电路制造中的半导体器件工艺绪论随着信息技术的飞速发展，集成电路制造技术已成为现代电子工业的核心领域。
集成电路是现代电子产品的基础，在计算机、通讯、军事和工业等领域都有着广泛的应用。
而半导体器件工艺是集成电路制造技术的基石，其质量和效率直接决定了集成电路的性能和成本。
本文将从半导体制造的基本流程、光刻工艺、薄膜工艺、化学机械抛光、多晶硅工艺和后台工艺六个方面详细介绍集成电路制造中的半导体器件工艺。
一、半导体制造的基本流程半导体芯片制造的基本流程包括晶圆制备、芯片制造和包装封装。
具体流程如下：晶圆制备：晶圆是半导体器件制造的基础，它是由高纯度单晶硅材料制成的圆片。
晶圆制备的主要过程包括矽晶体生长、切片、抛光和清洗等。
芯片制造：芯片制造主要包括传输电子装置和逻辑控制逻辑电路结构的摆放和电路组成等操作。
包装封装：芯片制造完成后，晶体管芯片需要被封装起来的保护电路，使其不会受到外界环境的影响。
光刻工艺是半导体工艺中的核心部分之一。
光刻工艺的主要作用是将图形预设于硅晶圆表面，并通过光刻胶定位的方式将图形转移到晶圆表面中，从而得到所需的电子器件结构。
光刻工艺的主要流程包括图形生成、光刻胶涂布、曝光、显影和清洗等步骤。
三、薄膜工艺薄膜工艺是半导体制造中的另一个重要工艺。
它主要通过化学气相沉积、物理气相沉积和溅射等方式将不同性质的材料覆盖在晶圆表面，形成多层结构，从而获得所需的电子器件。
四、化学机械抛光化学机械抛光是半导体工艺中的核心工艺之一。
其主要作用是尽可能平坦和光滑化硅晶圆表面，并去除由前工艺所形成的残余物和不均匀的层。
化学机械抛光的基本原理是使用旋转的硅晶圆，在氧化硅或氮化硅磨料的帮助下，进行机械和化学反应，从而达到平坦化的效果。
五、多晶硅工艺多晶硅工艺是半导体工艺中的一个重要工艺，主要是通过化学气相沉积厚度约8至12个纳米的多晶硅层。
该工艺可以用于形成电极、连接线、栅极和像素等不同的应用。
多晶硅工艺的优点是不需要特殊的工艺装备，因此较为简单。
半导体集成电路设计流程半导体集成电路（Integrated Circuit，IC）的设计是一项相当复杂的工作，需要经历多个阶段的流程。
以下是一个典型的半导体集成电路设计流程简介，每个阶段都需要经过仔细的规划和执行，以确保电路的正确性和可靠性。
1.需求分析：在该阶段，设计团队将与客户合作，确定集成电路的需求和规格。
这包括电路功能、性能、功耗、面积限制等。
这些信息对后续的设计和验证工作至关重要。
2.架构设计：在这一阶段，设计团队将基于需求分析结果，制定整体电路的架构和功能模块划分。
设计团队需要确定选择何种电路结构和设计方法，以满足性能和功能要求。
3.电路设计：在该阶段，设计团队将根据架构设计，开始逐步设计每个功能模块的电路。
这包括选择和设计适当的电子元器件，如晶体管、电容和电阻等。
设计过程通常使用电路模拟软件完成，以验证和优化电路设计。
4.物理设计：在这一阶段，设计团队将电路设计转化为物理布局。
他们需要决定电路中各个元件的位置和布线，以最小化信号延迟和功耗，并满足电路布局面积的限制。
物理设计还包括芯片封装和引脚分配等任务。
5.设计规则检查（DRC）和布局对齐（LVS）：在这个阶段，设计团队需要执行设计规则检查和布局对齐等验证过程，以确保布局的准确性和可制造性。
设计规则检查涉及对设计是否符合制造工艺规则的检查，而布局对齐则是验证原理图和布局之间的一致性。
6.电路模拟和验证：在这个阶段，设计团队将通过使用电路模拟工具，对设计的功能和性能进行验证。
他们需要模拟各种工作条件和电气参数，以确保电路在各种情况下的可靠性和稳定性。
7.物理验证和验证测试：在这个阶段，设计团队将通过制造一批样品芯片，进行物理验证和功能测试，以验证设计的正确性。
他们需要确保芯片在实际使用中的性能和功能都能达到预期。
8.产量制造：一旦设计团队完成了设计和验证，他们将与制造工厂合作，开始大规模生产集成电路。
在整个生产过程中，质量控制和测试是必不可少的，以确保最终产品的性能和一致性。
半导体封装流程半导体集成电路封装起着安装、固定、密封、保护芯片和增强电热性能的作用。
另一方面，它通过芯片上的触点连接到封装外壳的引脚，这些引脚通过印刷电路板上的导线与其他器件连接，从而实现内部芯片与外部电路的连接。
同时，芯片必须与外界隔离，以防止空气中的杂质对芯片电路的腐蚀导致电气性能下降。
本篇【科准测控】小编主要介绍一下半导体集成电路封装工艺的流程有哪些，一起往下看吧！封装工序一般可以分成两个部分：包封前的工艺称为装配（Assembly）或称前道工序（Front End Operation），在成型之后的工艺步骤称为后道工序（Back End Operation）。
在前道工序中，净化级别控制在100~1000级。
在有些生产企业中，成型工序也在净化控制的环境下进行。
典型的封装工艺流程如图2-1所示。
磨片：磨片之前，在硅片表面贴一层保护膜以防止磨片过程中硅片表面电路受损。
磨片就是对硅片背面进行减薄，使其变薄变轻，以满足封装工艺要求。
磨片后进行卸膜，把硅片表面的保护膜去除。
划片（Dicing）：在划片之前进行贴膜，就是要用保护膜和金属引线架将硅片固定。
再将硅片切成单个的芯片，并对其检测，只有切割完经过检测合格的芯片可用。
装片（Die Attaching）：将切割好的芯片从划片膜上取下，将其放到引线架或封装衬底（或基座）条带上。
键合（Wire Bonding）：用金线将芯片上的引线孔和引线架衬垫上的引脚连接，使芯片能与外部电路连接。
塑封（Molding）：保护器件免受外力损坏，同时加强器件的物理特性，便于使用。
然后对塑封材料进行固化（Curing），使其有足够的硬度与强度经过整个封装过程。
电镀（Plating）：使用Pb和Sn作为电镀材料进行电镀，目的是防止引线架生锈或受到其他污染。
然后根据客户需要，使用不同的材料在封装器件表面进行打印（Marking），用于识别。
切筋/打弯（Trimming/Forming）：去除引脚根部多余的塑膜和引脚连接边，再将引脚打弯成所需要的形状。
半导体集成电路生产工艺一、引言半导体集成电路（Integrated Circuit，简称IC）是现代电子技术的重要基础，广泛应用于计算机、通信、消费电子等领域。
而半导体集成电路生产工艺则是制造集成电路的关键环节，决定了集成电路的性能和质量。
本文将以半导体集成电路生产工艺为主题，介绍其基本概念、制造流程和常见工艺技术。
二、基本概念半导体集成电路生产工艺是指将半导体材料（如硅）加工成集成电路的过程。
其核心目标是在半导体材料上制造出微小的电子器件，并将其互连成功能完整的电路。
半导体集成电路生产工艺主要包括晶圆制备、晶圆工艺和封装测试三个阶段。
三、制造流程1. 晶圆制备晶圆是半导体集成电路制造的基础，通常由高纯度的单晶硅制成。
晶圆制备包括切割、抛光和清洗等步骤。
切割是将单晶硅锯成薄片，抛光是将薄片的表面磨光，清洗则是去除表面的杂质和污染物。
2. 晶圆工艺晶圆工艺是将晶圆上的半导体材料进行加工和改性，形成电子器件的过程。
主要包括掺杂、沉积、光刻、蚀刻和清洗等步骤。
掺杂是向半导体材料中引入掺杂剂，改变其电学性质；沉积是在晶圆表面形成薄膜，用于制造电极、介质等结构；光刻是利用光刻胶和光掩模，将特定图形投射到晶圆上；蚀刻是将晶圆表面的材料溶解或腐蚀，形成所需的结构；清洗是去除加工过程中产生的残留物和污染物。
3. 封装测试封装是将制造好的芯片封装到塑料或陶瓷封装体中，以保护芯片并提供电气连接。
封装工艺主要包括粘接、引线焊接和封装胶固化等步骤。
测试则是对封装好的芯片进行功能和可靠性测试，以确保芯片符合设计要求。
四、常见工艺技术1. CMOS工艺CMOS（Complementary Metal-Oxide-Semiconductor）工艺是目前集成电路制造中最常用的工艺之一。
它采用p型和n型MOSFET互补工作的原理，具有低功耗、低噪声和高集成度的特点，适用于各种应用场景。
2. BJT工艺BJT（Bipolar Junction Transistor）工艺是一种双极型晶体管工艺，适用于高频和高功率应用。
半导体-大规模集成电路工艺流程(精)半导体工艺是制造集成电路的过程。
集成电路是由许多晶体管、电容器、电阻等元件组成的电子电路系统。
集成电路的制造需要经过一系列的工艺过程。
在本文中，我们将介绍大规模集成电路的制造工艺流程。
半导体工艺简介半导体制造工艺分为半导体材料生长、晶圆制备、光刻、蚀刻、沉积、清洗、测试等多个流程。
每个工艺流程都有不同的方法和技术。
半导体是一类电导率介于导体（金属）和绝缘体之间的材料。
在半导体中，当加上电场或加热时，电子就能从电子价带跃迁到空穴价带，并形成电流。
这样的材料有硅(Si)、锗(Ge)、砷化镓(GaAs)等等。
大规模集成电路工艺流程大规模集成电路是由数百万个晶体管、电容器、电阻等元件组成的电路。
在大规模集成电路的制造过程中，大家都会遵循下面这个工艺流程。
晶圆制备晶圆制备是大规模集成电路制造的第一步。
晶圆是半导体材料生长的产物，它们通常由硅(Si)、锗(Ge)、石英等材料制成。
在晶圆制备过程中，首先需要生长一个单晶材料，这可以通过以下两种方法实现：CVD生长法此方法的原理是利用气相反应过程，将气体中的材料（如氯硅烷SiCl4、氯气Cl2）分解，生成单晶硅。
这种方法的优点是能够高效且大规模地生长单晶材料，且可以以低成本制备量生产高质量的晶圆。
CZ法此方法是将高纯度的多晶硅(Si)置于沃尔夫拉姆棒（Tungsten electrode）中，借助热电流电流加热并慢慢拉伸，使得多晶硅逐渐溶解，沉淀成为单晶硅。
这个方法对单晶硅的杂质限制要比CVD法少得多，但晶体生长速度较慢。
光刻和蚀刻光刻和蚀刻是制造晶片的核心工艺。
这一步骤通常是在一个称为掩膜层上完成的，其中包含了一个所需电路的图案。
这个步骤可以通过以下两个步骤的组合来完成。
光刻光刻是将所需的信号电路或功能模块转移到晶片上的过程。
它可以通过将光线通过模板或掩膜光刻到光刻胶层上来实现。
一旦完成了光刻胶层的曝光，就可以模仿模板或掩膜的图案进行开发。
半导体的工艺流程
《半导体工艺流程》
半导体工艺流程是指将半导体材料如硅晶片等通过一系列工艺步骤加工成用于电子器件制造的半导体元件的过程。
这些元件包括集成电路、太阳能电池、光电器件等。
半导体工艺流程经历了多个步骤和加工工序，每一个步骤都对最终的产品性能和质量产生着重要影响。
首先，在半导体工艺流程中，最重要的步骤之一是晶体生长。
通过将单晶硅棒放入高温熔融的硅溶液中，可以使硅片的结晶方向和材料纯度得到控制，从而获得高质量的硅晶片。
接下来是光刻工艺，即将光刻胶涂覆在硅片表面，然后利用光刻机将图案投射到硅片上。
随后，对光刻胶进行显影处理，将未曝光的部分去除，留下所需的图案。
接着是离子注入或扩散工艺，通过在硅片上注入或扩散特定的杂质，可以改变硅片的电学性质，例如控制电阻率和电子传导性能。
在半导体工艺流程的后续步骤中，需要进行蚀刻、金属沉积、退火处理等工序，以形成金属导线、金属化层和局部结构。
最后，通过切割和封装工艺，将硅片切割成多个芯片，然后封装成最终的半导体器件。
需要注意的是，随着半导体技术的不断发展，半导体工艺流程
也在不断创新和改进，以满足新型器件的制造需求。
例如，晶片尺寸的不断缩小、新材料的应用、三维集成等都对工艺流程提出了更高的要求。
总的来说，半导体工艺流程是一个复杂的系统工程，需要多种工艺和技术的协同作用，才能保证最终产品的质量和性能。
随着科学技术的不断进步，相信半导体工艺流程将会不断优化和完善，为半导体产业的发展贡献更多的力量。
集成电路是一种微型化的电子器件，其制造过程需要经过多个复杂的工艺流程。
其中，氧化、光刻、掺杂和沉积是集成电路制造中的四大基本工艺。
首先，氧化工艺是在半导体片上形成一层绝缘层，以保护芯片内部的电路。
这一步骤通常使用氧气或水蒸气等氧化物来进行。
通过控制氧化层的厚度和质量，可以确保芯片的可靠性和稳定性。
其次，光刻工艺是将掩膜版上的图形转移到半导体晶片上的过程。
该工艺主要包括曝光、显影和刻蚀等步骤。
在曝光过程中，光线通过掩膜版照射到晶片表面，使光敏材料发生化学反应。
然后，显影剂将未曝光的部分溶解掉，留下所需的图案。
最后，刻蚀剂将多余的部分去除，得到所需的形状和尺寸。
第三，掺杂工艺是根据设计需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触电极等元件。
该工艺通常使用离子注入或扩散等方法来实现。
通过精确控制掺杂的深度和浓度，可以调整材料的电学性质，从而实现不同的功能。
最后，沉积工艺是在半导体片上形成一层薄膜的过程。
该工艺通常使用化学气相沉积(CVD)或物理气相沉积(PVD)等方法来实现。
通过控制沉积的条件和参数，可以得到具有不同结构和性质的薄膜材料。
这些薄膜材料可以用于连接电路、形成绝缘层等功能。
综上所述，氧化、光刻、掺杂和沉积是集成电路制造中的四大基本工艺。
这些工艺相互配合，共同构成了集成电路复杂的制造流程。
随着技术的不断进步和发展，这些工艺也在不断地改进和完善，为集成电路的发展提供了坚实的基础。
半导体集成电路设计流程1.需求分析在集成电路设计的初期阶段，需要与客户进行需求分析和交流，明确芯片的功能要求、性能指标、成本限制等。
根据需求，设计团队进行技术分析和可行性研究，为后续的设计提供指导。
2.架构设计在架构设计阶段，根据需求分析的结果，设计团队开始制定芯片的整体架构。
这个阶段关注的是芯片的模块划分、系统功能划分，选择合适的算法和架构体系以达到设计目标。
3.电路设计电路设计是将芯片的各个模块拆解为具体的电路，进行性能优化和电路设计。
包括输入输出电路、数字逻辑电路、模拟电路等的设计，需要考虑电源噪声、功耗、时序等因素。
4.物理设计在物理设计阶段，设计团队将电路设计转化为实际的物理版图。
这个过程包括库定义、版图规划、布线、时钟树设计等。
物理设计的目标是实现布局尽可能小、电气特性良好、满足性能要求的版图。
5.可靠性分析在设计完成后，需要进行可靠性分析，包括温度分析、电压分析、时钟周期分析等。
通过这些分析，保证芯片能够在不同工作条件下正常工作，并且能够应对外部干扰和电磁干扰。
6.仿真验证设计完成后，需要进行各个模块和整个芯片的仿真验证。
通过使用设计工具进行时序仿真、功能验证、稳定性分析等，保证芯片的设计是符合设计需求的。
7.样片制造当设计和仿真验证完成后，需要进行样片的制造。
设计团队将设计好的版图提交给工厂进行芯片制造，经过一系列的工艺步骤，制备出初版样片。
8.功能验证与调试获得样片后，需要进行功能验证与调试。
通过将样片安装在测试环境中，根据设计需求测试芯片的各项功能和性能指标是否符合要求。
如果出现问题，需要及时进行故障排查和修正。
9.优化与再设计在功能验证过程中，可能会出现性能不达标或需求变更的情况。
这时需要对芯片进行优化和再设计，以满足新的要求。
10.批量生产当样片通过验证，并且达到了设计要求后，可以进行批量生产。
设计团队将芯片制造的工艺过程传递给工厂，进行大规模的芯片生产。
11.售后支持和后期维护芯片投入市场后，需要提供售后支持和后期维护工作。
集成电路制造工艺流程晶体的生长晶体切片成wafer晶圆制作功能设计à模块设计à电路设计à版图设计à制作光罩工艺流程1) 表面清洗晶圆表面附着一层大约 2um 的 Al2O3 和甘油混合液保护之 , 在制作前必须进行化学刻蚀和表面清洗。
2) 初次氧化有热氧化法生成 SiO2 缓冲层，用来减小后续中 Si3N4 对晶圆的应力氧化技术干法氧化Si( 固 ) + O2 ＝ SiO2( 固 )湿法氧化Si( 固 ) +2H2O ＝SiO2( 固 ) + 2H2干法氧化通常用来形成，栅极二氧化硅膜，要求薄，界面能级和固定电荷密度低的薄膜。
干法氧化成膜速度慢于湿法。
湿法氧化通常用来形成作为器件隔离用的比较厚的二氧化硅膜。
当 SiO2 膜较薄时，膜厚与时间成正比。
SiO2 膜变厚时，膜厚与时间的平方根成正比。
因而，要形成较厚的 SiO2 膜，需要较长的氧化时间。
SiO2 膜形成的速度取决于经扩散穿过 SiO2 膜到达硅表面的 O2 及 OH 基等氧化剂的数量的多少。
湿法氧化时，因在于 OH 基在 SiO2 膜中的扩散系数比 O2 的大。
氧化反应， Si 表面向深层移动，距离为 SiO2 膜厚的 0.44 倍。
因此，不同厚度的 SiO2 膜，去除后的 Si 表面的深度也不同。
SiO2 膜为透明，通过光干涉来估计膜的厚度。
这种干涉色的周期约为 200nm ，如果预告知道是几次干涉，就能正确估计。
对其他的透明薄膜，如知道其折射率，也可用公式计算出(d SiO2) / (d ox) = (n ox) / (n SiO2) 。
SiO2 膜很薄时，看不到干涉色，但可利用 Si 的疏水性和 SiO2 的亲水性来判断 SiO2 膜是否存在。
也可用干涉膜计或椭圆仪等测出。
SiO2 和 Si 界面能级密度和固定电荷密度可由 MOS 二极管的电容特性求得。
(100) 面的 Si 的界面能级密度最低，约为 10E+10 -- 10E+11/cm – 2 .e V -1 数量级。
(100) 面时，氧化膜中固定电荷较多，固定电荷密度的大小成为左右阈值的主要因素。
3) CVD(Chemical Vapor deposition) 法沉积一层 Si3N4(Hot CVD 或 LPCVD) 。
1 常压 CVD (Normal Pressure CVD)NPCVD 为最简单的 CVD 法，使用于各种领域中。
其一般装置是由 (1) 输送反应气体至反应炉的载气体精密装置； (2) 使反应气体原料气化的反应气体气化室； (3) 反应炉； (4) 反应后的气体回收装置等所构成。
其中中心部分为反应炉，炉的形式可分为四个种类，这些装置中重点为如何将反应气体均匀送入，故需在反应气体的流动与基板位置上用心改进。
当为水平时，则基板倾斜；当为纵型时，着反应气体由中心吹出，且使基板夹具回转。
而汽缸型亦可同时收容多数基板且使夹具旋转。
为扩散炉型时，在基板的上游加有混和气体使成乱流的装置。
2 低压 CVD (Low Pressure CVD)此方法是以常压 CVD 为基本，欲改善膜厚与相对阻抗值及生产所创出的方法。
主要特征： (1) 由于反应室内压力减少至 10-1000Pa 而反应气体，载气体的平均自由行程及扩散常数变大，因此，基板上的膜厚及相对阻抗分布可大为改善。
反应气体的消耗亦可减少； (2) 反应室成扩散炉型，温度控制最为简便，且装置亦被简化，结果可大幅度改善其可靠性与处理能力 ( 因低气压下，基板容易均匀加热 ) ，因基可大量装荷而改善其生产性。
3 热 CVD (Hot CVD)/(thermal CVD)此方法生产性高，梯状敷层性佳 ( 不管多凹凸不平，深孔中的表面亦产生反应，及气体可到达表面而附着薄膜 ) 等，故用途极广。
膜生成原理，例如由挥发性金属卤化物 (MX) 及金属有机化合物 (MR) 等在高温中气相化学反应 ( 热分解，氢还原、氧化、替换反应等 ) 在基板上形成氮化物、氧化物、碳化物、硅化物、硼化物、高熔点金属、金属、半导体等薄膜方法。
因只在高温下反应故用途被限制，但由于其可用领域中，则可得致密高纯度物质膜，且附着强度极强，若用心控制，则可得安定薄膜即可轻易制得触须( 短纤维 ) 等，故其应用范围极广。
热 CVD 法也可分成常压和低压。
低压 CVD 适用于同时进行多片基片的处理，压力一般控制在 0.25-2.0Torr 之间。
作为栅电极的多晶硅通常利用 HCVD 法将 SiH4 或 Si2H 。
气体热分解（约 650 oC ）淀积而成。
采用选择氧化进行器件隔离时所使用的氮化硅薄膜也是用低压 CVD 法，利用氨和 SiH4 或 Si2H6 反应面生成的，作为层间绝缘的 SiO2 薄膜是用 SiH4 和 O2 在 400 --4500 oC 的温度下形成SiH4 + O2 –-SiO2 + 2H2或是用 Si(OC2H5)4 (TEOS: tetra – ethoxy – silanc ) 和 O2 在 750 oC 左右的高温下反应生成的，后者即采用 TEOS 形成的 SiO2 膜具有台阶侧面部被覆性能好的优点。
前者，在淀积的同时导入 PH3 气体，就形成磷硅玻璃（ PSG ：phosphor – silicate – glass ）再导入 B2H6 气体就形成 BPSG(borro – phosphor – silicate – glass) 膜。
这两种薄膜材料，高温下的流动性好，广泛用来作为表面平坦性好的层间绝缘膜。
4 电浆增强CVD (Plasma Enhanced CVD)NPCVD 法及 LPCVD 法等皆是被加热或高温的表面上产生化学反应而形成薄膜。
PECVD 是在常压 CVD 或 LPCVD 的反应空间中导入电浆 ( 等离子体 ) ，而使存在于空间中的气体被活化而可以在更低的温度下制成薄膜。
激发活性物及由电浆中低速电子与气体撞击而产生。
光CVD (Photo CVD)PECVD 使薄膜低温化，且又产生如 A-Si 般的半导体元件。
但由于薄膜制作中需考虑： (1) 在除去高温 (HCVD) 及 PECVD 时掺入元件中的各种缺陷 ( 如 PECVD 中带电粒子撞击而造成的损伤 ) ； (2) 不易制作的元件 ( 不纯物剖面 ) ，不希望在后面受到工程高温处理被破坏，因此希望可于低温中被覆薄膜。
PCVD 是解决这此问题的方法之一。
遇热分解时，因加热使一般分子的并进运动与内部自由度被激发( 激发了分解时不需要的自由度 ) ，相对的，在 PCVD 中，只直接激发分解必须的内部自由度，并提供活化物促使分解反应。
故可望在低温下制成几无损伤的薄膜且因光的聚焦及扫描可直接描绘细线或蚀刻。
5 MOCVD (Metal Organic CVD) 分子磊晶成长 (Molecular Beam Epitaxy)CVD 技术另一重要的应用为 MOCVD ，此技术与 MBE(Molecular Beam Epitaxy) 同为： (1) 成长极薄的结晶； (2) 做多层构造； (3) 多元混晶的组成控制； (4) 目标为化合物半导体的量产。
此有装置有下列特征： (1) 只需有一处加热，装置构造简单，量产装置容易设计； (2) 膜成长速度因气体流量而定，容易控制； (3) 成长结晶特性可由阀的开头与流量控制而定； (4) 氧化铝等绝缘物上可有磊晶成长； (5) 磊晶成长可有选择，不会被刻蚀。
相反地亦有： (1) 残留不纯物虽已改善，但其残留程度极高；(2) 更希望再进一步改良对结晶厚度的控制； (3) 所用反应气体中具有引火性、发水性，且毒性强的气体极多； (4) 原料价格昂贵等缺点。
多层布线间的层间绝缘膜的沉积，以及最后一道工序的芯片保护膜的沉积必须在低温下 (450 C 以下 ) 下进行，以免损伤铝布线。
等离子 CVD 法就是为此而发明的一种方法。
6 外延生长法 (LPE)外延生长法 (epitaxial growth) 能生长出和单晶衬底的原子排列同样的单晶薄膜。
在双极型集成电路中，为了将衬底和器件区域隔离 ( 电绝缘 ) ，在 P 型衬底上外延生长 N 型单晶硅层。
在 MOS 集成电路中也广泛使用外延生长法，以便容易地控制器件的尺寸，达到器件的精细化。
此时，用外延生长法外延一层杂质浓度低 ( 约 10 15 cm-3) 的供形成的单晶层、衬底则为高浓度的基片，以降低电阻，达到基极电位稳定的目的。
LPE 可以在平面或非平面衬底生长、能获得十分完善的结构。
LPE 可以进行掺杂，形成n- 和p- 型层，设备为通用外延生长设备，生长温度为300 oC-900 oC ，生长速率为0.2um-2um/min ，厚度 0.5um-100um ，外延层的外貌决定于结晶条件，并直接获得具有绒面结构表面外延层。
4) 涂敷光刻胶光刻制造过程中，往往需采用 20-30 道光刻工序，现在技术主要采有紫外线 ( 包括远紫外线 ) 为光源的光刻技术。
光刻工序包括翻版图形掩膜制造，硅基片表面光刻胶的涂敷、预烘、曝光、显影、后烘、腐蚀、以及光刻胶去除等工序。
(1) 光刻胶的涂敷在涂敷光刻胶之前，将洗净的基片表面涂上附着性增强剂或将基片放在惰性气体中进行热处理。
这样处理是为了增加光刻胶与基片间的粘附能力，防止显影时光刻胶图形的脱落以及防止湿法腐蚀时产生侧面腐蚀 (side etching) 。
光刻胶的涂敷是用转速和旋转时间可自由设定的甩胶机来进行的。
首先、用真空吸引法将基片吸在甩胶机的吸盘上，将具有一定粘度的光刻胶滴在基片的表面，然后以设定的转速和时间甩胶。
由于离心力的作用，光刻胶在基片表面均匀地展开，多余的光刻胶被甩掉，获得一定厚度的光刻胶膜，光刻胶的膜厚是由光刻胶的粘度和甩胶的转速来控制。
所谓光刻胶，是对光、电子束或 X 线等敏感，具有在显影液中溶解性的性质，同时具有耐腐蚀性的材料。
一般说来，正型胶的分辩率高，而负型胶具有高感光度以及和下层的粘接性能好等特点。
光刻工艺精细图形 ( 分辩率，清晰度 ) ，以及与其他层的图形有多高的位置吻合精度 ( 套刻精度 ) 来决定，因此有良好的光刻胶，还要有好的曝光系统。
(2) 预烘(pre bake)因为涂敷好的光刻胶中含有溶剂，所以要在 80C 左右的烘箱中在惰性气体环境下预烘 15-30 分钟，去除光刻胶中的溶剂。
(3) 曝光将高压水银灯的 g 线 (l=436 nm), i 线 (l=365nm) 通过掩模照射在光刻胶上，使光刻胶获得与掩模图形同样的感光图形。
根据曝光时掩模的光刻胶的位置关系，可分为接触式曝光、接近式曝光和投影曝光三种。
