用于数字频率合成器的nco实现与优化

应用于数字锁相环的NCO设计保玲;佘世刚;周毅;金玉琳【摘要】本文鉴于数字锁相环在实际应用中对信号频率的准确度和稳定度有较为严格的要求,设计一种应用于数字锁相环的数控振荡器（NCO,Number Controlled Oscillator）。

基于直接数字频率合成（DDS）技术,介绍NCO工作原理,基于FPGA实现NCO,关键是相位累加器与波形存储器两个模块的设计,并利用QUARTUS对设计结果进行编译仿真。

对NCO杂散信号进行频谱分析,并提出解决方法。

该设计有效抑制杂散,修改灵活,便于调试,在数字锁相环设计中可有广泛应用。

%Based on the high standard for veracity and stability of signal frequency applied in digital PLL,a kind of NCO（Number Controlled Oscillator） is designed applied in digital PLL.Based on DDS（Direct Digital Frequency Synthesizers）,the basic principle of NCO is introduced,NCO is realized based on FPGA.The key point is how to design phase accumulator and ROM,the design result is complied and simulated with applied software tool QUARTUS.The frequency spectrum of NCO is analyzed,and the resolve measure is given.This design can control spurious,modify conveniently,it has widely application in design of digital PLL.【期刊名称】《电子设计工程》【年(卷),期】2011(019)014【总页数】3页(P160-162)【关键词】NCO;DDS;杂散;FPGA【作者】保玲;佘世刚;周毅;金玉琳【作者单位】兰州空间技术物理研究所,甘肃兰州730000;兰州空间技术物理研究所,甘肃兰州730000;兰州空间技术物理研究所,甘肃兰州730000;兰州空间技术物理研究所,甘肃兰州730000【正文语种】中文【中图分类】TN802数字锁相环已在数字通信、无线电电子学及电力系统自动化等领域得到广泛应用。

DDS原理及仿真DDS（Direct Digital Synthesis）是一种基于数字信号处理（DSP）技术的频率合成技术。

其原理是通过数字方式生成一个精确的频率、相位可控的信号。

DDS技术在现代通信、雷达、无线电频率合成等领域得到广泛应用。

本文将就DDS的原理及仿真进行详细介绍。

DDS的工作原理主要包括数字频率控制器（NCO）、DDS核心、DAC等几个重要部分。

NCO是DDS的关键组件，它是一个数字寄存器，用于存储相位累加器的内容。

相位累加器是DDS核心的核心部件，用于生成一个连续的相位积累信号。

NCO中的数字寄存器不断递增，递增的步长为一个相位增量。

当寄存器值溢出时，相位累加器将重新计数。

通过改变相位增量的大小，可以实现不同频率的信号输出。

例如，如果相位增量为Δθ，则频率为f的信号输出的相位增量为Δθ=f/fs*2^N，其中fs为NCO时钟频率，N为寄存器位数。

因此，DDS可以以高精度、高稳定性地生成所需的频率信号。

DDS的核心部分是相位积累器和查找表（LUT）。

相位积累器通过累加相位增量，并通过查找表确定输出的幅度值。

查找表是一个存储了一个完整周期内的幅度值的表格。

通过对相位积累器进行递增操作，并通过查找表来获取对应相位的幅度值，DDS就可以精确地生成所需的信号。

DDS的精度主要取决于相位积累器的位数和查找表的大小，位数越大、查找表越大，频率的分辨率和精度就越高。

DDS的输出信号需要通过数字模拟转换器（DAC）转换为模拟信号，以便在实际电路和系统中使用。

DAC将DDS生成的数字信号转换为模拟信号，以用于驱动电路的输入。

DAC的分辨率和采样速率决定了DDS输出信号的精度和带宽。

DDS技术的仿真主要包括数模转换、相位累加器和查找表设计等方面。

首先，需要对相位累加器和查找表进行仿真验证。

可以通过调整相位增量，观察输出信号的频率变化情况，以验证DDS的频率控制精度。

同时，可以通过改变查找表的大小，来验证DDS的频率分辨率和波形稳定性。

背景知识：在实际的通信系统中，携带数字信息的信号通常是由某种类型的载波调制方式发送的，传送信号的带宽限制在以载波为中心的一个频段上，如双边带调制，或在邻近载波的频段上，如单边带调制。

无论何种调制方式，在发送端均需要一个高频载波将信息调制上去，以减小信号衰落，相干解调时在接收端也需要一个与发送端同频同相的高频载波将信息从高频上解调下来。

为了产生这个高频载波，在数字电路中是采用数控振荡器(NCO)，也称为直接数字频率合成器〔DDS)，它的输出频率和相位可以受人为控制，从而满足各种需要。

基本原理：下图为NCO的工作原理框图:数控振荡器一般由基准时钟(fclk)、相位字寄存器、相位累加器以及幅度/相位转换电路等部分组成。

在基准时钟的作用下，每一个时钟周期存贮在相位字寄存器里的值都由相位累加器进行累加，相位果加器的输出作为查找表的输人，从而得到相对应的幅度值。

根据奈奎斯特采样定律，输出信号的频率应小于基准时钟的1/2。

相位累加器输出(△Ф)的数值和系统的频率(fclk)决定了输出频率(fout),它门的关系如下:N是相位寄存器的位数，N值的大小决定了频率分辨率(fres )，有在这里假设，fclk=128MHz, N=32，可以计算出NCO的频率分辨率fres=0.0298Hz相位累加器是决定NCO电路性能的一个关键部分。

我们可以采用了Altera 的加法器宏功能模块形成一个32bit的累加器，它以流水线处理方式进行工作。

相位/幅度转换电路是NCO电路中的另一个关键部分，在设计中面临的主要问题就是资源的开销。

一般电路采用ROM结构，相位累加器的输出是一种数字式锯齿波，通过取它的若干位作为ROM的地址输人，而后通过查表和运算，ROM就能输出所需波形的量化数据。

在APEX器件中，ROM由EAB实现，ROM表的尺寸随着地址位数或数据位数的增加成指数递增关系，因此在满足信号性能的前提条件下，如何减少资源的开销就是一个重要的问题。

鉴相器输入参考频率计算鉴相器是一种用于测量参考频率的设备，它在电子领域中扮演着重要的角色。

参考频率是指在信号处理中作为时间基准或频率锁定的基础的频率。

一个准确可靠的参考频率对于保证各种电子设备的正常运行非常重要。

本文将介绍鉴相器输入参考频率的计算方法，以帮助读者更好地理解和应用这一技术。

首先，我们需要了解参考频率的概念和用途。

在电子设备中，很多功能的实现都依赖于时间的精确控制和频率的稳定性。

比如，在通信系统中，为了确保数据传输的准确性和稳定性，需要将发送信号与接收信号的频率同步。

此时，输入参考频率就是用来作为这种同步基准的。

在计算输入参考频率时，我们需要考虑多个因素。

第一步是确定所需的频率范围。

不同的应用场景会有不同的参考频率要求，比如无线电通信可能需要的参考频率范围是从几千赫兹到几千兆赫兹。

接下来，我们需要选择合适的参考源。

参考源可以是外部原子钟或者其他稳定的频率源。

根据需要，我们可以选择不同的参考源来满足不同精度和稳定性的要求。

接下来，我们需要计算输入参考频率的具体数值。

这里有两种常用的计算方法：一是使用数字频率合成器（NCO）来生成所需的参考频率，二是使用锁相环（PLL）来锁定参考频率。

使用NCO的计算方法相对简单，可以直接根据需要的参考频率设置NCO的输入参数。

而使用PLL的计算方法要复杂一些，需要考虑反馈回路的带宽、锁定范围等参数。

一般情况下，我们可以根据厂商提供的PLL设计工具来进行计算和配置。

最后，我们需要进行参考频率的验证和调整。

由于外部环境的变化和设备的老化等因素，参考频率可能会发生漂移。

为了确保系统的正常工作，我们需要定期进行参考频率的校准和调整。

一般来说，可以通过比较输入和输出信号的频率来进行校准。

如果有偏差的话，可以通过调整参考源或者PLL的参数来进行校正。

总结来说，鉴相器输入参考频率的计算是一项重要的技术，在电子设备中有着广泛的应用。

通过准确计算和合理配置参考频率，可以保证电子设备的稳定性和准确性，从而提高系统的性能和可靠性。

DDS信号源设计原理DDS（Direct Digital Synthesis，直接数字合成）是一种通过数字方式生成频率可调的信号的技术。

它主要由数字频率合成器（NCO）、数字控制的相位发生器和数字滤波器组成。

DDS信号源的设计原理涉及到数字信号处理、频率合成、相位发生和滤波等方面。

首先，DDS信号源的核心是数字频率合成器（NCO），它可以生成具有可调频率和可编程幅度的周期性信号。

NCO通过将一个参考时钟的频率分频得到一个相对稳定的时钟信号，并使用累加器来计算相位增量，然后通过查表的方式生成所需频率的正弦（或余弦）波形。

由于NCO的频率可以通过改变相位增量来实现，因此可以非常方便地实现频率的可编程性。

其次，DDS信号源在频率合成的过程中，利用相位发生器来实现频率可调。

相位发生器的作用是将相位增量乘以一个系数（在一定精度下实现乘法可以采用简化的移位和累加操作），得到每个时刻的相位值，并利用相位值查询三角函数表得到对应的幅度值。

通过改变相位增量和系数，可以实现对频率的精确控制。

此外，DDS信号源还采用数字滤波器来去除合成信号中的高频成分和噪声。

由于NCO合成的信号是采样间隔上是离散的，因此会引入非线性失真和混频等问题，这些问题都会导致合成信号中存在高频成分。

数字滤波器可以通过差分方程或频域滤波器的方式实现，将合成信号的频谱进行滤波，剔除不需要的高频成分和噪声。

总的来说，DDS信号源的设计原理可以归结为以下几个步骤：1）使用NCO生成参考时钟的分频时钟和相位增量；2）采用相位发生器将相位增量和系数相乘得到相位值；3）查表得到对应的幅度值；4）利用数字滤波器对合成信号进行滤波，去除高频成分和噪声；5）输出滤波后的合成信号。

DDS信号源具有以下优点：1）频率可调范围广；2）分辨率高，频率精度高；3）相位连续性好，相位精度高；4）幅度可编程；5）输出信号稳定性好；6）具有快速切换、变频和调制的能力等。

因此，在许多领域，例如无线通信、雷达测距、音频信号处理等方面都广泛应用了DDS信号源技术。

基于改进型CORDIC算法的数控振荡器的设计摘要：数字式频率合成器广泛的应用于现代电子通信，电子对抗等重要的军事领域。

作为直接数字式频率合成技术的核心部分数控振荡器的研究，就有十分必要的意义和价值。

本论文在传统的数控振荡器（numericcontroloscillator，简称nco）的基础上，采用改进的计算机坐标旋转（coordinaterotationdigitalcomputer，简称cordic）算法，设计的nco硬核进行验证，最后生成一个0.8*0.8mm2的硬核。

关键词：cordic；数控振荡器；频率中图分类号：tn752 文献标识码：a 文章编号：1674-7712 （2013）08-0000-02频率合成技术是指将一个高密度和高精度的标准频率经过加，减，乘，除的四则运算，产生同样稳定度和精确度的大量离散频率的技术。

根据其原理组成的设备或者仪器成为频率合成器。

数控振荡器（nco）是一种全新的频率发生器的核心部分。

nco的目标是产生一个频率可变的正弦波或者是余弦波样本。

一、数控振荡器（nco）原理nco的基本结构是一个相位累加器和一个相/幅转换器。

nco的相位地址累加器根据参考时钟fclk对m位频率字进行累加，将累加的结果作为相/幅转换器中的输入，相/幅转换器的输出即为正弦值或余弦值。

每来一个时钟脉冲fclk，n位累加器将m位频率控制数据与相位寄存器输出的累加相位数据相加，相加后的结果送至相位寄存器的输入端。

相位寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到累加器的输入端，以使累加器在下一时钟的作用下继续与频率控制数据m相加；另一方面将这个值作为相/幅转换器的控制信号，进行加减和移位运算，输出相应的波形数据。

累加器在基准时钟的作用下进行线性相位累加，相位累加器加满时产生一次溢出，完成一个周期，这个周期也就是nco信号的频率周期。

只要改变频率控制字fcw，字长n，和时钟频率fclk，就可以改变输出频率和频率分辨率。

DDS信号发生器设计DDS（Direct Digital Synthesis，直接数字合成）信号发生器是一种利用数字技术生成的高精度、高稳定度的周期性信号的设备。

它被广泛应用在电子测试、通信、雷达等领域。

首先是数字频率合成器（NCO），它是DDS信号发生器的核心部件。

NCO的主要任务是根据输入的控制参数（如频率、相位、振幅等），生成相应的数字信号序列。

在DDS信号发生器中，通常采用三角函数公式来生成幅度为1的正弦波或余弦波。

为了提高频率精度，NCO的输入通常由一个高精度的时钟和一个相位累加器组成。

相位累加器根据时钟信号进行累加，并通过查表方式生成相应的输出信号。

第二个重要模块是数字控制模块（DCM）。

DCM主要用于控制DDS信号发生器的频率、相位和振幅等参数。

用户可以通过控制接口输入相应的参数值，DCM会将这些参数值与NCO的输出信号进行运算，并控制相位累加器的速度和方向，从而实现对输出信号的控制。

此外，DCM还可以通过锁相环（PLL）技术来提高输出信号的稳定性和精度。

第三个模块是数字模拟转换器（DAC），它主要负责将数字信号转换为模拟信号。

DDS信号发生器中的DAC要求具有高速、高分辨率和低失真的特点，以保证输出信号的质量。

目前，比较常见的DAC有多比特模数转换器和多片并联数字到模数转换器。

在设计中，需要根据具体应用来选择合适的DAC。

最后是低通滤波器（LPF），其主要作用是滤除DAC输出信号中的高频噪声和杂散成分，保证输出信号的纯净度。

LPF通常采用RC滤波电路或者数字滤波器来实现，其中数字滤波器可以根据需求进行设计，具有灵活性和可调性。

在DDS信号发生器设计中，还有一些其他的关键问题需要考虑。

例如，时钟源的选择和稳定性、电源和地线的布局、抗干扰能力等。

此外，DDS信号发生器的接口设计也非常重要，它可以通过数字接口、模拟接口、触发接口等与外部设备进行连接和控制。

总之，DDS信号发生器设计需要综合考虑多个方面的因素，如精度、稳定性、抗干扰能力、易用性等。

基于DSP的软件锁相环的实现软件锁相环（Software-Defined Phase-Locked Loop，简称软件锁相环，简写为SDPLL）是一种基于数字信号处理（Digital Signal Processing，简称DSP）的锁相环控制算法。

它通过使用数字信号处理器来执行各种计算和调整，实现了锁相环的全部功能。

锁相环（Phase-Locked Loop，简称PLL）是一种闭环控制系统，用于将输入信号的频率和相位与参考信号保持同步。

传统的锁相环通常使用模拟电路来实现，而软件锁相环则通过数字信号处理器中的算法和计算来实现。

软件锁相环的实现步骤如下：1.采样输入信号：软件锁相环首先需要采样输入信号，通常使用高速模数转换器（ADC）将连续的模拟信号转换为离散的数字信号。

2.数字信号处理：采样得到的数字信号经过数字信号处理器进行各种运算和处理。

首先，对信号进行滤波，以去除不需要的频率成分。

然后，进行频率和相位的测量。

这可以通过计算信号的快速傅里叶变换（FFT）来实现。

另外，还可以使用相关函数或自相关函数来测量相位。

3.锁相环控制：基于测量得到的频率和相位信息，软件锁相环通过控制数字信号处理器内部的参数来调整输出信号的频率和相位，使其与参考信号同步。

控制算法通常包括PID控制等经典控制方法，以及其他更复杂的先进算法，如模糊逻辑控制、神经网络控制等。

4.输出信号生成：根据锁相环控制算法的计算结果，软件锁相环生成调整后的输出信号。

通常，使用数字信号处理器内部的数字频率合成器（NCO）来生成所需的频率和相位。

软件锁相环具有以下优点：1.灵活性：软件锁相环可以根据不同的需求进行定制，可以实现更复杂和灵活的控制算法，适应不同的应用场景。

2.可编程性：软件锁相环的算法和参数可以通过编程进行调整和改变，不需要修改硬件电路，提高了系统的可调性和可维护性。

3.数字精度：软件锁相环的计算和控制都是基于数字信号处理器进行的，具有很高的计算精度和稳定性。