直接数字频率合成的优缺点

ωm, n称为组合频率；m和n的绝对值称为组合
频率分量的阶。
成都信息工程学院电子工程学院
频率合成技术
第四章 单端口网络和多端口网络
37
若频率合成器通过混频器取差频输出， 即ωout=ω1-ω2， 也就是m=1， n=-1，那么 m和n的其他取值均为干扰频率，高阶的干扰 频率的信号很弱，但是低阶的干扰频率信号 必须要加以考虑。
成都信息工程学院电子工程学院
频率合成技术
第四章 单端口网络和多端口网络
5
f n −1 + f n +
( Δf 0−9 )n−1 ( Δf 0−9 )n
10
n−2
+
10n −1
成都信息工程学院电子工程学院
频率合成技术
第四章 单端口网络和多端口网络
6
由n个石英晶体振荡器和混频器以及滤波器构成，每 一个石英晶体振荡器的输出频率为
第四章 单端口网络和多端口网络
10
若设置(Δf0) 1=(Δf0)2=(Δf0)3=0 MHz，则最小 输出频率为
(Δf 0 ) 2 (Δf 0 )3 f out = f1 + f 2 + f 3 + (Δf 0 )1 + + 2 10 10 = 47.0 + 6.0 + 5.0 ＝58.0 MHz
成都信息工程学院电子工程学院
频率合成技术
第四章 单端口网络和多端口网络
11
若设置(Δf9) 1=(Δf9) 2=(Δf9)3=0.9 MHz， 则最大输出频率为
(Δf 9 ) 2 (Δf 9 )3 f out = f1 + f 2 + f 3 + (Δf 9 )1 + + 2 10 10 = 47.9 + 6.09 + 5.009 ＝58.999 MHz

相位/幅度变换装置 图3-11 相位 幅度变换装置 假设DAC的输入幅度码是四位，则它的输出幅度与输 的输入幅度码是四位， 假设 的输入幅度码是四位 入幅度码之间的关系是按线性变化的，如表 所示 所示。 入幅度码之间的关系是按线性变化的，如表3-1所示。
表 3-1
二进制幅度码 0000 0001 0010 0011 0100 0101 0110 0111 十进制幅度 0.0000 0.0625 0.1250 0.1875 0.2500 0.3125 0.3750 0.4375 二进制幅度码 1000 1001 1010 1011 1100 1101 1110 1111 十进制幅度 0.5000 0.5265 0.6250 0.6875 0.7500 0.8125 0.8750 0.9375
若频率控制字 K = A4A3A2A1 = 0010，则在时钟脉冲作 ， 用下， 用下，累加器输出的相位码依次是 0000→0010→0100→0110→ … →1110→0000，只需 个时钟 ，只需8个时钟 脉冲累加器输出相位码即可完成一次循环。 脉冲累加器输出相位码即可完成一次循环。可见频率控制字 加大一倍，累加器的增长速率随之加大一倍， 加大一倍，累加器的增长速率随之加大一倍，输出信号频率 也就加大一倍。 也就加大一倍。
直接数字式频率合成（ 直接数字式频率合成（ DDS ）
随着技术和器件水平的提高， 随着技术和器件水平的提高，称之为直接数字 式频率合成器（ 式频率合成器（DDS）的新的频率合成技术得到飞 ） 速的发展。 在相对带宽、频率转换时间、 速的发展。 DDS 在相对带宽、频率转换时间、相 位连续性、正交输出、高分辨力以及集成化等等一 位连续性、正交输出、 系列指标方面， 系列指标方面，已远远超过了传统频率合成器所能 达到的水平，完成了频率合成技术的又一次飞跃。 达到的水平，完成了频率合成技术的又一次飞跃。 DDS 与传统的 DS 和 IS 一起构成了现代频率合成 技术体系，将频率合成技术推向了一个新阶段。 技术体系，将频率合成技术推向了一个新阶段。

直接数字频率合成的优缺点直接数字频率合成（Direct Digital Frequency Synthesis，DDFS）是一种通过数字信号处理技术生成高频信号的方法。

DDFS 可以用于各种应用，包括实验室测试、通讯和雷达系统等。

本文将讨论 DDFS 的优缺点。

优点稳定性DDFS 系统中只能从数字源获得频率，所以频率精度非常高。

DDFS 的准确性可以通过采用高质量的晶体振荡器和时钟同步技术来进一步提高。

此外，由于数字元件的稳定性，DDFS 的频率是非常稳定的。

灵活性DDFS 提供了比传统频率合成器更高的灵活性。

传统频率合成器需要使用不同的电路元件来生成不同的频率。

而 DDFS 只需要更改一个寄存器的值就可以改变输出的频率。

这使得 DDFS 可以快速地切换到所需的频率。

精度DDFS 提供比传统频率合成器更高的频率精度。

通过使用高质量的时钟和数字信号处理技术，DDFS 可以实现更准确的频率合成。

这对于许多应用非常重要，特别是在需要极高精度的测量中。

缺点失真DDFS 的一个主要问题是可能造成频率和幅度失真。

失真主要由于 DDS 中非线性项的存在，所以如果 DDS 的输入信号过大或一些不必要的转换发生，则可能会引起失真。

算法复杂性DDFS 的另一个缺点是算法的复杂性。

DDS需要执行许多乘法，幅度控制和相位控制等方面的处理。

算法处理需要大量的计算资源和存储器，并且在高频率合成模式下需要很高的速度。

噪声DDFS 可能会产生高质量的频率，但其输出信号中可能会存在一些噪声。

这是因为数字钳位器是离散的，在连续函数之间插入折线。

这种折线可能会导致噪声。

结论总体而言，DDFS 是非常有用的高精度频率合成技术。

它提供比传统模拟技术更高的稳定性、精度和灵活性。

然而，如此高度的精细度和稳定性需要更多的计算资源和存储器，并且需要处理单元更加复杂。

此外，当噪声存在时，可能需要额外的滤波和缓冲来获得可接受的输出信号质量。

传统的频率合成器与 DDFS 之间相互竞争，这取决于应用程序和准确度要求。

直接数字频率合成器原理直接数字频率合成器（Direct Digital Frequency Synthesizer，简称DDFS）是一种用于产生高精度、稳定的频率信号的电子设备。

它通过数字电路实现频率的直接合成，可以产生任意频率的信号，并且具有快速调谐、高精度以及低相位噪声等优点。

本文将介绍DDFS的工作原理及其在实际应用中的重要性。

一、工作原理DDFS的核心组成部分是相位累加器（Phase Accumulator）、频率控制字（Frequency Control Word）和查表器（Look-up Table）。

相位累加器通过不断累加频率控制字的值，从而产生一个随时间线性增加的相位值。

查表器中存储了正弦波的采样值，通过查表器可以根据相位值得到对应的正弦波样本。

最后，通过数模转换器将数字信号转换为模拟信号输出。

具体来说，DDFS的工作原理如下：1. 频率控制字：频率控制字是一个二进制数，用于控制相位累加器的累加速度。

频率控制字的大小决定了相位累加器每个时钟周期累加的值，从而决定了输出信号的频率。

2. 相位累加器：相位累加器是一个寄存器，用于存储当前的相位值。

相位累加器的值会在每个时钟周期根据频率控制字的大小进行累加。

相位累加器的位数决定了相位的分辨率，位数越多，相位分辨率越高，输出信号的频率分辨率也越高。

3. 查表器：查表器中存储了一个周期内的正弦波样本值（或余弦波样本值），通过查表器可以根据相位累加器的值得到对应的正弦波样本值。

4. 数模转换器：数模转换器将数字信号转换为模拟信号输出。

通常使用的是高速数模转换器，能够将数字信号以高速率转换为模拟信号输出。

二、应用领域DDFS在许多领域中都有广泛的应用，其中包括通信、雷达、测量、音频处理等。

1. 通信领域：在通信系统中，DDFS被广泛应用于频率合成器、频率调制器和频率解调器等模块中。

通过DDFS可以快速、精确地合成所需的信号频率，实现高速数据传输和频谱分析等功能。

直接数字频率合成芯片-概述说明以及解释1.引言1.1 概述在概述部分，我们将介绍直接数字频率合成芯片的基本概念和作用。

直接数字频率合成芯片（Direct Digital Frequency Synthesizer，DDS）是一种用于产生不同频率信号的集成电路。

基于数字信号处理技术，DDS 芯片可以精确地生成各种频率和相位的信号。

相较于传统的模拟频率合成方法，DDS芯片具有更高的稳定性、精度和灵活性。

DDS芯片的工作原理基于数学算法和数字信号处理技术。

通过将数字信息转换为模拟信号输出，DDS芯片可以产生具有精确频率和相位的信号波形。

其核心部件包括相位积累器、数字控制振荡器和数模转换器。

相位积累器负责积累相位信息，数字控制振荡器则通过控制相位积累器的速率来实现不同频率信号的生成。

最后，数模转换器将数字信号转换为模拟信号输出。

直接数字频率合成芯片具有广泛的应用领域。

在通信系统中，DDS芯片被广泛应用于频率合成器、频率调制器、信号发生器等设备中。

其高精度和频率可调性使其成为无线通信、雷达、医学成像以及科学研究等领域的重要组成部分。

此外，DDS芯片还可以用于频率跟踪和频率锁定的系统中，提供更好的稳定性和精度。

总而言之，直接数字频率合成芯片通过数字信号处理技术实现高稳定性、精确性和灵活性的频率合成。

它在通信系统、科学研究和医学成像等领域具有广泛的应用前景。

随着科技的不断进步，我们可以期待直接数字频率合成芯片在未来的发展中发挥更重要的作用。

1.2 文章结构本文的结构主要分为引言、正文和结论三个部分。

在引言部分，我们将概述直接数字频率合成芯片，解释其基本原理和应用领域，并阐述本文的目的。

接着，在正文部分，首先我们将详细介绍直接数字频率合成芯片的原理，包括其工作原理、数字信号处理流程以及关键技术。

其次，我们将探讨直接数字频率合成芯片的应用领域，包括通信、雷达、电子音乐等方面，并论述其在各个领域中的优势和局限性。

最后，在结论部分，我们将总结直接数字频率合成芯片的优势，包括其高精度、灵活性强以及节省硬件开销等方面，并展望其未来的发展方向，包括对数字信号处理算法的优化、功耗降低以及更广泛的应用领域等方面的潜力。

Solid-State Circuits, IEEE Journal of,2010,45(5):944-954.
[4]Laemmle, B. , Wagner, C. , Knapp, H. , Jaeger, H. , Maurer, L. ,Weigel, R.A Differential Pair-Based Direct Digital Synthesizer MMIC With 16.8-GHz Clock and 488-mW Power Consumption[J].Microwave Theory and Techniques, IEEE Transactions on,2010,58(5):1375-1383.
上图为幅度调制的基本方法，该方法的主旨是采用了改良过的相位加抖的PDDS，通过这个PDDS来产生两个具有相同频率但相位d(t)却不同的信号，数据流的信息s(t)被编码到d(t)中，接着通过两个电阻器两个1位的信号在模拟网络中相加即得到AM调制信号，数据编码的模式是d(t)=2*acrcos(s(t/2))
直接数字频率合成技术综述报告
摘要：频率源是现代电子设备的重要组成部分，对系统功能有着举足轻重的作用，而直接数字频率合成技术（directdigital synthesis techno理等，以及DDS技术在国内外的实例等。
背景：频率合成是现代电子系统的心脏，是影响电子系统的关键因素之一，广泛用于通信，导航，电子战，遥控遥测，仪器仪表等行业中[2]。在诸多频率合成技术中，直接数字频率合成技术将在下一代雷达与通信系统中发挥至关重要的作用，雷达系统的不断发展使频率合成器产生了对低功耗，高输出频率，良好的频率分辨率，快速的信道切换和良好的调制功能等一系列性能指标产生了越来越高的要求，而DDS合成器表现出的优秀性能相较于其他频率合成器很难被取代。

DDS直接数字频率合成技术
2, 采用分立IC电路系统实现,一般有CPU, RAM, ROM, D/A, CPLD, 模拟滤波器等组成
3, CPLD,FPGA实现
•用QuartusII采用原理图输入来完成顶层设计。 •相位累加器调用lmp_add_sub加减法器或用HDL实现 •波形存储器（ROM）通过调用lpm_rom元件实现，其LPM_FILE 的值*.mif是一个存放波形幅值的文件。注意，利用波形幅值的奇、 偶对称特性，最多可以节省3/4的资源。 •频率控制字与频率之间的转换可以调用乘除法模块实现 •波形存储器设计主要考虑的问题是其容量的大小，这是非常可观 的。
超宽的相对宽带
超高的捷变速率（可实现跳频）
超细的分辨率
相位的连续性
输出波形灵活
可编程全数字化
杂散来源主要有：相位累加器相位舍位误差 造成的杂散；幅度量化误差（由存储器有限
字长引起）造成的杂散和DAC非理想特性造
但存在杂散大的缺点 成的杂散。
频率上限目前还只能达到数百兆
（主要是受DAC速度的限制）
DDS直接数字频率合成技术
DDS直接数字频率合成技术
设相位累加器的位宽为N, Sin表的大小为2p，累加器的 高P位用于寻址Sin表.
时钟频率为fc, 若累加器按步进M累加直至溢出，称M 为频率控制字。
高P位作为地址
ROM
······
波形数据 累加
频率控制字M
DDS直接数字频率合成技术
▪相位累加器
DDS系统的核心是相位累加器，它 由一个加法器和一个相位寄存器组成； 每来一个时钟，相位寄存器以步长增 加，相位寄存器的输出与频率控制字 (M)相加，然后输入到正弦查询表地址 上。

DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。

时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM 的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。

DDS有如下优点：⑴频率分辨率高，输出频点多，可达个频点(N为相位累加器位数)；⑵频率切换速度快，可达us量级；⑶频率切换时相位连续；⑷可以输出宽带正交信号；⑸输出相位噪声低，对参考频率源的相位噪声有改善作用；⑹可以产生任意波形；⑺全数字化实现，便于集成，体积小，重量轻，因此八十年代以来各国都在研制和发展各自的DDS产品，如美国QUALCOMM公司的Q2334，Q2220；STANFORD公司的STEL-1175，STEL-1180；AD公司的AD7008，AD9850，AD9854等。

这些DDS芯片的时钟频率从几十兆赫兹到几百兆赫兹不等，芯片从一般功能到集成有D/A转换器和正交调制器。

DDS频率合成的具体原理！！频率合成器是现代电子系统的重要组成部分,在通信、雷达、电子对抗、导航、广播电视、遥测遥控、仪器仪表等许多领域中被广泛应用。

例如,在雷达设备中,他为发射机的调制器提供载频信号,也为接收机的混频器提供本振信号；在测试仪器中,他可单独作为标准信号源。

随着电子技术的不断发展,各类电子系统对频率合成器的要求越来越高,对相位噪声、频率转换时间、频率分辨力、相对工作带宽、体积及功耗等多种指标提出了更高的要求。

所以在研制频率合成源时,应根据具体应用和要求选择适当的方案,以满足系统设计指标要求。

直接频率合成（DDS）技术因有突出的特点，如输出波形灵活且相位连续（这是其最大优势）、频率稳定度高、输出频率分辨率高、频率转换速度快、输出相位噪声低、集成度高、功耗低、体积小等，使其在频率合成源技术中被广泛应用，但DDS合成频率比较低且输出频谱杂散较大，又限制了其应用。

/dzdgdq/jsqy/40028.shtml/view/229432.htm?fr=ala0_1/view/38405.htm?fr=ala0_1_1直接数字式频率合成器DDS2010-04-25 18:06直接数字频率合成技术（Direct DigitalFrequencySynthesis，即DDFS，一般简称DDS）是从相位概念出发直接合成所需波形的一种新的频率合成技术。

DDS的工作原理是以数控振荡器的方式，产生频率、相位可控制的正弦波（SineWave）。

电路一般包括基准时钟、频率累加器、相位累加器、幅度／相位转换电路、D／A转换器和低通滤波器（LPF）。

其中，频率累加器对输入信号进行累加运算，产生频率控制数据（Frequency Data或相位步进量Phase Increment）。

相位累加器由N位全加器和N位累加寄存器级联而成，对代表频率的二进制码进行累加运算，是典型的反馈电路，产生累加结果Y。

幅度／相位转换电路实质是一个波形存储器（WaveformMemory），以供查表使用。

读出的数据送入D／A转换器和低通滤波器。

具体工作过程如下：每来一个时钟脉冲Fclk，N位加法器将频率控制数据X与累加寄存器输出的累加相位数据相加，把相加后的结果Y送至累加寄存器的输入端。

累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据X相加；另一方面，将这个值作为取样地址值送入幅度／相位转换电路（即波形存储器），幅度／相位转换电路根据这个地址值输出相应的波形数据。

最后，经数／模转换（D／AConverter）和低通滤波器（LowPass Filter）将波形数据转换成所需要的模拟波形。

相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器累加满量时就会产生一次溢出，这样就完成了一个周期，这个周期也就是DDS合成信号的一个频率周期。

1. 直接数字频率合成器DDS直接数字频率合成器DDS 是Direct Digital Synthesizer 的缩写，它是通信系统中常用到的部件。

用DDS 还可以作为很有用的信号源，与模拟式的频率锁相环PLL 相比，它有许多优点，其中以下两条最为突出：（1） 频率切换迅速由于不存在滤波环路，所以可以在极短的时钟周期内改变频率。

（2） 频率稳定度高由于采用了晶体振荡器作为时钟源，因此极高的频率稳定度。

2. 数字式波形生成的基础知识存储器与波形数据 如果一个存储器有n 条地址线，则这个存储器的存储空间为2n。

存储器中数据与波形的关系如图1所示。

假设在2n个存储单元内存放了一个周期的正弦波数据，则每个单元内的数据就表示正弦值的大小，这种存储器称为波形数据存储器。

图1表明了存储单元与正弦波形的对应关系。

如果重复地从0~2n -1单元读出波形数据存储器中的数据，在波形存储器的输出端就会得到周期的正弦序列；如果将周期的正弦序列输入到D/A 转换器，则会在D/A 转换器的输出端得到连续的正弦电压。

输出的正弦序列（或连续的正弦电压）的周期是由什么决定呢？它是由读出数据的时钟频率决定的。

如图2所示，设CLK 为加于波形存储器的时钟，该时钟的周期为T0，则其频率为fclk=1/T0。

显然，时钟频率越高，读取波形存储器内一个周期的数据所用的时间就越短，因而从D/A 转换器得到的正弦信号的频率就越高。

波形发生器的系统组成如图3所示为波形发生器的系统组成，其中，时钟fclk 加于二进制计数器，生成波形数据存储器所需的地址信号，地址信号的产生频率正比于时钟频率。

计数器的输出在0~2n -1之间周而复始地变化，从而使波形存储器输出周期的正弦序列，D/A 转换器则输出连续的模拟正弦电压波形。

图4所示给出了一周期的正弦波形与时钟周期的关系。

从图中可以得到fclk/f=2n ，这样一个重要关图1 存储器中的数据与波形的关系T0=1/fclk图2 时序逻辑电路的时钟形 图3 波形发生器的系统组成系。

4、 AD9851的应用举例 解：当外部参考时钟频率为30MHz的情况 下,如果要满足以下几种技术要求: (1)6倍参考时钟倍乘器工作； (2)相位置于11.25°； (3)选择power2up模式； (4)输出信号频率为10M Hz。
(8)相位可调，可接收来自单片机的5位相位控制字。
2 AD9851引脚功能
AD9851为28引脚表帖元件,其引脚 排列如下所示。
D0～D7，8位数据输入口，可给内部寄存 器装入40位控制数据。 PGND，6倍参考时钟倍乘器地。 PVCC，6倍参考时钟倍乘器电源。 W-CL K，字装入信号,上升沿有效。 FQ-UD，频率更新控制信号,时钟上升沿确 认输入数据有效。
fo=fc*K/2N
当K=1时，DDS为最小频率输出，则DDS的最小频率分 辨率可达：
Δf= fc*1/2N
四、DDS芯片9851功能介绍
1、AD9851主要特性如下：
(1)单电源工作(+2.7～+5.25V)；
(2)工作温度范围-45～85℃； (3)低功耗,在180M Hz系统时钟下,功率为555mW。电源设置有
3.1基于FPGA正弦信号发生器
采用计数的方法产生地址信号，波形存 储器根据地址信号将数据读出，然后经过D/A 转换和滤波器将数字量转换为模拟信号；而 且还可以通过改变计数器的参数，改变地址 信号，实现频率连续可调。
基准时钟 （频率f）
计数（地 址发生器）
正弦波数据存 储ROM
D/A转换
滤波器
3.2直接数字频率合成（DDS）技术及应用
DDS的数学模型可归结为；在每一个时钟周期2兀内， 频率控制字K(FrequencyControlWords)与N比特相位累加器 累加一次，并同时对2N取模运算，得到的和(以N位二进制数 表示)作为相位值，以二进制代码的形式去查询正弦函数表 ROM，将相位信息转变成相应的数字量化正弦幅度值， ROM输出的数字正弦波序列再经数模转换器转变为阶梯模 拟信号，最后通过低通滤波器平滑后得到一个纯净的正弦模 拟信号。当DDS中的相位累加器计数大于2N时，累加器自动 溢出最高位，保留后面的N比特数字于累加器中，即相当于 做模余运算。可以看出:该相位累加器平均每2N /K个时钟周 期溢出一次。可见K和时钟频率f共同决定着DDS输出信号f 的频率值，它们之间的关系满足。

天津师范大学本科毕业论文（设计）题目：基于FPGA的直接数字频率合成器的设计学院：计算机与信息工程学院学生姓名：金宝学号：04509150专业：信息工程年级：2004级完成日期：2008年5月指导教师：李骊基于FPGA的直接数字频率合成器的设计摘要：直接数字频率合成器(DDS)是一种以数字采样技术为基础，以相位累加器为主体的频率合成器。

DDS具有相位噪声低、频率分辨率高、频率转换时间短、工作频带宽线路简洁一系列的优点，是目前战术通信的主要技术基础之一。

本设计是利用FPGA芯片设计直接数字频率合成器，从而实现频率变化、相位变化和幅度变化。

首先对DDS的原理进行了详细讨论，然后通过各种方案的比较和论证，设计实现了基于FPGA的DDS。

设计中采用的是VHDL语言编程，并使用Quartus II软件仿真，通过硬件实现，设计简单，并经实践证明是可行的。

关键字：直接数字频率合成；现场可编程门阵列；硬件描述语言Design and Implementation of Direct Digital FrequencySynthesiZer Based on FPGAAbstract :DDS (Direct Digital Frequency Synthesizer) is a synthesizer which is based on the digital sampling technique and makes phasic accumulator as its principal part. DDS has a series of merits, including low phasic noise, high frequency resolution, short frequency circuitry. It is one of bases of critical technique on tactical communications.This paper designs DDS to implement the changes in frequency, phase and extent by FPGA chips. First of all, it discusses the principle of DDS in detail. Then its design implements DDS based on FPGA by comparing and demonstrating all kinds of schemes. This design is programmed in VHDL language and uses Quartus II as a emulator. The brief design is available after hardware implementation and practical certificate.Key words :Direct Digital Synthesis；FPGA；VHDL目录1 绪论............................................................... - 1 - 1.1 直接数字频率合成技术简介....................................... - 1 - 1.2. DDS的产生..................................................... - 1 - 1.3 直接数字频率合成技术概念....................................... -2 - 1.4 直接数字频率合成技术的工作特点................................. - 2 - 1.5 直接数字频率合成技术在军事通信中的应用......................... -3 - 1.6 课题背景....................................................... - 3 -1.7 课题内容....................................................... - 4 -2 总体方案设计....................................................... - 4 - 2.1 实现DDS的三种技术方案......................................... - 4 -2.1.1 采用高性能DDS单片电路的解决方案............................ - 5 -2.1.2 采用低频正弦波DDS单片电路的解决方案........................ - 6 -2.1.3 自行设计的基于FPGA芯片的解决方案........................... - 6 - 2.2 DDS工作原理.................................................... - 8 -2.2.1 直接频率合成器（DDS）的优缺点............................... - 9 -2.2.2 影响DDS合成技术应用的问题................................. - 11 -2.2.3 技术难点................................................... - 11 - 2.3 现场可编程技术................................................ - 11 -2.3.1 FPGA基本结构.............................................. - 13 -2.3.2 FPGA设计流程.............................................. - 13 -3 数字合成器(DDS)的实现............................................. - 15 - 3.1 VHDL语言简介.................................................. - 15 - 3.2 QuartusII软件简介............................................. - 17 - 3.3 直接数字合成器(DDS)方案的实现................................. - 19 -3.3.1 相位累加器................................................. - 19 -3.3.2 相位调制器................................................. - 21 -3.3.3 正弦查询表ROM ............................................. - 23 -3.3.4 数模转换器DAC ............................................. - 26 -3.3.5 合并——DDS顶层文件....................................... - 26 -4 直接频率合成器DDS的仿真与调试.................................... - 28 - 4.1 综合.......................................................... - 28 - 4.2 仿真.......................................................... - 28 - 4.3硬件实现....................................................... - 29 -4.3.1 配置引脚................................................... - 29 -4.3.2 下载....................................................... - 29 -4.3.3 硬件连接与实现............................................. - 30 -5 总结与展望........................................................ - 31 - 参考文献............................................................ - 32 - 致谢.............................................................. - 33 -1 绪论频率合成器是一种频率稳定度较高的离散间隔型频率信号发生器。

dds数字式频率合成
数字式频率合成（DDS）是一种用数字信号处理技术生成精确频
率输出的方法。

它通常由相位累加器、相位转换器和数字控制振荡
器组成。

相位累加器用于累加一个固定的增量值，以产生一个不断
增加的相位值，而相位转换器则将这个相位值转换为对应的数字量，最后数字控制振荡器将这个数字量转换为模拟信号输出。

数字式频率合成具有以下优点：
1. 频率稳定性好，DDS技术可以实现非常精确的频率控制，输
出信号的频率稳定性高。

2. 调制灵活，DDS可以通过改变累加器的增量值来实现频率的
调制，因此调制灵活性强。

3. 相位连续性好，DDS可以实现相位的连续变化，因此在相位
控制方面表现优异。

4. 频率范围广，DDS可以实现从几赫兹到几千兆赫兹的频率范围。

然而，DDS也存在一些局限性：
1. 精度受限，DDS输出的精度受到数字量化误差的限制，可能
会引入非线性畸变。

2. 频率分辨率有限，DDS的输出频率受到数字量化的限制，因
此在高频率下可能会出现分辨率不足的问题。

3. 输出功率受限，DDS的输出功率受到数字控制振荡器的限制，可能无法满足一些高功率输出的需求。

综上所述，数字式频率合成技术在频率稳定性和调制灵活性方
面具有优势，但在精度、频率分辨率和输出功率方面存在一定局限性。

在实际应用中，需要综合考虑这些因素来选择合适的频率合成
方法。

设计实例
N位
频率 M 控制字
累加器
相位 寄存器
fc
频率控制字M 控制DDS输出正 （余）弦波的频率
时钟源
相位 控制字
加法器
正(余)弦 查找表
相位控制字控制DDS输 出正（余）弦波的相位
DAC
LPF
输出频率 fout
设计实例
N位
频率 M 控制字
累加器
相位 寄存器
fc
相位 控制字
加法器
正(余)弦 查找表
设计实例
直接数字频率合成
1971年， 学者J．Tierncy、 C.M.Rader和提出了以全数字技术、 从相 位概念出发直接合成所需波形的一种新的频率合成原理。
随着技术和器件水平的提高， 一种新的频率合成技术——直接数字频 率合成（DDS, Direct Digital Synthesis）得到了飞速的发展。 DDS技术是一 种把一系列数字形式的信号通过DAC转换成模拟形式的信号的合成技术。
设计实例
CLK FRE Q[9..0 ] P HASE[9..0]
T[9 ..0]
LP M_DIRECTI ON＝ "ADD"
LP M_PIP ELI NE＝
累加器
LP M_REP RESENTATION＝ "UNSIGNE D"
LP M_WIDTH＝ 10
LP M_ADD_SUB
ci n d ataa
DAC
LPF
输出频率 fout
时钟源
波形参数：
Tout=(2N/M)Tc fout=(M/2N)fc 当M=2N-1时， foutmax=f c/2。
设计实例
34 DDS电路的波形仿真结果

什么是 DDS直接数字合成（Direct Digital Synthesize）技术。

DDS的出现导致了频率合成领域的第二次革命。

DDS具有相对带宽很宽、频率捷变速率快、频率分辨率高、输出相位连续、可输出宽带的正交信号、可编程、全数字化和便于集成等优越性能。

但是它的全数字结构造成了DDS的主要缺点：其一，根据取样定量，输出信号的最高频率将低于参考时钟的一半，故若要提高输出频率将受到器件（如DAC、ROM）的速度限制；其二，DDS输出信号中杂散寄生分量大，其中输出高频尤其，它无法达到 PLL频率合成的频谱纯度；其三，DDS的功耗与其时钟频率成正比，故在供电受到限制的场合且又要求有较高的频率输出，DDS就有局限性。

如何克服限制 DDS广泛应用的主要缺点，是当前国际上DDS技术研究的主要课题。

本文将利用倍频的方法扩展DDS的频率上限和改善DDS杂散电平。

1 DDS的基本原理及其杂散电平DDS的理论依据是奈奎斯特抽样定理。

根据该定理，对于一个周期正弦波连续信号，可以沿其相位轴方向，以等量的相位间隔对其进行相位/幅度抽样，得到一个周期性的正弦信号的离散相位的幅度序列，并且对模拟幅度进行量化，量化后的幅值采用相应的二进制数据编码。

这样就把一个周期的正弦波连续信号转换成为一系列离散的二进制数字量，然后通过一定的手段固化在只读存储器ROM中，每个存储单元的地址即是相位取样地址，存储单元的内容是已经量化了正弦波幅值。

这样的一个只读存储器就构成了一个与2π周期内相位取样相对应的正弦函数表，因它存储的是一个周期的正弦波波形幅值，因此又称其为正弦波形存储器。

对于一个连续的正弦波信号，其角频率ω可以用相位斜率Δφ/Δr表示。

当角频率ω为一定值时，其相位斜率Δφ/Δt也是一个确定值。

此时，正弦波形信号的相位与时间成线性关系，即φ=ω×Δt。

根据这一基本关系，在一定频率的时钟信号作用下，通过一个线性的计数时序发生器所产生的取样地址对已得到的正弦波波形存储器进行扫描，进而周期性地读取波形存储器中的数据，其输出通过数模转换器及低通滤波器就可以合成一个完整的、具有一定频率的正弦波信号。

直接数字频率合成知识点汇总（原理_组成_优缺点_实现）直接数字频率合概述DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。

DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。

DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。

直接数字频率合成是一种新的频率合成技术和信号产生的方法，具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。

此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。

因此，这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设各中频率源的首选器件。

直接数字频率合成原理工作过程为：1、将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。

2、两种方法可以改变输出信号的频率：（1）改变查表寻址的时钟CLOCK的频率，可以改变输出波形的频率。

（2）、改变寻址的步长来改变输出信号的频率.DDS即采用此法。

步长即为对数字波形查表的相位增量。

由累加器对相位增量进行累加，累加器的值作为查表地址。

3、D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合需要的模拟波形。

直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。

其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。

DDS的实质是对相位进行可控等间隔的采样。

直接数字频率合成优缺点优点：（1）输出频率相对带宽较宽输出频率带宽为50%fs（理论值）。

但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。

（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。