当前位置：文档之家 › 第7章 数字逻辑电路

第7章 数字逻辑电路

  • 格式：ppt
  • 大小：932.00 KB
  • 文档页数：67

下载文档原格式

  / 67

合集下载

(整理)《数字逻辑电路》试题2.

(整理)《数字逻辑电路》试题2.

一、选择题（每小题1.5分）第一章：1. 带符号位二进制数10011010的反码是（ ）。

A. 11100101B. 10011010C. 10011011D. 111001102. 十进制数5对应的余3码是（ ）。

A. 0101B. 1000C. 1010D. 11003. 二进制代码1011对应的格雷码是（ ）。

A. 1011B. 1010C. 1110D. 0001第二章：1. 下列公式中哪一个是错误的？ （ ）A. A A 0=+B. A A A =+C. B A )B A ('+'='+D. )C A )(B A (BC A ++=+2. 下列各式中哪个是三变量A 、B 、C 的最小项？ （ ）A. B A ''B. C B A +'+'C.ABCD. C B '+'3. 下列函数中不等于A 的是（ ）。

A. A ＋1B. A ＋AC. A ＋ABD. A （A ＋B ）4. 在逻辑代数的加法运算中，1＋1＝（ ）。

A. 2B. 1C. 10D. 05. A ⊕1＝（ ）。

A. AB. 1C. A 'D. 06. 含有A 、B 、C 、D 四个逻辑变量的函数Y=A+B+D 中所含最小项的个数是（）。

A. 3 B. 8 C. 14 D. 167. 下列函数中等于AB 的是（ ）。

A. （A ＋1）BB. （A ＋B ）BC. A ＋ABD. A （AB ）8. 为了将600份文件顺序编码，如果采用二进制代码，最少需要用（ ）位。

A. 3B. 10C. 1024D. 6009. 为了将600个运动员顺序编码，如果采用八进制代码，最少需要用（ ）位。

A. 3B. 4C. 10D. 75第三章：1. 采用漏极开路输出门电路（OD 门）主要解决了（ ）。

A. CMOS 门不能相“与”的问题B. CMOS 门的输出端不能“线与”的问题C. CMOS 门的输出端不能相“或”的问题2. 下列哪个特点不属于CMOS 传输门？（ ）A. CMOS 传输门属于双向器件。

数字逻辑电路 PPT课件

数字逻辑电路 PPT课件
TTL电路具有较快的开关速度，较强的抗 干扰能力以及足够大的输出摆幅，所以是目前 在各个领域包括医学电子设备中使用最广泛的 逻辑电路系统。实际的集成门电路比这里的要 复杂些，在输出端还有放大器和跟随器，用来 保证逻辑电平符合要求，增加负载能力。
在一个实际的数字系统中，往往需要能实现多种
多样逻辑功能的门电路，只有一种与非门作为基本单 元使用起来显然是不方便的。在TTL门电路的系列产 品中，常用的还有或非门、与或非门、与门、或门等 等。虽然门电路的种类很多，但它们或者是由与非门 稍加改动得到的，或者是由与非门中的若干部分组合 成的，有的就是与非门的一部分。如，与非门只有一 个输入端时成了非门；在与非门后再连一个非门成了 与门；在与非门前面对于每个输入端各接一个非门成 了或门。可以说与非门可以完成一切逻辑运算。因此， 只要掌握与非门典型电路的工作原理和分析方法，就 不难对其它形式的门电路进行分析了。
2. 或门电路 上图为简单的具有两个输入端的二极管或门电路、常用
逻辑符号、逻辑表达式及真值表。 其中A、B分别为两个输入端，F为输出端。这种电路之
所以能实现或运算，是因为输出端的电平被最高电平的输入 端钳位，只要输入端有一个高电平时，输出就是高电平。也 就是说输入有一个为1时，输出即为1。输入端全为0时，输 出才为0。
阐述逻辑控制、脉冲计数和数字显示的基本原 理，介绍常用的计数器和A/D、D/A转换器。
主要内容
第一节 基本逻辑电路 第二节 双稳态触发器 第三节 脉冲的计数和显示 第四节 数模和模数转换
第一节 基本逻辑电路
所谓逻辑是指“条件”与“结果”的 关系。逻辑电路(logic circuit)是用电路的 输入信号反映“条件”，用电路的输出信 号反映“结果”。电路的输出与输入之间 构成一定的逻辑关系。

组合逻辑电路

组合逻辑电路
4选1数据选择器74153的逻辑电路如图7.2.26所示。根据逻 辑电路写出逻辑表达式，当使能端 =0时，
7.2 常用组合逻辑电路
由式（7.2.11）可写出功能表，如表7.2.10 所示。
7.2 常用组合逻辑电路
由功能表可以看出：当使能 端 =1时，不论其他输入端的 状态如何，都不会有输出，F=0； 只有当 =0时，输出数据才决定 于地址输入A1A0的不同组合。数 据选择器相当于一个被地址码控 制的4选1多路开关。
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2.5 数据选择器
1
数据选择器的功能与电路
数据选择器（multiplexer，MUX）又称多路开关或多路选 择器，它根据地址选择信号，从多路输入数据中选择一路送至输 出端，其作用与图7.2.25所示的单刀多掷开关相似。
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2 常用组合逻辑电路
7.2.2 译码器
1
二进制编码器
将二进制代码的各种状态按照其原来的含义翻译过来，称为 二进制译码器。例如，二进制代码001可能代表数码管的一字形 灯丝，也可能代表1号机组等。
例7.2.4 试用译码器和门电路实现下列逻辑函数。 F=AB+BC+AC
7.2 常用组合逻辑电路
2
二—十进制编码器
用四位二进制代码来表示一 位十进制数字0、1、2、…、9，
BCD
方案很多，最常用的是8421码。 例如，对十进制数字9进行编
码时，数码盘拨到数字9，输入端 9=1，其余输入端均为0。这时输 出端D=1，C=0，B=0，A=1， 即DCBA=1001，也就是将十进 制数字9 1001。其他编码原理类同。

飞电7 数字电路

飞电7 数字电路

2．或非逻辑 ．
或非逻辑是或逻辑运算和非 逻辑运算的复合，它是将输 入变量先进行或运算，然后 再进行非运算。 或非运算的表达式和真值表 如表7-8所示。 由真值表可见，或非逻辑是 只要输入变量中有一个为 1， 输出就为0。 或者说，只有输入变量全部 为0，输出才为 1。其逻辑符 号如图7-5(b)所示。 表 7-8 两输入变量或非逻辑 真值表
图7-4 基本逻辑的逻辑符号
二、复合逻辑运算
在逻辑代数中，除去最基本的与、或、非三种 运算外，还常采用一些复合逻辑运算。 1．与非逻辑 ． 2．或非逻辑 ． 3．与或非逻辑 ． 4．异或逻辑 ．
图7-5 复合逻辑符号
1．与非逻辑 ．
与非逻辑是与逻辑运算和非逻辑运算 的复合，它是将输入变量先进行与运 算，然后再进行非运算。 与非逻辑表达式和真值表如表7-7所 示， 由真值表可见，与非逻辑只要输入变 量中有一个为0，输出就为1。 或者说，只有输入变量全部为l时， 输出才为0。其逻辑符号如图7-5(a)所 示。 表7-7两输入变量与非逻辑真值表 两输入变量与非逻辑真值表
3．与或非逻辑 ．
与或非逻辑是与逻辑运算和 或非逻辑运算的复合。它是 先将输入变量A、B及 C、D 进行与运算，然后再进行或 非运算。 与或非运算的表达式和真值 表如表7-9所示。其逻辑符号 如图7-5(c)所示。 表7-9 2-2输入变量与或非逻 输入变量与或非逻 辑真值表
4．异或逻辑 ．
异或逻辑是只有两个输 入变量的函数。只有当 两个输入变量A和B的取 值不同时，输出P才为1， 否则P为0，这种逻辑关 系叫做异或。 其表达式和真值表如表 7-10 所 示 。 其 逻 辑 符 号 如图7-5(d)所示。 表7-10 异或逻辑真值表
飞机电子基础

习题册答案-《数字逻辑电路(第四版)》-A05-3096

习题册答案-《数字逻辑电路(第四版)》-A05-3096

第一章逻辑门电路§1-1 基本门电路一、填空题1.与逻辑；Y=A·B2.或逻辑；Y=A+B3.非逻辑；Y=4.与；或；非二、选择题1. A2. C3. D三、综合题1.2.真值表逻辑函数式Y=ABC§1-2 复合门电路一、填空题1.输入逻辑变量的各种可能取值；相应的函数值排列在一起2.两输入信号在它们；异或门电路3.并；外接电阻R；线与；线与；电平4.高电平；低电平；高阻态二、选择题1. C2. B3. C4. D5. B三、综合题1.2.真值表逻辑表达式Y1=ABY2=Y3==A+B 逻辑符号3.第二章组合逻辑电路§2-1 组合逻辑电路的分析和设计一、填空题1.代数；卡诺图2.n；n；原变量；反变量；一；一3.与或式；1；04.组合逻辑电路；组合电路；时序逻辑电路；时序电路5.该时刻的输入信号；先前的状态二、选择题1. D2. C3. C4. A5. A三、判断题1. ×2. √3. √4. √5. ×6. √四、综合题1.略2.（1）Y=A+B（2）Y=A B+A B(3) Y=ABC+A+B+C+D=A+B+C+D3. (1) Y=A B C+A B C+ A B C + ABC=A C+AC(2) Y=A CD+A B D+AB D+AC D(3) Y=C+A B+ A B4. （a）逻辑函数式Y= Y=AB+A B真值表逻辑功能：相同出1，不同出0 （b）逻辑函数式Y=AB+BC+AC真值表逻辑功能：三人表决器5.状态表逻辑功能：相同出1，不同出0逻辑图1. 6.Y=A ABC+B ABC+C ABC判不一致电路，输入不同，输出为1,；输入相同，输出为0。

§2-2 加法器一、填空题1.加数与被加数；低位产生的进位2.加数与被加数；低位产生的进位3.加法运算二、选择题1. A2. C三、综合题1.略2.略3.§2-3 编码器与比较器一、填空题1. 编码2. 101011；010000113. 十；二；八；十六4. 0；1；逢二进一；10；逢十进一5. 二进制编码器；二—十进制编码器6. 两个数大小或相等7. 高位二、选择题1. A2. B3. C4. B三、综合题1.略2.（1）10111；00100011（2）00011001；19（3）583. （1）三位二进制（2）1,1,0（3）1,1,14.§2-4 译码器与显示器一、填空题1. 编码器；特定含意的二进制代码按其原意；输出信号；电位；解码器2. 二进制译码器；二—十进制译码器；显示译码器3. LED数字显示器；液晶显示器；荧光数码管显示器4. 1.5～3；10mA/段左右5. 共阴极显示译码器；共阳极显示译码器；液晶显示译码器二、选择题1. A；D2. A三、判断题1.√2.×3.×4.√5.√四、综合题七段显示译码器真值表f=D C B A +D C B A +D C B A+D CB A +D C B A +D C B A =D+B A +C A +C B =DB AC AC B§2-5 数据选择器与分配器一、填空题1.多路调制器；一只单刀多掷选择开关；地址输入；数字信息；输出端2.从四路数据中，选择一路进行传输的数据选择器3.地址选择；输出端二、选择题1. D2. A；C三、判断题1. √2. ×四、综合题1.略2. Y=A B D0+A BD1+A B D2+ABD3第三章触发器§3-1 基本RS触发器与同步RS触发器一、填空题1.两个；已转换的稳定状态2.R S+RSQ n;R+S=13. R S Q n+ R S;RS=04.置0；置15.相同；低电平；高电平6.时钟信号CP7.D触发器8.空翻二、选择题1.D2.B3.A4.B5.B6.D三、判断题1. ×2. ×3. √4. ×5. ×6. ×四、综合题1.略2.3.4.5.略§3-2主从触发器与边沿触发器一、填空题1.空翻2.置0、置1、保持、翻转3.Ｄ、J Q n+K Q n4.保持、置1、清0、翻转5.电平、主从6.一次变化7.边沿触发器8.不同、做成9.置0、置1、时钟脉冲二、选择题1.A2.A3.D4.B5.A6.C7.D8.B9.A10.D三、判断题1. √2. ×3. ×4. ×5. √6. ×7. √8. √四、综合题1.2.3.4.略5.略6.§3-3触发器的分类与转换一、填空题1.T、T'2. T Q n+ T Q n、Q n3.1、04. Q n、Q n5. 16. T'7. T8. T'二、选择题1.D2.D3.D4.B5.B三、判断题1. ×2. ×3. ×4. ×四、分析解答题1.2.3.略4.略5.略第四章时序逻辑电路§4-1 寄存器一、填空题1.输入信号；锁存信号2.接收；暂存；传递；数码；移位二、选择题1. C2. B；A三、判断题1. √2. ×3. √四、综合题1.JK触发器构成D触发器，即Q n+1= D。

第7章数字电子技术MULTISIM仿真实验2.

第7章数字电子技术MULTISIM仿真实验2.

第7章 数字电子技术Multisim仿真实验
(1) 设计要求：设计一个火灾报警控制电路。该报警系 统设有烟感、温感和紫外线感三种不同类型的火灾探测器。 为了防止误报警，只有当其中两种或两种以上的探测器发出 火灾探测信号时，报警系统才产生控制信号。
(2) 探测器发出的火灾探测信号有两种可能：一种是高 电平(1)，表示有火灾报警；一种是低电平(0)，表示无火灾 报警。设A、B、C分别表示烟感、温感和紫外线感三种探 测器的探测信号，为报警电路的输入信号；设Y为报警电路 的输出。在逻辑转换仪面板上根据设计要求列出真值表，如 图7-8所示。
第7章 数字电子技术Multisim仿真实验
2．实验原理 译码是编码的逆过程。译码器就是将输入的二进制代码 翻译成输出端的高、低电平信号。3线-8线译码器74LS138有 3个代码输入端和8个信号输出端。此外还有G1、G2A、G2B使 能控制端，只有当G1 = 1、G2A = 0、G2B = 0时，译码器才 能正常工作。 7段LED数码管俗称数码管，其工作原理是将要显示的十 进制数分成7段，每段为一个发光二极管，利用不同发光段 的组合来显示不同的数字。74LS48是显示译码器，可驱动共 阴极的7段LED数码管。
第7章 数字电子技术Multisim仿真实验
4．实验步骤 (1) 按图7-12连接电路。双击字信号发生器图标，打开 字信号发生器面板，按图7-14所示的内容设置字信号发生器 的各项内容。 (2) 打开仿真开关，不断单击字信号发生器面板上的单 步输出Step按钮，观察输出信号与输入代码的对应关系，并 记录下来。 (3) 按图7-13连接电路。双击字信号发生器图标，打开 字信号发生器面板，按图7-15所示的内容设置字信号发生器 的各项内容。
第7章 数字电子技术Multisim仿真实验

数字逻辑(第二版) 华中科技大学出版社(欧阳星明)版数字逻辑答案第七章

习 题 七1. 用4位二进制并行加法器设计一个实现8421码对9求补的逻辑电路。

解答设8421码为B 8B 4B 2B 1 ，其对9的补数为C 8C 4C 2C 1 ,关系如下：相应逻辑电路图如图1所示。

图 12. 用两个4位二进制并行加法器实现2位十进制数8421码到二进制码解答设两位十进制数的8421码为D 80D 40D 20D 10D 8D 4D 2D 1 ，相应二进制数为B 6B 5B 4B 3B 2B 1B 0，则应有B 6B 5B 4B 3B 2B 1B 0 = D 80D 40D 20D 10×1010＋D 8D 4D 2D 1，运算如下：× D 80 1D 40 0 D 20 1 D 10 0 ＋ D 80 D 40 D 80 D 20D 40 D 10 D 8D 20D 4 D 10D 2 D 1B 6B 5B 4 B 3B 2B 1B 0据此，可得到实现预定功能的逻辑电路如图2所示。

图 23. 用4位二进制并行加法器设计一个用8421码表示的1位十进制加法解答分析：由于十进制数采用8421码，因此，二进制并行加法器输入被加数和加数的取值范围为0000～1001（0～9），输出端输出的和是一个二进制数，数的范围为0000～10011(0～19,19=9+9+最低位的进位)。

因为题目要求运算的结果也是D 8 D 10D 2D 10 D 18421码，因此需要将二进制并行加法器输出的二进制数修正为8421码。

设输出的二进制数为FC 4 F 4 F 3 F 2 F 1，修正后的结果为'1'2'3'4'4F F F F FC ，可列出修正函数真值表如表1所示。

根据表1写出控制函数表达式，经简化后可得：据此，可画出逻辑电路图如图3所示。

图34. 用一片3-8线译码器和必要的逻辑门实现下列逻辑函数表达式。

解答假定采用T4138和与非门实现给定函数功能，可将逻辑表达式变换如下：逻辑电路图如图4所示。

ROM的工作原理_数字逻辑电路基础_[共3页]

199 第7章存储器和可编程逻辑器件图7.2 ROM的结构框图由图7.2可知，ROM 是由地址译码器、存储矩阵、读出电路（输出缓冲器）以及芯片选择逻辑等组成。

其中A 0～A n －1为地址输入线，共n 根，其代码是按二进制数进行编码，称为地址码。

通过地址译码器译出相应地址码的字线为W 0～W m -1共计m 根，字线的下标对应地址译码器输出的十进制数，字线与地址码的关系是m =2n 。

位线上的数据输出是被选中存储单元的数据。

2．各部分的功能（1）地址译码器地址译码器的功能是根据输入的地址代码，从n 条地址线中选择一条字线，以确定与该字线地址相对应的一组存储单元的位置。

选择哪一条字线，取决于输入的是哪一个地址代码。

任何时．．．刻，只能．．．．有一条字线被选中．．．．．．．．。

于是，被选中的那条字线对应的一组存储单元中的各位数码，经位线传送到数据线上输出。

n 条地址输入线可得到N =2n 个可能的地址。

（2）存储矩阵存储矩阵是ROM 的核心部件和主体，内部含有大量的存储单元电路。

存储矩阵中的数据和指令都是用一定位数的二进制数表示的。

存储器中存储1位二值代码（0或1）的点称为存储单元，存储器中的总存储单元数即为ROM 的存储容量。

例如，在图7.2所示的ROM 中，假设通过译码器输出的字线数m =210=1 024根，因为位线=8，所以，总的存储量应是1 024×8=8 192个存储单元，简称8KB 。

（3）读/写控制电路读/写控制电路也称为输出缓冲器，它是为了增加ROM 的带负载能力，同时提供三态控制，将被选中的M 位数据输出至位上，以便和系统的总线相连。

7.2.2 ROM的工作原理1．二极管ROM 电路的工作原理以图7.3所示的二极管ROM 电路为例说明其工作原理。

图7.3中的存储矩阵有4条字线W 0～W 3和4条位线D 0～D 3，共有16个交叉点，每个交叉点都可看作是一个存储单元。

交叉点处接有二极管时，相当于存入1，没有接二极管时相当于存入0。

数字逻辑电路智慧树知到答案章节测试2023年长春理工大学

第一章测试1.数字系统中，采用（）可以将减法运算转化为加法运算。

A:补码B:原码C:ASCII码D:BCD码答案:A2.下列四个数中最大的数是（）。

A:二进制数（10100000）B:十进制数（198）C:16进制数（AF）D:8421BCD码（001010000010）答案:D3.已知十进制数（10.4），下列结果与之相等的是（）。

A:二进制数（1010.1）B:八进制数（12.4）C:五进制数（20.2）D:十六进制数（A.8）答案:C4.有一数码10010011，（）。

A:作为2421BCD码时，它相当于十进制数93B:作为自然二进制数时，它相当于十进制数93C:作为余3码时，它相当于十进制数60答案:C5.将8421BCD码10000011转换成二进制数为（）。

A:000100110001B:01000011C:01010011D:10000011答案:C6.二进制数（01100111）对应的格雷码是（）。

A:01010100B:01100111C:00110001D:01101000答案:A7.格雷码（01100111）对应的二进制数码为（）。

A:01010101B:01111010C:01010100D:01111110答案:C8.8421BCD码（01100001）对应的2421BCD码为（）。

A:00011110B:00110001C:11001110D:11000001答案:D9.十进制数（35.72）对应的余3码为（）。

A:01101000.10100101B:00110101.01110010C:00110101.11010010D:00111010.11010010答案:A第二章测试1.在变量A和B取值相异时，其逻辑函数值为1，相同时为0，称为异或运算。

（）A:错B:对答案:B2.约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。

（）A:对B:错答案:A3.下列关于异或运算的式子中，不正确的是（）。

《数字逻辑设计》第7章 数据选择器及译码器


P1
P2
P9
P3
P8
Gnd P4
P7 P6
P5
扩展
W=(P8•P9)’ Y=(P2•P3•P6•P7)’
X=(P4•P5•P6•P7)’ Z=(P1•P3•P5•P7•P9)’

X
Y
Z
&
&
&
&
1. 二进制编码器——例：4线-2线编码器
Example
4:2编码器
计算机配有四个外部设备：声卡(A0),硬盘驱动器 (A1),鼠标(A2),网卡(A3)，B0、B1为编码输出。
g
CD
AB 00 01 11 10 00 1 1 0 0 01 0 0 1 0 11 × × × × 10 0 0 × ×
g=A+CD+BC+BC
编码器（Encoders）
编码器——
♦ 特点：多输入、多输出的组合逻辑电路 ♦ 功能：将二进制码按照一定规律编排，使其具有特定含义
（如：8421BCD码用1000 代表数字8），与译码器互逆。
0 1 0 0 0 1 1 001 1 4
0 1 0 1 1 0 1 101 1 5
0 1 1 0 1 0 1 111 1 6
0 1 1 1 1 1 1 000 0 7
1 0 0 0 1 1 1 111 1 8
1 0 0 1 1 1 1 101 1 9
七段数码管
f g COM a b
a
f
b
g
e
c
d
e d COM c
A1
A0
典型应用——实现常规逻辑函数
A
D0
D1
D2
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

01
1 0 1
只有一 项不同
11 10
函数取0、1 均可，称为 无所谓状态。
四变量卡诺图
卡诺图的特点：
①逻辑变量的取值顺序是按照循环 码排列的。 ②最小项几何位置上相邻有3种情 况。第一种情况是相接；第二种情况 是相对；第三种情况相重。 ③逻辑变量的各个最小值，只要几 何相邻，在逻辑上也是相邻的。
表示。最小项也可以用编号表示，如图 9.2.1(b)和图9.2.1(c)所示。在图9.2.1(d) 中，连最小项的编号也可省去不写，经常使 用的是图9.2.1(d)中给出的形式，变量卡诺 图实际上是一种最小项方块图。
输入变量
A B Y
0
0
0
1
1
1
B 0 A 0 1
1 1
1 1
0
1
1
0
1
1
0
输出变量Y的值
事件才会发生，否则就不会发生。这种逻辑关系称 为“与”逻辑。 规定:
A B
开关合为逻辑“1”
开关断为逻辑“0”
U Y
灯亮为逻辑“1” 灯灭为逻辑“0”
与逻辑关系表示式
“与”运算真值表 A B Y
Y= A•B = AB
与逻辑运算规则 — 逻辑乘 0 • 0=0 1 • 0=0 0 • 1=0 1 • 1=1
9.2.2 逻辑函数的公式化简
1、吸收法
吸收法是利用公式A+A· B=A,吸收多余 的乘积项。 2、并项法 并项法是利用公式A+A=1,把两项并成 一项进行化简。
3、消去法
消去法是利用公式A+A· B=A+B,消去乘 积项中的多余因子。 4、配项法 配项法是利用公式1=A+A,把一个乘积 项变成两项再和其它项合并。 举例
块填入一个最小项，这样n个逻辑变量的最小 项正好填完所有的小方块，这些最小项按照 循环码的顺序排列(即最小项之间的位置按照 只有一个变量不同的方式排例)，这样就得到 n变量的卡诺图。
（1）二变量卡诺图：
两个变量A、B可组成4个最小项，用4个相 邻的小方块表示。如图9.2.1(a)所示，变量 A用来表示小方块的行，第一行小方块是A， 第二行小方块是A；变量B用来表示小方块的 列，第一列小方块是B，第二列小方块是B。 为了方便起见，原变量用1表示，反变量用0
分配律: A(B+C)=AB+AC
A+BC=(A+B)(A+C)
4、逻辑代数的特殊定理 同一律： A•A =A A+A=A
A ＝A
还原律：
摩根定理： A•B =A+B
A+B = A•B
5、常用的一般公式
A+A•B = A
A•B +A•B = A A+A•B = A+B A•B+A•C+B•C = A•B+A•C
一般地说，对于有n个变量的逻辑函数，总 共有2n个逻辑函数的最小项。
为了书写和叙述的方便，一般都要对 最小项进行编号。编号的方法是：一个最 小项，只要把原变量当成1，反变量当成0
得到的二进制码；所对应的二进制数，就 是它的编号。例如，最小项A B C，把原变 量当成1，反变量当成0，就会得到000，那 么它的编号就是0，并记作m0；最小项A B C，把原变量当成1．反变量当成0，就会得 到001，那么它的编号是1，并记作m1；依u 次类推，A B C=m2、A B C=m3、A B C=m4; ；A B C=m5、A B C=m6；、A B C=m7。
A B C Y 0 0 0 0 0 1 0 0 1 0 0 0 A 0 1
输入变量 BC 00
0 0
逻辑相邻：相邻单 元输入变量的取值 只能有一位不同。 01 0 1 11 0 1 10 0 1
0 1
1 0
1 0
0 0
1 0
1 1
1 1
0 1
输出变量Y的值
1 1
1 1
（3）四变量卡诺图 四变量A、B、C、D可组成16个最小项
一般地说2n个几何相邻最小项合并时可 以消去n个变量。
两个几何相邻的最小项合并成一项可以 消去一个变量。
A 0
1 BC 00 01 11 10
1
1 BC 0 1
A
00 1
01
11
10
1
AB
CD
00
01
11
10
00 01 11 10 1 1
AB
CD
00
01
11
10 1
00 01
11 10
1
4个几何相邻的最小项合并成一项可以 消去两个变量。
（2）三变量卡诺图 三个变量A、B、C可组成8个最小项，用8个 相邻的小方块表示．最小项用编号表示，三 变量卡诺图如图9.2.2所示，变量A用来表示 小方块的行，第一行小方块是A，第二行小 方块是A；变量B、C表示小方块的列，第一 列小方块是B C，第二列小方块是B C，第三 列小方块是B C，第四列小方块是B C。为了 简捷起见，原变量用1表示，反变量用0表示 ，B C、BC、BC和BC分别用00、01、11和10 表示。最小项的编号也可省去不写，如图9. 2.2(b)所示。
A 0 1 BC 00
01
1
11
1 1
10
1
A
BC
0 1
00 1 1
非门表示符号:
Y＝ A
A
1
Y
非逻辑真值表 A Y 运算规则： 0＝ 1 1＝ 0
0
1
1
0
特点: 1则0, 0则1
9.1.2 常用逻辑运算和逻辑函数 1、常用逻辑运算 （1）与非运算
表示式：Y = A.B
符号：
真值表
A B AB Y 0 0 1 0 1 0 0 0 1 1 1 1 0
A
B
&
Y
0 1 1
2、逻辑函数的卡诺图表示 当逻辑函数是以最小项的形式给出 时，可直接将最小项对应的卡诺图小 方块填1，其余的填0或不填。逻辑函 数等于其卡诺图上填1的最小项之和。
例9.10 四变量的逻辑函数表达式 m ( 0 ,5 , 6 , 7 ,10 ,13 ,15 ) 把它表示成卡诺图的 形式。
解：逻辑函数表达式中出现最小项有m0、 m5、m6、m7、m10、m13和m15，在卡诺图中
证明 AB+AC+BC= AB + பைடு நூலகம்C
左边=A•B+A•C+B•C ;
= A•B+A•C+B•C(A+A);
=A•B+A•C+A•B•C+A•B•C;
=A•B•(1+ C)+A•C(1+B) ;
=右边
6、逻辑代数基本规则 （1）代入规则 代入规则是指任何一个逻辑等式，若 以同一逻辑函数替换式中某一变量，等式 仍然成立。
9.2.3 逻辑函数的图形化简
图形化简也叫卡诺图化简，就是用图形 的方法，把逻辑函数的最小项填入卡诺图相 应的小方块中，利用最小项之间相邻的关系 进行化简的方法。图形化简法简单、直观， 当变量较少时，用图形化简逻辑函数十分方 便。 1、卡诺图
卡诺图一般是由正方形或者矩形构成的 方框图。图中应分成2n个小方块，因为n 个 变量的逻辑函数有2n个最小项，每一个小方
对应的最小项方块图上填上1，其余小方 块可不填，如图9.2.4所示。
AB CD 00 1 1 1 01
11
10
00 01
11
1
1
1
10
1
图9.2.4 例9.10卡诺图
例9.11 逻辑函数表达式 Y=ABCD+BCD+ABCD+ABCD, 把它表 示成卡诺图的形式。 解：由于在逻辑函数表达式中出现4个变量 ，BCD中只有3个变量，因此它不是最小 项，所以，首先把逻辑函数表达式展成最 小项之和，即
Y=A＋B
或逻辑运算规则 — 逻辑加
0+0=0 1+0=1 0+1=1 1+1=1
或逻辑真值表
A
0 0 1 1
B
0 1 0 1
Y
0 1 1 1
或门符号: A B
≥1
Y
特点:任1 则1, 全0则0
3、“非”逻辑运算
“非”逻辑关系就是否定，是相反的意思，或者 称为求反。 R 非逻辑— 逻辑反 U
A
Y 非逻辑关系表 示式:
多个逻辑变量时: Y=A.B.C
（2）或非运算
表示式： Y= A+B
真值表
A B AB Y 0 0 1 0 0 1 1 1 0 0
符号：
A B
≥1
Y
0 1
1
多个逻辑变量时:
1
1
0
Y= A+B+C
（3）与或非运算 表示式： Y= AB+CD A 符号：
B ≥1
与或非运算真值表 A 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 Y 1 1 1 0 1 1 1 0 A 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 Y 1 1 1 0 0 0 0 0
或门 非门
与非门 或非门 异或门
B
A
1
& ≥1 =1
A
B A B A B
Y= A+B
Y= AB
9.1.3 1、常量之间的关系
公式和定理
加运算规则:
0+0=0 ，0+1=1 ，1+0=1，1+1=1 乘运算规则: 0•0=0 非运算规则: