异步时序逻辑电路分析与设计66页PPT

2021/8/13
24
（2）顺序负脉冲
第24页/共114页
2021/8/13
25
5.2 二进制计数器
5.2.1 异步二进制计数器 5.2.2 同步二进制计数器
第25页/共114页
2021/8/13
26
5.2 二进制计数器
计数器：用以统计输入时钟脉冲CP个数的电路。 计数器的分类：
1．按计数进制分 二进制计数器：按二进制数运算规律进行计数的 电路称作二进制计数器。 十进制计数器：按十进制数运算规律进行计数的 电路称作十进制计数器。 任意进制计数器：二进制计数器和十进制计数器 之外的其它进制计数器统称为任意进制计数器。
出 Q1 Q2
Q3
0
1
0000
1
1
1000
2
0
1100
3
1
0110
4
0
1011
5
0
0101
6
0
0010
7
0
0001
8
0
0000
第13页/共114页
2021/8/13
14
④ 时序图
2021/8/13
并行图5输-5出 4位右移位寄存器时序图
第14页/共114页
串行输出
15
（2）左移位寄存器
串行 输入
2021/8/13
图5-4 4位右移位寄存器
第12页/共114页
同步时序 逻辑电路
13
② 工作过程
指③逐位状将依态数次表码输11入01）右。移串行输入给寄存器（串行输入是
在接收数表码5-前2 ，4从位右输移入位端寄输存入器状一态个表负脉冲把各触
发器置为0状态（称为清零）。

优化触发器设计
采用低功耗、高速的触发器设计，减少资源占用。
提高工作速度的优化方法
并行处理
通过并行处理技术，提高电路的工作 速度。
时钟分频与倍频
根据电路的工作频率需求，合理选择 时钟的分频与倍频方案，以优化工作 速度。
THANKS
感谢观看
REPORTING
PART 03
时序逻辑电路的设计
REPORTING
同步设计法
01
同步设计法定义
同步设计法是一种基于时钟信号 的设计方法，用于构建时序逻辑
电路。
03
优点
同步设计法具有较高的可靠性和 稳定性，能够实现复杂的逻辑功
能。
02
工作原理
在同步设计法中，所有操作都严 格在时钟信号的驱动下进行，保 证了电路的稳定性和可靠性。
《时序逻辑电路分析 》PPT课件
REPORTING
• 时序逻辑电路概述 • 时序逻辑电路的分析方法 • 时序逻辑电路的设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化设计
目录
PART 01
时序逻辑电
时序逻辑电路的定义、特点
时序逻辑电路的特点包括
具有记忆功能、具有时钟信号控制、具有输入信号和输出信号等。
时序逻辑电路的基本组成
时序逻辑电路由触发器、组合逻 辑电路和时钟信号源三部分组成 。
组合逻辑电路用于实现输入信号 到输出信号的逻辑变换，主要由 门电路组成。
总结词：时序逻辑电路的基本组 成
触发器是时序逻辑电路中的核心 元件，用于存储状态信息，常见 的触发器有RS触发器、D触发器 、JK触发器和T触发器等。
04
异步时序逻辑电路是指触发器的时钟输入端接在不同的时钟源上，时 钟信号独立作用于各个触发器，实现状态异步转换。

时序逻辑电路可以分为同步时序 逻辑电路和异步时序逻辑电路， 其中同步时序逻辑电路是最常用 的类型。
工作原理
状态表示
时序逻辑电路中的状态通常由存储元件（如触发器）来存储，根据 输入信号的变化，电路的状态会随之改变。
状态转移
时序逻辑电路中的状态转移是由输入信号和当前状态共同决定的， 根据一定的逻辑关系，电路会从一个状态转移到另一个状态。
。
02
可编程逻辑控制器（PLC）
在工业控制系统中，时序逻辑电路用于实现可编程逻辑控制器，用于自
动化控制和数据处理。
03
传感器接口
时序逻辑电路用于实现传感器接口电路，将传感器的模拟信号转换为数
字信号，并传输给微控制器或可编程逻辑控制器进行处理。
04
CATALOGUE
时序逻辑电路的优化
优化设计
设计
使用基本的逻辑门电路， 根据需求逐一设计电路。
自动化工具设计
使用EDA（电子设计自动 化）工具进行设计，提高 设计效率。
混合设计
结合手工设计和自动化工 具设计，根据具体情况选 择合适的设计方法。
设计工具
硬件描述语言
使用Verilog或VHDL等硬件描述语言进行设计。
EDA工具
时序逻辑电路
目录
• 时序逻辑电路简介 • 时序逻辑电路设计 • 时序逻辑电路的应用 • 时序逻辑电路的优化 • 时序逻辑电路的发展趋势
01
CATALOGUE
时序逻辑电路简介
定义与分类
定义
时序逻辑电路是一种具有记忆功 能的电路，它能够根据输入信号 的变化，按照一定的逻辑关系， 输出相应的信号。
分类
输出信号
时序逻辑电路的输出信号是根据当前状态和输入信号来确定的，它会 随着状态的变化而变化。

《数字逻辑》 第五章·异步时序逻辑
14/32
设计实例
Z
y2 C
2 T
y1 C
1 T
y0 C
0 T
x
1
《数字逻辑》 第五章·异步时序逻辑
15/32
常用中规模异步计数器
为了达到多功能的目的，异步计数器往往采用组合结构， 即由两个独立的计数器组成。如74LS90由模2和模5计 数器组成，74LS93由模2和模8计数器组成等。
时保持原态.因此得出如图(b)所示状态表.图(c)是把图
(a)和图(b)合并在一起,并加入输出矩阵的完整状态表.
(4）分析功能。该电路在外部输入X＝0时保持原态，
状态是不变的。在X=1时是3进制加1计数器，且在计
满3时，输出为“1”。但该电路在01态自锁，不能自
启动。应想法消除该处的无效循环。
《数字逻辑》 第五章·异步时序逻辑
《数字逻辑》 第五章·异步时序逻辑
16/32
74LS90异步计数器管脚图
cp1 NC QA QD GND QB QC
14 13 12 11 10
9
8
74LS90
1
2
3
4
5
6
7
cp2 R01 R02 NC VCC R91 R92
《数字逻辑》 第五章·异步时序逻辑
17/32
74LS90异步计数器功能表
精选习题－Ⅳ
试用74LS161设计一个计数器，其计数为：1001~1111。 解：本题要求计数器从1001开始计数，采用预置数的方 法令即可，逻辑图如图5.2.12所示：
1
Q0 Q1 Q2 Q3
C
EP
ET
LD
CP

注：
电路的现态和次态是针对某一时刻而言的，且பைடு நூலகம்时刻的次 态
即为下一时刻的现态。
若电路的初态不同，则尽管输入序列相同，状态转换序列
和
第14页/共201页
14
②Moore型电路状态表 由于Moore型电路的输出仅与现态有关。即不论输入如
何变化，对一个给定的现态，总有相同的输出。故将输出 单独作为一列。其状态表格式如下：
Q1n
Q0n
A
Q Q n1 n1 10
Y
000000
001100
010001 011010
100001
101110
110001
111010
23
第23页/共201页
（2）将状态转换真值表转换为状态表
状态转换真值表
Q1n
Q0n
A
Q Q n1 n1 10
Y
000000
001100
010001 011010
现态 y
次态/输出 输入x
y (n1) z
现态y
A B C D
次态/输出 y (n1)
z
X=0
X=1
D/0
C/1
B/1
A/0
B/1
D/0
A/0
B/1
某电路的状态表
12
第12页/共201页
表格左边列出现态；右边的顶部列出电路输入X的
全部组合；表格的内部则列出对应不同输入组合和现态下y (n1)
的次态
y2 y1 = 10 （记为C）
y2 y1 = 11 （记为D）
并且该电路的状态表如前页所示。
从状态表中可知：若电路的初始状态为A，当输入X =
1 时，在时钟脉冲的作用下，电路将进入次态C，且输出Z

第二十三讲 基于SSIC的时序逻辑电路的设计
10 32
10 32
10 32
10 32
《数字电子技术基础》
第二十三讲 于SSIC的时序逻辑电路的设计
Q3n1
Q2n1
Q1n1
Q0n1
《数字电子技术基础》
第二十三讲 基于SSIC的时序逻辑电路的设计
即可得电路的状态方程如下：
Q3n1 Q3nQ1nQ1n Q1nQ1n Q3n 1 Q3n
cp1
cp2
cp3
cp0
图5 【例5】电路图
至此，逻辑设计完毕。
《数字电子技术基础》
第二十三讲 基于SSIC的时序逻辑电路的设计
█ 异步时序逻辑电路的特点 ◆ 工作频率范围相对较窄，即工作频率 不 宜过高；
◆ 工作不稳定，容易产生竞争－冒险； ◆ 所设计的电路一般较同步时序逻辑电 路 简单。
《数字电子技术基础》
Qcc Q3nQ0n 《数字电子技术基础》
第二十三讲 基于SSIC的时序逻辑电路的设计
（五）自启动检测； 电路完整的状态转换图如下：
图4 【例5】状态转换图 《数字电子技术基础》
第二十三讲 基于SSIC的时序逻辑电路的设计
（六）根据（四）所得的驱动方程、输出方程和时钟 信号画出逻辑电路图如下：
Q2n1 Q2n
Q1n1 Q1n Q3nQ2n 1 Q1n Q3nQ2n Q1n
Q0n1
Qn 0
∵JK-FF的特性方程为：Qn1 JQn KQn
∴各JK-FF的驱动方程为：
JJ23
Q2nQ1n 1 K2
K3 1
1
J1 1
K QnQn
1
32
J0 1 K0 1

（4）有时，有了电路的输出方程，还不能获得电路逻辑功 能的完整印象。此时，可用状态转换表、状态转换图和时序图 等来描述时序电路状态转换全部过程，从而确定时序电路的逻 辑功能。
【例15-2】试分析下图所示时序电路的逻辑功能，写出它 的驱动方程、状态方程和输出方程。FF1、FF2、FF3三个触发 器下降沿动作，输入端悬空时相当于接高电平。
（4）选定触发器的类型，并求出电路的状态方程、驱动 方程和输出方程
设计具体的电路前需选定触发器的类型。选择触发器类 型时应考虑到器件的供应情况，并应力求减少电路中使用的 触发器种类。
根据状态转换表或状态转换图、分配的状态编码、触发 器的类型就可以写出电路的状态方程、驱动方程和输出方程 了。
（5）根据得到的方程画出逻辑图
下图为图例15-2所示电路的状态转换图。在状态转换图 中以圆圈表示电路的各个状态，以箭头表示状态转换的方向。 同时，在箭头旁注明状态转换前的输入变量取值和输出值。 通常将输入变量取值写在斜线以上（无输入变量时无需标 注），输出值写在斜线以下。
（3）时序图
为了便于用实验观察的方法检查时序电路的逻辑功能， 还可以将状态转换表的内容画成时间波形的形式。在输入信 号和时钟脉冲序列作用下，电路状态、输出状态随时间变化 的波形图称为时序图。
【例15-3】试列出例15-2所示电路的状态转换表。
【解】由图可见，该电路无输入逻辑变量（注意： 不要把CP当作输入逻辑变量，因为它只是控制触发器状 态转换的操作信号），所以电路的次态和输出只取决于 电路的初态。设电路的初态为Q3Q2Q1=000，代入电路状 态方程和输出方程得
QQ32nn11
0 0
电工电子技术
时序逻辑电路的分析和设计
有一类逻辑电路，它在任何时刻的输出状态，不仅取决于 该电路当时的输入状态，还与电路前一时刻的输出状态有关。 具备这种逻辑功能的电路称为时序逻辑电路，简称时序电路。 时序逻辑电路由门电路和记忆元件（或反馈支路）共同构成， 即时序电路由组合数字电路和存储电路两部分组成，而存储电 路一般是由各类触发器组成的。

(5)描述电路功能 该电路为一个八进制计数器/分频器。
17
例4：试分析下列电路。 Z
&
D Q1
D Q2
CP
&
Q1
Q2
(1)列方程组
CP1 CP Q1n1 Q2n
CP2 Q1CP Q2n1 Q2n
D1 Q2n
D2
Qn 2
Z QnQnCP 12 18
(2)列状态转换真值表
CP1 CP Q1n1 Q2n
(3)检查能否自启动
CP1 1 CP2 Q1n CP3 Q1n
Q1n1 Q1n
Q n 1 2
Q3n
Q2n
Q n 1 3
Q2n Q3n
Z Q3n Q2nQ1n
Q3n Q2n Q1n 1 10 1 11
Q3n+1 Q2n+1 Q1n+1
11 1 00 0
CP3 CP2 CP1 Z 0 0
40
(5)描述电路功能
该电路在连续输入3个时钟脉冲后，输出一个脉 冲。另外，状态“10”形成一个无效循环，开机 后若进入“10”则会死机。应加复位电路或修改 控制方程，以便开机后能自动进入有效循环。
21
7.2.2 脉冲异步时序逻辑电路的设计
脉冲异步时序逻辑电路的设计方法与同步时序逻 辑电路相似，惟一不同的是要把触发器的时钟端 作为激励输入来考虑。
7
(3)作出状态图
Q3n Q2n Q1n
000
001
010
011
111
110
101
100
8
(4)作出时序图 1 2 3 45678
CP
Q1n Q2n Q3n
(5)描述电路功能 该电路为一个八进制计数器/分频器。

初始状态 共有8个稳定状态
00 00 10 00 00 01 00 01 01 00
11 00 01 11 11
10 00 10 11 11
状态转换图
00 1000
10
0000
10 00
11 1100
00 10
01 00
11 1101
0110 01
0101 01
10
01
11
1111
1011 11
正因为如此，在基本型异步时序电路中不能将y和 Y分别看作现态和次态。
基本型异步时序电路分析的例子
X1
&
1
&
Y1
&
系
y1
统
y2
总
X2&Fra bibliotek态1
&
Y2
RES
&
系统状态
假想的延时环节
激励状态
R E S 1 时的激励函数和状态流程表
Y1 x1 y2 y1 Y2 x2 y1 y2
非稳定状态 Y与y不同
x1 x2 Y1 Y2 y1 y2 z
t0 t1 t2
t3
t4
t5 t6 t7
z x1y1
t8 t9 t10 t11 t12
功能描述
若在输入x2为逻辑1期间，输入x1发生0到1的变化 （上升沿），则在随后的x1第一个逻辑1期间输 出等于逻辑0，其余时间均输出逻辑1。
若输入x2为逻辑0，则无论输入x1如何变化，输出 总是逻辑1。
数字逻辑基础
第五章 异步时序电路
异步时序电路的分类
基本型异步时序电路 依靠电路反馈记忆状态，输入信号为电平 型信号。