当前位置：文档之家 › 白中英计算机组成原理第四章答案

白中英计算机组成原理第四章答案

  • 格式：ppt
  • 大小：143.50 KB
  • 文档页数：9

下载文档原格式

  / 9

合集下载

计算机组成原理课后答案(第三版·白中英)

计算机组成原理课后答案(第三版·白中英)

计算机组成原理各章答案（白中英·第三版）第一章答案1．比较数字计算机和模拟计算机的特点。

解：模拟计算机的特点：数值由连续量来表示，运算过程是连续的；数字计算机的特点：数值由数字量（离散量）来表示，运算按位进行。

两者主要区别见P1 表1.1。

2．数字计算机如何分类？分类的依据是什么？解：分类：数字计算机分为专用计算机和通用计算机。

通用计算机又分为巨型机、大型机、中型机、小型机、微型机和单片机六类。

分类依据：专用和通用是根据计算机的效率、速度、价格、运行的经济性和适应性来划分的。

通用机的分类依据主要是体积、简易性、功率损耗、性能指标、数据存储容量、指令系统规模和机器价格等因素。

3．数字计算机有那些主要应用？4．冯. 诺依曼型计算机的主要设计思想是什么？它包括哪些主要组成部分？解：冯. 诺依曼型计算机的主要设计思想是：存储程序和程序控制。

存储程序：将解题的程序（指令序列）存放到存储器中；程序控制：控制器顺序执行存储的程序，按指令功能控制全机协调地完成运算任务。

主要组成部分有：控制器、运算器、存储器、输入设备、输出设备。

5．什么是存储容量？什么是单元地址？什么是数据字？什么是指令字？解：存储容量：指存储器可以容纳的二进制信息的数量，通常用单位KB、MB、GB来度量，存储容量越大，表示计算机所能存储的信息量越多，反映了计算机存储空间的大小。

单元地址：单元地址简称地址，在存储器中每个存储单元都有唯一的地址编号，称为单元地址。

数据字：若某计算机字是运算操作的对象即代表要处理的数据，则称数据字。

指令字：若某计算机字代表一条指令或指令的一部分，则称指令字。

6．什么是指令？什么是程序？解：指令：计算机所执行的每一个基本的操作。

程序：解算某一问题的一串指令序列称为该问题的计算程序，简称程序。

7．指令和数据均存放在内存中，计算机如何区分它们是指令还是数据？解：一般来讲，在取指周期中从存储器读出的信息即指令信息；而在执行周期中从存储器中读出的信息即为数据信息。

计算机组成原理第五版 白中英(详细)第4章习题参考答案

计算机组成原理第五版 白中英(详细)第4章习题参考答案

第4章习题参考答案1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。

指令最好半字长或单字长，设16位比较合适。

一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。

2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。

答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。

双操作数指令单操作数指令无操作数指令3．指令格式结构如下所示，试分析指令格式及寻址方式特点。

答：该指令格式及寻址方式特点如下：(1) 单字长二地址指令。

(2) 操作码字段OP可以指定26=64种操作。

(3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。

(4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。

4．指令格式结构如下所示，试分析指令格式及寻址方式特点。

15 10 9 8 7 4 3 0答：该指令格式及寻址方式特点如下：(1)双字长二地址指令，用于访问存储器。

(2)操作码字段OP可以指定26=64种操作。

(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。

有效地址可通过变址寻址求得，即有效地址等于变址寄存器（选择16个之一）内容加上位移量。

5．指令格式结构如下所示，试分析指令格式及寻址方式特点。

答：该指令格式及寻址方式特点如下：(1)该指令为单字长双操作数指令，源操作数和目的操作数均由寻址方式和寄存器构成，寄存器均有8个，寻址方式均有8种。

根据寻址方式的不同，指令可以是RR型、RS型、也可以是SS型；(2)因为OP为4位，所以最多可以有16种操作。

白中英《计算机组成原理》(第5版)笔记和课后习题详解复习答案

白中英《计算机组成原理》(第5版)笔记和课后习题详解复习答案

白中英《计算机组成原理》（第5版）笔记和课后习题详解完整版>精研学习网>无偿试用20％资料
全国547所院校视频及题库全收集
考研全套>视频资料>课后答案>往年真题>职称考试
第1章计算机系统概论
1.1复习笔记
1.2课后习题详解
第2章运算方法和运算器
2.1复习笔记
2.2课后习题详解
第3章多层次的存储器
3.1复习笔记
3.2课后习题详解
第4章指令系统
4.1复习笔记
4.2课后习题详解
第5章中央处理器
5.1复习笔记
5.2课后习题详解
第6章总线系统
6.1复习笔记
6.2课后习题详解
第7章外存与I/O设备
7.1复习笔记
7.2课后习题详解
第8章输入输出系统
8.1复习笔记
8.2课后习题详解
第9章并行组织与结构
9.1复习笔记
9.2课后习题详解
第10章课程教学实验设计
第11章课程综合设计。

计算机组成原理白中英部分作业解答(第四章)

计算机组成原理白中英部分作业解答(第四章)

2016/6/26
计算机组成原理 计算机学院
11/12
2016/6/26
计算机组成原理 计算机学院
8/12
2） OP（6位） I（1位） A（9位）
指令直接寻址的范围为29
若采用间接寻址方式，则指令可寻址的范围 为主存容量的大小。
2016/6/26
计算机组成原理 计算机学院
9/12
第三章
补充2.（1）0 000 00 0表示为直接寻址，故有效地址EA=00000Q 2）1 000 00 1表示间接寻址，一级形式地址为00000Q，此 地址指向内容为1 000 02，也为间址，二 级形式地址为00002Q，该地址指向为内容 为0 543 04，直接寻址，因此有效地址 EA=00004Q 3）1 707 10 1表示间址，一级形式地址为00010Q，此地址 指向内容为1 000 05，也为间址，二级 计算机组成原理
计算机学院 10/12
2016/6/26
第三章
补充2. 3）1 707 10 1表示间址，一级形式地址为00010Q，此地址 指向内容为1 000 05，也为间址，二级形 式地址为00005Q，该地址指向为内容为1 000 01，仍间址，三级形式地址为00001Q， 该地址指向内容为0 467 10，直接寻址， 因此有效地址EA=00010Q 4）0 123 05Q 0表示直接寻址，故有效地址EA=00005Q
OP（6位）
X组成原理 计算机学院
5/12
8.（2）为了增加寻址方式，可以适当增加寻 址模式位，比如增加到3位，则可以表示8种 寻址方式。
OP（6位） X（3位） A
2016/6/26
计算机组成原理 计算机学院
6/12

计算机组成原理第四章课下练习题答案

计算机组成原理第四章课下练习题答案

CH4 作业答案一、判断题1.√2. √3.×4. √5. √6. ×7. ×8. √9. √10. ×二、选择题1.D2.A3.A4.B5.C6.D7.C8.C9.A10.A 11.D 12.B 13.A 14.C 15.D 16.C 17.D 18.D19.A 20.D 21.C三、填空题1.答：程序和数据；存储位置2.答：无关；随机访问3.答：存储体；读写电路4.答：随机存储器( R A M )5.答 : 行选通列选通6.答 : 647.答 : 双稳态电路刷新 ( 或恢复 )8.答 : 两行选通列选通9.答 :刷新10.答 : 地址线控制11.答 : 地址片选12.答 : 8 413.答 : 20 1614.答 : 可多次擦写紫外线照射15.答 : 一次性写入的可编程芯片16.答 : 容量小速度快17.答 : 快速度18.答 : 虚拟存储器19.答 : 主存-辅存主存容量不足20.答 : 虚拟地址( 逻辑地址) 实际地址( 物理地址)21.答 : Ca c h e 的访问命中率22.答 : 一快块冲突23.答 : 8 1324.答 : 1024 6425.答 : 寄存器 Cache 主存辅存26.答 : 掩膜 R O M27.答:3FFFFH28.答 : 存储容量；存取周期29.答:ROM RAM 顺序存储器直接存储器30.答:地址寄存器地址译码器31.答:1024 6432.答:程序访问内存的局限性33.答:静态RAM 动态RAM34.答 : 19 1635.答 : 全相联直接36.答 : 存储介质37.答 : 半导体存储器、磁存储器光存储器38.答 : 非易失性存储器易失性存储器39.答 : 普通 R O M 可编程 R O M 可擦写可编程 R O M 电可擦可编程 R O M40.答 : c ach e 主存磁盘光盘41.答 : 6442.答 : 主存辅存逻辑物理地址映射43.答 : 掩膜 R O M44.答 : 1024 1024 845.答 : 存储体地址寄存器读写电路46.答 : 读/ 写时间47.答 : 电容是否充电定时刷新48.答：静态RAM。

计算机组成原理-白中英-单元练习四

计算机组成原理-白中英-单元练习四

单元练习四一、单项选择题1.关于主存，以下叙述正确的是（）A CPU可直接访问主存，但不能直接访问辅存B CPU可直接访问主存，也能直接访问辅存C CPU不能直接访问主存，也不能直接访问辅存D CPU不能直接访问主存，但能直接访问辅存2.关于主存，以下叙述中正确的是（）A 主存的存取速度可与CPU匹配B 主存是RAM，不包括ROMC 辅存中的程序需要调入主存才能运行D 若指令的地址码为20位，则主存容量一定是1MB3. 关于主存，以下叙述中正确的是（）A 主存比辅存小，但存取速度快B 主存比辅存大，且存取速度快C 比辅存小，且存取速度慢D 比辅存大，但存取速度慢4.计算机主存储器读写时间的数量级为（）A 秒（s）B 毫秒（ms）C 微秒（us）D 纳秒（ns）5.可用作主存的是（）A 半导体存储器B 光存储器C 顺序存取存储器D 直接存取存储器6.用户程序所放的主存空间属于（）A 随机存取存储器B 顺序存取存储器C 只读存储器D 直接存取存储器7.断电后，将丢失信息的是（）A ROMB RAMC 磁盘D 光盘8.外存是（）A 机箱外部的存储器B CPU外部的存储器C 主机外部的存储器D 系统基本配置外的存储器9.可用辅存的是（）A 半导体存储器B 光存储器C CacheD ROM10．下面的存储器中，属于顺序存取存储器的是（）A 主存B 磁盘C 磁带D 光盘11.存储器读写的信息必须经过（）A 数据缓冲寄存器B 地址寄存器C 累加器D 指令寄存器12.为解决CPU和主存的速度匹配问题，可采用（）A 辅存B CacheC 缓冲区D 通用寄存器13.Cache和主存之间的信息交换通过（）A 硬件实现B 硬件和软件实现C 软件实现D 用户调度实现14.16Kⅹ32位存储器芯片的地址线有（）A 5条B １４条C ３２条D ４６条15.计算机系统采用层次化存储结构是为了（）A 便于保存大量的数据B 减少主机箱的体积C 便于读写操作D 解决容量、速度、价格之间的矛盾16.为组成2Kⅹ8位的主存，可用两片（）A 1Kⅹ4位芯片串联B 1Kⅹ8位芯片并联C 2Kⅹ4位芯片串联D 2Kⅹ8位芯片并联17.某微机的字长为16位，主存有1MB，并按字编址，则寻址范围为（）A 512KB B 1MBC ２MBD 16MB18.某512ⅹ8位芯片的引脚包括电源线、接地线、地址线、数据线、控制线（一条读线和一条写线）。

(完整版)计算机组成原理第4章作业参考答案

第4章部分习题参考答案【4-4】已知X和Y，试用它们的变形补码计算出X + Y，并指出结果是否溢出（3）X = -0.10110，Y = -0.00001解：[X]补= 1.01010 [Y]补= 1.111111 1 . 0 1 0 1 0+ 1 1 . 1 1 1 1 11 1 . 0 1 0 0 1无溢出，X+Y = -0.10111【4-5】已知X和Y，试用它们的变形补码计算出X - Y，并指出结果是否溢出（3）X = 0.11011，Y = -0.10011解：[X]补= 0.11011 [-Y]补= 0.100110 0 . 1 1 0 1 1+ 0 0 . 1 0 0 1 10 1 . 0 1 1 1 0结果正溢【4-8】分别用原码乘法和补码乘法计算X * Y（1）X = 0.11011，Y = -0.11111法一：原码一位乘算法解：|X| = 0.11011→B |Y| = 0.11111→C 0→AA C 说明1 1 1 1 1C5 = 1, +|X|1 1 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 1 1 1 部分积右移一位→C5 = 1, +|X|1 0 1 1 1 部分积右移一位→C5 = 1, +|X|0 1 0 1 1 部分积右移一位→C5 = 1, +|X|0 0 1 0 1 部分积右移一位→|X * Y| = 0.1101000101Ps = Xs ⊕ Ys = 0 ⊕ 1 = 1X*Y = -0.1101000101法二：补码一位乘算法解：[X]补= 0.11011→B [Y]补= 1.00001→C [-X]补= 1.00101 0→AA C 附加说明0 0. 0 0 0 0 0 1 0 0 0 0 1 0+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 11 1. 1 0 0 1 0 1 1 0 0 0 0 1 部分积右移一位→+0 0. 1 1 0 1 1 C4C5 = 01 +|X|0 0. 0 1 1 0 10 0. 0 0 1 1 0 1 1 1 0 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 1 1 00 0. 0 0 0 1 1 0 1 1 1 0 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 1 10 0. 0 0 0 0 1 1 0 1 1 1 0 0 部分积右移一位→+0 0. 0 0 0 0 0 C4C5 = 00 +00 0. 0 0 0 0 10 0. 0 0 0 0 0 1 1 0 1 1 1 0 部分积右移一位→+1 1. 0 0 1 0 1 C4C5 = 10 -|X|1 1. 0 0 1 0 1[X*Y]补= 11.0010111011X*Y = -0.1101000101【4-10】计算X/Y（2）X = -0.10101，Y = 0.11011原码恢复余数法：解：|X| = -0.101010→A |Y| = 0.110110→B [-|Y|]补= 1.00101 0→C0 0. 1 0 1 0 1 0 0 0 0 0 0+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 0 1 0 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 0 1 0 1 0 0 0 0 0 0 商00 1. 0 1 0 1 0 0 0 0 0 0 0 左移←+1 1. 1 1 0 0 1 -|Y|0 0. 0 1 1 1 1 0 0 0 0 0 1 >0，商10 0. 1 1 1 1 0 0 0 0 0 1 0 左移←+1 1. 0 0 1 0 1 -|Y|0 0. 0 0 0 1 1 0 0 0 0 1 1 >0，商10 0. 0 0 1 1 0 0 0 0 1 1 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 0 1 0 1 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 0 1 1 0 0 0 0 1 1 0 商00 0. 0 1 1 0 0 0 0 1 1 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1．1 0 0 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 0 1 1 0 0 0 0 1 1 0 0 商00 0. 1 1 0 0 0 0 1 1 0 0 0 左移←+1 1. 0 0 1 0 1 -|Y|1 1. 1 1 1 0 1 <0+0 0. 1 1 0 1 1 +|Y|0 0. 1 1 0 0 0 0 1 1 0 0 0 商0Qs = Xs⊕Ys = 0⊕1 = 1Q = -0.11000，R = 0.11000*2-5【4-11】设浮点数的阶码和尾数部分均用补码表示，按照浮点数的运算规则，计算下列各题（2）X = 2-101*0.101100，Y = 2-100*（-0.101000）解：[X]补= 1011；0.101100[Y]补= 1100；1.011000对阶：△E = Ex – Ey = -5 -（-4）= -1Ex < Ey，将Mx右移一位，Ex+1→Ex[X]’补=1011；0.010110尾数求和：0 0. 0 1 0 1 1 0+1 1. 0 1 1 0 0 01 1. 1 0 1 1 1 0尾数结果规格化：尾数左移1位，阶码减1[X+Y]补＝1011；1.011100X+Y = （-0.100100）*2-101减法算法过程略，X-Y = 0.111110 * 2-100【4-13】用流程图描述浮点除法运算的算法步骤设：被除数X = Mx * 2Ex; 除数Y = My * 2 Ey。

计算机组成原理第四章答案

计算机组成原理第四章答案1. 注册器和存储器是计算机中用于保存数据的两种不同的设备。

注册器是一种用于高速临时存储数据的小型存储设备，它位于CPU内部，用于保存正在执行的指令、数据以及中间结果。

存储器则是一种用于永久保存数据的设备，它通常是外部的、容量较大的设备，如硬盘、固态硬盘或者内存条。

2. 计算机中的存储器分为主存储器和辅助存储器两种类型。

主存储器是计算机中用于临时保存指令和数据的存储设备，它的容量较小但速度较快。

辅助存储器则是一种容量较大但速度较慢的存储设备，用于永久保存数据和程序文件，如硬盘。

3. 冯·诺依曼计算机的基本构成包括中央处理器（CPU）、存储器、输入设备和输出设备。

其中，CPU负责执行计算机指令并控制计算机的运行，存储器用于保存指令和数据，输入设备用于将外部数据输入计算机，输出设备用于将计算结果输出给用户。

4. 计算机的运算速度主要取决于CPU的运算速度，而CPU的运算速度受到时钟频率、指令周期和执行指令的效率等多个因素影响。

时钟频率是CPU每秒钟钟摆的次数，它决定了CPU的基本工作速度；指令周期是指CPU执行一条指令所需的时间，它由时钟频率决定；指令的执行效率则取决于CPU的微操作执行速度。

5. 指令流水线是一种提高CPU执行效率的技术。

它将执行一条指令的过程分为多个阶段，并让多条指令在不同的阶段同时执行，从而实现指令的并行执行。

指令流水线可以提高CPU 的吞吐量，减少指令执行的延迟。

6. 高速缓存是一种用于提高CPU访问存储器效率的技术。

它位于CPU内部，与主存储器之间，用于保存最近访问的指令和数据。

高速缓存的访问速度比主存储器快，可以减少CPU 对主存储器的访问次数，提高CPU的执行效率。

7. 数据的表示方式包括原码、反码和补码。

原码是用最高位表示符号位，其余位表示数值的方式；反码是对原码取反得到的表示方式；补码是对反码加1得到的表示方式。

补码表示方式可以解决原码和反码相加减时的进位问题，同时将负数的表示范围扩展了一倍。

计算机组成原理白中英版第五版课后答案

第1章 计算机系统概论
4. 冯诺依曼型计算机的主要设计思想是什 么？它包括哪些主要组成部分？
冯诺依曼计算机的主要设计思想 存储程序并按地址顺序执行 冯诺依曼计算机主要包括 存储器、运算器、控制器、输入和输出五部分组成
2015年3月25日星期三
2
5. 什么是存储容量？什么是单元地址？ 什么是数据字？什么是指令字？
2015年3月25日星期三
8
2. 设[X]补＝a7.a6 a5··· a0 ，其中ai 取0或1， 若要X>-0.5，求a0 a1 a2 ··· a7 的取值。
若a7 ＝0，则X为正数，显然a0··· a6取任何值均可。 若a7 ＝1，则X为负数，[X]移＝0. a6 a5 ··· a0
∵ －0.5D = －0.100000B，则[－0.5D ]移＝0.100000 ∴ 若要X>－0.5，即等价于[X]移> [－0.5D ]移 即0. a6 a5··· a0>0.100000，因此必须是a5··· a0不全为0。
2015年3月25日星期三
负数范围－2127 ～－ (2-1+2-23) * 2-128
11
4、将下列十进制数表示成IEEE754标准的 32位浮点规格化数。
27/64
27/64 = 0.011011B = 1.1011 * 2-2 e=－2，则E＝e＋127＝125 ∴ 规格化数
－27/64
符号位 0 阶码(8) 尾数(23)
② x＝－11111 y＝－11011
机器内部补码数据： [x]补＝ 1 00001 算前求补器输出： |x|= 11111 乘法阵列： |x| ×|y| ＝ 1 1 0 1 0 0 0 1 0 1 算后求补输出： [x×y]补＝ 0 1101000101

计算机组成原理课后答案（白中英第四版）第四章

计算机组成原理课后答案（⽩中英第四版）第四章第四章1.不合理。

指令最好半字长或单字长，设16位⽐较合适。

2.3.(1)RR 型指令(2)寄存器寻址(3)单字长⼆地址指令(4)操作码字段OP 可以指定26=64种操作4.(1)双字长⼆地址指令，⽤于访问存储器。

操作码字段可指定64种操作。

(2)RS 型指令，⼀个操作数在通⽤寄存器（共16个），另⼀个操作数在主存中。

(3)有效地址可通过变址寻址求得，即有效地址等于变址寄存器（共16个）内容加上位移量。

5.(1)双操作数指令(2)23=8种寻址⽅式(3)24=16种操作6.(1)直接寻址⽅式(2)相对寻址⽅式(3)变址寻址⽅式(4)基址寻址⽅式(5)间接寻址⽅式(6)变址间接寻址⽅式7.40条指令需占6位，26=64，剩余24条可作为扩充4种寻址⽅式需占2位剩余8位作为地址X = 00 直接寻址⽅式 E = DX = 01 ⽴即寻址⽅式X = 10 变址寻址⽅式 E = （R ）+DX = 11 相对寻址⽅式 E = （PC ）+D2位E = PC H -DX = 01 ⽴即寻址⽅式X = 10 直接寻址⽅式 E = D(2)PC ⾼8位形成主存256个页⾯，每页K M 42561 个单元 (3)寻址模式X = 11尚未使⽤，故可增加⼀种寻址⽅式。

由于CPU 中给定的寄存器中尚可使⽤PC ，故可增加相对寻址⽅式，其有效地址E = PC+D ，如不⽤相对寻址，还可使⽤间接寻址，此时有效地址E = （D ）。

当位移量变成23位时，寻址模式变成3位，可有更多的寻址⽅式。

9. 16个通⽤寄存器占4位，64种操作占6位，剩下22位⽤于存储器地址，采⽤R为基址寄存器寻址，地址＝（R）＋D 当基址最⼤，D也是最⼤的时候，寻址能⼒最⼤⽽寄存器是32位的，故最⼤存储空间是232＋222 = 4GB＋4MB。

11.C12.(1)寄存器(2)寄存器间接(3)⽴即(4)直接(5)相对、基值、变址。

  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

9、某机字长为32位，CPU中有 个32位通用寄存器，设计 、某机字长为 位 中有16个 位通用寄存器 位通用寄存器， 中有 一种能容纳64种操作的指令系统，如果采用通用寄存器作 一种能容纳 种操作的指令系统， 种操作的指令系统 为基址寄存器， 型指令的最大存储空间是多少？ 为基址寄存器，则RS型指令的最大存储空间是多少？ 型指令的最大存储空间是多少
40条指令 条指令 指令操作码需6位 种编码未用； 指令操作码需 位，26=64，其中 种编码未用； ，其中24种编码未用 4种寻址方式 种寻址方式 寻址特征需2位； 寻址特征需 位 单字长单地址指令 设计方案： 设计方案：
寻址方式 直接寻址方式 立即寻址方式 相对寻址方式 寻址特征X 有效地址E 寻址特征 有效地址 00 01 10 11 E=D D=Imm E=(R)+D E=(PC)+D
6、一种单地址指令格式如下所示，R变址寄存器，R1 、一种单地址指令格式如下所示， 变址寄存器 变址寄存器， 基址寄存器，PC程序计数器，填写下列寻址方式。 基址寄存器， 程序计数器，填写下列寻址方式。 程序计数器
操作码OP 操作码OP 寻址方式 直接寻址 相对寻址 变址寻址 基址寻址 间接寻址 基址间接寻址 间接特征I 间接特征I 寻址模式X 寻址模式X 形式地址D 形式地址D 有效地址E 有效地址 E=D E=(PC)+D E=(R)+D E=(R1)+D E=(D) E=址 ＝（R1）＋ ，其中R1为32位的； 操作数 的地址E ＝（ ）＋D，其中 为 位的； 的地址 ）＋ 位的 若系统的地址总线≤32位，则可寻址整个主存； 位 则可寻址整个主存； 若系统的地址总线 若系统的地址总线＞32位，则可寻址的最大存储空间为 位 232+218
12、根据操作数所在的位置，指出其寻址方式。 、根据操作数所在的位置，指出其寻址方式。 1. 操作数在寄存器中，为 操作数在寄存器中，
操作码OP 操作码 6位 位 指令格式 64种操作 种操作 操作数R 操作数 4位 位 操作码占 位 操作码占6位； 基址寄存器R1 基址寄存器 4位 位 形式地址D 形式地址 18位 位
16个通用寄存器 一个操作数和基址寄存器各占4位； 个通用寄存器 一个操作数和基址寄存器各占 位 单字长指令 形式地址占32 形式地址占 – 6 – 4 – 4 = 18位； 位
方案2： 方案 ：通用寄存器作为变址寄存器
6位 OP 2位 寻址特征 4位 寄存器 4位 形式地址 各操作数的寻址范围： 各操作数的寻址范围： 立即数寻址方式 指令中的立即数不能超过4位 指令中的立即数不能超过 位； 直接寻址方式 直接地址为4位 可直接寻址范围为2 个单元； 直接地址为 位，可直接寻址范围为 4个单元； 变址寻址方式 E=（R）+D，其中变址寄存器 为16位； （ ） ，其中变址寄存器R为 位 由于主存容量64K字，可直接寻址整个主存空间； 由于主存容量 字 可直接寻址整个主存空间； 相对寻址方式 E=（PC）+D，可直接寻址整个主存空间； （ ） ，可直接寻址整个主存空间；
4. 操作数地址（主存）在指令中，为 直接寻址 方 操作数地址（主存）在指令中，
4、指令格式结构如下所示，试分析指令格式 、指令格式结构如下所示， 与寻址方式特点。 与寻址方式特点。
15 OP 10 9 8 7 4 —— 源寄存器 偏移量（ 位 偏移量（16位） ① 双字长双地址码的 型指令。 双字长双地址码的RS型指令 型指令。 操作码6位 系统中可以包含64种不同的指令 种不同的指令。 ② 操作码 位，系统中可以包含 种不同的指令。 源操作数只能使用寄存器寻址方式； ③ 源操作数只能使用寄存器寻址方式； 目的操作数只能使用变址寻址方式； 目的操作数只能使用变址寻址方式； • 其中，变址寄存器可使用16个通用寄存器之一； 其中，变址寄存器可使用 个通用寄存器之一 个通用寄存器之一； 偏移量为16位 偏移量为 位。 3 0 变址寄存器
第4章 指令系统 章
3、指令格式结构如下所示，试分析指令 、指令格式结构如下所示，
格式与寻址方式特点。 格式与寻址方式特点。
15 OP 10 9 8 7 4 3 0 —— 目标寄存器 源寄存器
① 单字长双地址码的 型指令。 单字长双地址码的RR型指令 型指令。 操作码6位 系统中可以包含64种不同的指令 种不同的指令。 ② 操作码 位，系统中可以包含 种不同的指令。 目的操作数只能采用寄存器寻址方式。 ③ 源、目的操作数只能采用寄存器寻址方式。
I 0 0 0 0 1 1
X 00 01 10 11 00 11
7、某计算机字长为 位，主存容量为 、某计算机字长为16位 主存容量为64K字，采用 字 单字长单地址指令，共有40条指令 试采用直接、 条指令， 单字长单地址指令，共有 条指令，试采用直接、 立即、变址、相对四种寻址方式设计指令格式。 立即、变址、相对四种寻址方式设计指令格式。
剩余8位作为形式地址； 剩余 位作为形式地址； 位作为形式地址 变址寻址方式 方案1：专用变址寄存器； 方案 ：专用变址寄存器； 方案2：通用寄存器作为变址寄存器； 方案 ：通用寄存器作为变址寄存器；
方案1： 方案 ：专用变址寄存器
6位 OP 2位 寻址特征 8位 形式地址 各操作数的寻址范围： 各操作数的寻址范围： 立即数寻址方式 指令中的立即数不能超过8位 指令中的立即数不能超过 位； 直接寻址方式 直接地址为8位 可直接寻址范围为 个单元； 直接地址为 位，可直接寻址范围为28个单元； 变址寻址方式 E=（R）+D，其中变址寄存器 为16位； （ ） ，其中变址寄存器R为 位 由于主存容量64K字，可直接寻址整个主存空间； 字 可直接寻址整个主存空间； 由于主存容量 相对寻址方式 E=（PC）+D，可直接寻址整个主存空间； （ ） ，可直接寻址整个主存空间；
寄存器 寻址方式； 寻址方式；
2. 操作地址在寄存器，为 寄存器间接 寻址方式； 操作地址在寄存器， 寻址方式； 3. 操作数在指令中，为 操作数在指令中， 式； 5. 操作数的地址为某一寄存器内容与位移量之和， 操作数的地址为某一寄存器内容与位移量之和，
相对，基址， 寻址方式； 可以是 相对，基址，变址 寻址方式； 立即数 寻址方式； 寻址方式；