计算机组成原理第四章单元测试题

计算机组成原理第四章单元测试（二）（含答案）第四章存储系统(二)测试1、32位处理器的最大虚拟地址空间为A、2GB、4GC、8GD、16G2、在虚存、内存之间进行地址变换时，功能部件（）将地址从虚拟（逻辑）地址空间映射到物理地址空间A、TLBB、MMUC、CacheD、DMA3、在程序执行过程中，Cache与主存的地址映象是由A、用户编写程序完成B、操作系统完成C、编译系统完成D、硬件自动完成4、某计算机的存储系统由cache和主存组成。

某程序执行过程共访存2000次，其中访问cache缺失(未命中）100次，则该程序执行过程中Cache的命中率为A、80%B、85%C、90%D、95%5、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内任意一行的位置上，则这种映射方法称为A、全相联映射B、直接映射C、2-路组相联映射D、混合映射6、采用虚拟存储器的主要目的是A、提高主存储器的存取速度B、扩大主存储器的存储空间，且能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间7、虚拟存储器中，程序执行过程中实现虚拟地址到物理地址映射部件（系统）是A、应用程序完成B、操作系统和MMU配合完成C、编译器完成D、MMU完成8、相联存储器是按( )进行寻址访问的存储器A、地址B、内容C、堆栈D、队列9、以下哪种情况能更好地发挥Cache的作用A、程序中存在较多的函数调用B、程序的大小不超过内存容量C、程序具有较好的时间和空间局部性D、递归子程序10、以下关于虚拟存储管理地址转换的叙述中错误的是（）A、地址转换是指把逻辑地址转换为物理地址B、一般来说，逻辑地址比物理地址的位数少C、地址转换过程中可能会发生“缺页”D、MMU在地址转换过程中要访问页表项11、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。

问主存第3000号单元所在主存块对应的cache组号是A、1B、5C、13D、2912、下列关于MMU的叙述中，错误的是（）A、MMU是存储管理部件B、MMU负责主存地址到Cache地址的映射C、MMU参与虚拟地址到物理地址的转换D、MMU配合使用TLB 地址转换速度更快13、下列关于主存与cache地址映射方式的叙述中正确的是（）A、全相联映射方式比较适用于大容量CacheB、直接映射是一对一的映射关系，组相联映射是多对一的映射关系C、在Cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率D、在Cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率14、下列关于CaChe的说法中，错误的是（）A、CaChe对程序员透明B、CaChe行大小与主存块大小一致C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置D、读操作也要考虑CaChe与主存的一致性问题15、下列关于CaChe的论述中，正确的是A、采用直接映射时，CaChe无需使用替换算法B、采用最优替换算法，CaChe的命中率可达到100％C、加快CaChe本身速度，比提高CaChe命中率更能提升存储系统的等效访问速度D、CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度16、某计算机系统中，CaChe容量为512 KB，主存容量为256 MB，则CaChe 一主存层次的等效容量为A、512 KBB、256 MBC、256 MB+512 KBD、256 MB - 512 KB17、下列关于Cache的描述中正确的是( )A、Cache存储器是内存中的一个特定区域B、Cache存储器的存取速度介于内存和磁盘之间C、Cache存储器中存放的内容是内存的副本D、Cache中存放正在处理的部分指令和数据18、关于TLB和Cache,下面哪些说法中正确的是( )A、TLB和Cache中存的数据不同B、TLB 访问缺失(miss)后，可能在Cache中直接找到页表内容C、TLB miss会造成程序执行出错，但是Cache miss不会D、TLB和Cache都采用虚拟地址访问19、在下列因素中，与Cache的命中率有关的是( )A、Cache块大小B、Cache的总容量C、主存的存取时间D、替换算法20、下面有关Cache的说法中正确的是( )A、设置Cache的目的，是解决CPU和主存之间的速度匹配问题B、设置Cache的理论基础，是程序访问的局部性原理C、Cache与主存统一编址，Cache地址空间是主存的一部分D、Cache功能均由硬件实现，对程序员透明21、下列关于存储系统的描述中正确的是( ）A、每个程序的虚地址空间可以远大于实地址空间，也可以远小于实地址空间B、多级存储体系由cache、主存和虚拟存储器构成C、Cache和虚拟存储器这两种存储器管理策略都利用了程序的局部性原理D、当Cache未命中时，CPU以直接访问主存，而外存与CPU之间则没有直接通路22、下列关于TLB、cache和虚存页(Page)命中组合情况中，一次访存过程中可能发生的是( ）A、TLB命中、cache命中、Page命中B、TLB未命中、cache命中、Page命中C、TLB未命中、cache未命中、Page命中D、TLB未命中、cache命中、Page未命中23、下列RAID组中需要的最小硬盘数为3个的是（）A、RAID 1B、RAID 3C、RAID 5D、RAID 1024、下列RAID技术中采用奇偶校验方式来提供数据保护的是（）A、RAID 1B、RAID 3C、RAID 5D、RAID 1025、在请求分页存储管理方案中，若某用户空间为16个页面，页长1 K B，虚页号0、1、2、3、4对应的物理页号分别为1、5、3、7、2。

第4章 数值的机器运算4-2．某加法器采用组内并行，组间并行的进位链，4位一组，写出进位信号C6逻辑表达式。

[解] 组间并行的进位链，产生的最低一组的进位输出为：C4=G1*+P1*C0 （其中：G1*=G4+P4G3+P4P3G2+P4P3P2G1；P1*=P4P3P2P1）然后在组内产生进位信号C6：C6=G6+P6C5=G6+P6G5+P6P5C44-4．已知X和Y，使用它们的变形补码计算出X+Y，并指出结果是否溢出。

（1）X=0.11011，Y=0.11111（2）X=0.11011，Y=-0.10101（3）X=-0.10110，Y=-0.00001（4）X=-0.11011，Y=0.11110[解]（1）[X]补=0.11011，[Y]补=0.1111100.11011 [X]补+00.11111 [Y]补01.11010 [X+Y]补 结果正溢出！（2）[X]补=0.11011，[Y]补=1.0101100.11011 [X]补+11.01011 [Y]补00.00110 [X+Y]补 结果不溢出！X+Y=0.00110（3）[X]补=1.01010，[Y]补=1.1111111.01010 [X]补+11.11111 [Y]补11.01001 [X+Y]补 结果不溢出！X+Y=-0.10111（4）[X]补=1.00101，[Y]补=0.1111011.00101 [X]补+00.11110 [Y]补00.00011 [X+Y]补 结果不溢出！X+Y=0.000114-5．已知X和Y，使用它们的变形补码计算出X-Y，并指出结果是否溢出。

（1）X=0.11011，Y=-0.11111（2）X=0.10111，Y=0.11011（3）X=0.11011，Y=-0.10011（4）X=-0.10110，Y=-0.00001[解]（1）[X]补=0.11011，[Y]补=1.00001， [-Y]补=0.1111100.11011 [X]补+00.11111 [-Y]补01.11010 [X-Y]补 结果正溢出！（2）[X]补=0.10111，[Y]补=0.11011, [-Y]补=1.0010100.10111 [X]补+11.00101 [-Y]补11.11100 [X-Y]补 结果不溢出！X-Y=11.11100（3）[X]补=0.11011，[Y]补=1.01101, [-Y]补=0.1001100.11011 [X]补+00.10011 [-Y]补01.01110 [X-Y]补 结果正溢出！（4）[X]补=1.01010，[Y]补=1.11111，[-Y]补=0.0000111.01010 [X]补+00.00001 [-Y]补11.01011 [X-Y]补 结果不溢出！X-Y=-0.101014-6．已知：X=0.1011，Y=-0.0101求：[X/2]补 ,[X/4]补 ,[-X]补 ,[Y/2]补 ,[Y/4]补 ,[-Y]补,[2Y]补[解] 由[X]补=0.1011,[Y]补=1.1011 得：[X/2]补=0.0101，[X/4]补=0.0010，[-X]补=1.0101[Y/2]补=1.1101，[Y/4]补=1.1110，[-Y]补=0.0101，[2Y]补=1.01104-7. 设下列数据长8位，包括一位符号位，采用补码表示，分别写出每个数右移或左移两位之后的结果（1）0.1100100 (2) 1.0011001 (3) 1.1100110 （4）1.0000111[解] （1）右移两位后为 0.0011001 左移两位后为1.0010000（溢出）或0.0010000 （2）右移两位后为 1.1100110 左移两位后为0.1100100（溢出）或1.1100100（3）右移两位后为1.1111001 左移两位后为 1.0011000（4）右移两位后为 1.11000001 左移两位后为0.0011100（溢出）或1.00111004-8．分别用原码乘法和补码乘法计算X×Y.(1) X=0.11011,Y=－0.11111(2) X=－0.11010,Y=－0.01110[解]原码乘法：（1）|X|=0.11011 → B, |Y|=0.11111 →C，0→A5=1，+ |X|00.1101100.01101 1 0 1 1 1 1 部分积右移1位5=1，+ |X|01.0100000.10100 0 1 0 1 1 1 部分积右移1位5=1，+ |X|01.0111100.10111 1 0 1 0 1 1 部分积右移1位5=1，+ |X|01.1001000.11001 0 1 0 1 0 1 部分积右移1位5=1，+ |X|01.1010000.11010 0 0 1 0 1 0 部分积右移1位所以， |X×Y|=0.1101000101X×Y=-0.1101000101（2） |X|=0.11010 → B， |Y|=0.01110 → C， 0→A5=0，+ 000.0000000.00000 0 0 0 1 1 1 部分积右移1位5=1，+ |X|00.1101000.01101 0 0 0 0 1 1 部分积右移1位5=1，+ |X|01.0011100.10011 1 0 0 0 0 1 部分积右移1位5=1，+ |X|01.0110100.10110 1 1 0 0 0 0 部分积右移1位5=0，+ 000.1011000.01011 0 1 1 0 0 0 部分积右移1位所以, |X×Y|=0.010*******X×Y=+0.010*******补码乘法：（1）[X]补=0.11011 → B, [Y]补=1.00001 → C， 0 → A[-X]补说明 + [-X]补5C 6=10，+ [-X]补11.0010111.10010 1 1 0 0 0 0 1 部分积右移1位+ [X]补5C 6=01，+ [X]补00.0110100.00110 1 1 1 0 0 0 0 部分积右移1位5C 6=00，+ 000.0011000.00011 0 1 1 1 0 0 0 部分积右移1位5C 6=00，+ 000.0001100.00001 1 0 1 1 1 0 0 部分积右移1位5C 6=00，+ 000.0000100.00000 1 1 0 1 1 1 0 部分积右移1位+ [-X]补 5C 6=10，+ [-X]补所以， [X×Y]补=1.0010111011X×Y =-0.1101000101（2）[X]补=1.00110 → B， [Y]补=1.10010 → C， 0→A[-X]补说明5C 6=00，+ 01位+ [-X]补 00.11010 C 5C 6=10,+ [-X]补00.1101000.01101 0 0 1 1 0 0 1 部分积右移1位+ [X]补 11.00110 C 5C 6=01，+ [X]补11.1001111.11001 1 0 0 1 1 0 0 部分积右移1位+ 0 00.00000 C 5C 6=00，+ 011.1100111.11100 1 1 0 0 1 1 0 部分积右移1位+ [-X]补 00.11010 C 5C 6=10，+[-X]补00.1011000.01011 0 1 1 0 0 1 1 部分积右移1位+ 0 5C 6=11，+ 000.01011所以， [X×Y]补=0.010*******X×Y = 0.010*******4-10．分别用原码和补码加减交替法计算X/Y 。

第一章一、选择题1．冯·诺依曼机工作的基本方式的特点是______。

A 多指令流单数据流B 按地址访问并顺序执行指令C 堆栈操作D 存贮器按内容选择地址2．完整的计算机应包括______。

A 运算器、存储器、控制器；B 外部设备和主机；C 主机和实用程序；D 配套的硬件设备和软件系统；3.计算机硬件能直接执行的只有______。

A.符号语言 B 机器语言 C 汇编语言 D 机器语言和汇编语言二、简答题1. 冯·诺依曼计算机的特点是什么？（p8）1、计算机由运算器、存储器、控制器、输入设备和输出设备五大部件组成。

2、指令和数据以同等地位存放于存储器内，并按地址寻访。

3、指令和数据均用二进制表示。

4、指令有操作码和地址码组成，操作码用来表示操作的性质，地址码用来表示操作数在存储器中的位置。

5、指令在存储器内按顺序存放。

通常，指令是顺序执行的，在特定条件下，可根据运算结果或根据设定的条件改变执行顺序。

6、机器以运算器为中心，输入输出设备与存储器间的数据传送通过运算器完成。

三、名词解释CPU、机器字长、存储容量、MIPS、FLOPSCPU（Central Processing Unit 中央处理器）：中央处理器（机），是计算机硬件的核心部件，由运算器和控制器组成。

存储容量=存储单元个数*存储字长MIPS：Million Instruction Per Second，每秒执行百万条指令数，为计算机运算速度指标的一种计量单位FLOPS：Floating Point Operation Per Second，每秒浮点运算次数，计算机运算速度计量单位之一。

第三章一、选择题1．系统总线中控制线的功能是______。

A 提供主存、I / O接口设备的控制信号和响应信号B 提供数据信息C 提供时序信号D 提供主存、I / O接口设备的响应信号2.系统总线地址线的功能是______。

A 选择主存单元地址；B 选择进行信息传输的设备；C 选择外存地址；D 指定主存和I / O设备接口电路的地址；3.同步传输之所以比异步传输具有较高的传输频率是因为同步传输______。

第一章测试1.冯·诺伊曼机工作方式的基本特点是（）。

A:存储器按内容选择地址B:按地址访问并顺序执行指令C:多指令流单数据流D:堆栈操作答案:B2.从器件角度看，计算机经历了四代变化。

但从系统结构看，至今绝大多数计算机仍属于（）型计算机。

A:冯.诺依曼B:实时处理C:智能D:并行答案:A3.至今为止，计算机中的所有信息仍以二进制方式表示的理由是（）。

A:节约元件；B:信息处理方便；C:运算速度快；D:物理器件的性能决定；答案:D4.计算机的目标程序是（）。

A:高级语言程序；B:C++语言程序；C:机器语言程序。

D:汇编语言程序；答案:C5.在下面描述的汇编语言基本概念中，不正确的表述是（）。

A:汇编语言编写的程序执行速度比高级语言快。

B:对程序员的训练要求来说，需要硬件知识；C:用汇编语言编写程序的难度比高级语言小；D:汇编语言对机器的依赖性高；答案:C6.冯·诺依曼型计算机的设计思想主要是（）。

A:微程序方式和存储程序；B:局部性原理和并行性原理。

C:二进制表示和存储程序；D:二进制表示和微程序方式；答案:C7.假设执行一个程序占用的时间tCPU=1s，时钟频率f 为300MHz，CPI 为4，则CPU系统的性能MIPS为（）。

A:4B:300C:25D:75答案:D8.机器字长指CPU一次能处理的数据位数。

（）A:错B:对答案:B9.数字计算机的特点：数值由数字量（如二进制位）来表示，运算按位进行。

（）A:对B:错答案:A10.在冯.诺依曼型计算机中指令和数据放在同一个存储器。

（）A:错B:对答案:B第二章测试1.浮点数的表示范围和精度取决于（）。

A:阶码的位数和尾数的位数B:阶码的机器数形式和尾数的机器数形式C:阶码的机器数形式和尾数的位数D:阶码的位数和尾数的机器数形式答案:A2.计算机中表示地址时，采用（）。

A:补码B:原码C:反码D:无符号数答案:A3.运算器由许多部件组成，其核心部分是（）。

第四章作业答案4.1 解释概念：主存、辅存，Cache, RAM, SRAM, DRAM, ROM, PROM ,EPROM ,EEPROM CDROM, Flash Memory.解：1主存：主存又称为内存，直接与CPU交换信息。

2辅存：辅存可作为主存的后备存储器，不直接与CPU交换信息，容量比主存大，速度比主存慢。

3 Cache: Cache缓存是为了解决主存和CPU的速度匹配、提高访存速度的一种存储器。

它设在主存和CPU之间，速度比主存快，容量比主存小，存放CPU最近期要用的信息。

4 RAM; RAM是随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

5 SRAM: 是静态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠触发器原理存储信息，只要不掉电，信息就不会丢失。

6 DRAM是动态RAM，属于随机存取存储器，在程序的执行过程中既可读出信息又可写入信息。

靠电容存储电荷原理存储信息，即使电源不掉电，由于电容要放电，信息就会丢失，故需再生。

7ROM: 是只读存储器，在程序执行过程中只能读出信息，不能写入信息。

8 PROM: 是可一次性编程的只读存储器。

9 EPROM 是可擦洗的只读存储器，可多次编程。

10 EEPROM: 即电可改写型只读存储器，可多次编程。

11 CDROM 即只读型光盘存储器。

12 Flash Memory 即可擦写、非易失性的存储器。

4.3存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答：存储器的层次结构主要体现在Cache—主存和主存—辅存这两个存储层次上。

Cache—主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。

主存—辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主存。

哈尔滨学院2014年秋季学期单元测试试卷课程名称：计算机组成原理单元名称：第四章数值的机器运算一、填空题1．影响并行加法器速度的关键因素是。

2．A、B均为8位二进制数，A=F0H，B=E0H，则A+B= ，A-B= 。

C4．两个补码数相加，采用1位符号位，当时，表示结果溢出。

A．符号位有进位B．符号位进位和最高数位进位异或结果为0C. 符号位为1D．符号位进位和最高数位进位异或结果为15．在双符号位判断溢出的方案中，出现正溢时，双符号位应当为。

A. 00B. 01C. 10D. 116．在定点机中执行算术运算时会产生溢出，其原因是。

A．主存容量不够 B．操作数过大C．操作数地址过大D．运算结果无法表示7. 当定点运算发生溢出时，应进行。

A. 向左规格化B．向右规格化91112．X、C．n+1 D. n+213．原码加减交替除法又称为不恢复余数法，因此。

A．不存在恢复余数的操作B．当某一步运算不够减时，做恢复余数的操作C．仅当最后一步余数为负时，做恢复余数的操作D．当某一步余数为负时，做恢复余数的操作14．在加法器、寄存器的基础上增加部分控制电路实现除法时，用B寄存器存放。

A．被乘数和被除数B．被乘数和除数C. 乘数和被除数D．乘数和除数15．若浮点数用补码表示，判断运算结果是否是规格化数的方法是。

16．20．计算机中的累加器。

A .没有加法器功能，也没有寄存器功能B．没有加法器功能，有寄存器功能C. 有加法器功能，没有寄存器功能D．有加法器功能，也有寄存器功能21．一个C 语言程序在一台32位机器上运行。

程序中定义了3个变量x 、y 和z ，其中x 和z 为int 型，y 为short 型。

当x=127、y=-9时，执行赋值语句z=x+y 后，x 、y 和z 的值分别是A ．H z H FFF y FH x 00000076,9,0000007===B ．H FFFF z H FFF y FH x 0076,9,0000007===C. H FFFF z H FFF y FH x 0076,7,0000007===D ．H z H FFF y FH x 00000076,7,0000007===222325A. y x +B. y x +-C. y x -D. y x --三、判断题1．进位信号串行传递的加法器称为串行加法器。

《计算机组成原理》各章练习题参考答案第一章思考练习题一.填空1.电子数字计算机可以分为专用计算机和通用计算机两类。

2.硬件采用LSI或VLSI的电子计算机属于计算机发展过程中的第四代。

3.存储器中存放数据和程序。

4.一台计算机包括运算、存储、控制、输入及输出五个单元。

5.完成算术运算和逻辑运算的部件是运算器(或ALU)；运算器的核心是加法器；控制、指挥程序和数据的输入、运行以及处理运算结果的部件是控制器。

6.CPU内部连接各寄存器及运算部件之间的总线是内部总线；CPU同存储器、通道等互相连接的总线是系统总线；中、低速I/O设备之间互相连接的总线是I/O总线。

7.在多总路线结构中，CPU总线、系统总线和高速总线相连通过桥实现。

8.计算机软件一般分为系统软件和应用软件。

9.完整的计算机系统由硬件系统和软件系统构成。

10.机器字长是指一台计算机一次所能够处理的二进制位数量。

11.数据分类、统计、分析属于计算机在数据处理方面的应用。

12.计算机是一种信息处理机，它最能准确地反映计算机的主要功能。

13.个人台式商用机属于微型机。

14.对计算机软硬件进行管理，是操作系统的功能。

15.用于科学技术的计算机中，标志系统性能的主要参数是MFLOPS。

16.通用计算机又可以分为超级机、大型机、服务器、工作站、微型机和单片机六类。

17.“存储程序控制”原理是冯.诺依曼提出的。

18.运算器和控制器构成CPU，CPU和主存构成主机。

19.取指令所用的时间叫取指周期，执行指令所用的时间叫执行周期。

20.每个存储单元都有一个编号，该编号称为地址。

21.现代计算机存储系统一般由高速缓存、主存和辅存构成。

22.计算机能够自动完成运算或处理过程的基础是存储程序和程序控制原理。

二.单选1.存储器用来存放( C )。

A.数据B.程序C.数据和程序D.正在被执行的数据和程序2.下面的描述中，正确的是( B )A.控制器能够理解、解释并执行所有的指令及存储结果。

CH4 作业答案一、判断题1.√2. √3.×4. √5. √6. ×7. ×8. √9. √10. ×二、选择题1.D2.A3.A4.B5.C6.D7.C8.C9.A10.A 11.D 12.B 13.A 14.C 15.D 16.C 17.D 18.D19.A 20.D 21.C三、填空题1.答：程序和数据；存储位置2.答：无关；随机访问3.答：存储体；读写电路4.答：随机存储器( R A M )5.答 : 行选通列选通6.答 : 647.答 : 双稳态电路刷新 ( 或恢复 )8.答 : 两行选通列选通9.答 :刷新10.答 : 地址线控制11.答 : 地址片选12.答 : 8 413.答 : 20 1614.答 : 可多次擦写紫外线照射15.答 : 一次性写入的可编程芯片16.答 : 容量小速度快17.答 : 快速度18.答 : 虚拟存储器19.答 : 主存-辅存主存容量不足20.答 : 虚拟地址( 逻辑地址) 实际地址( 物理地址)21.答 : Ca c h e 的访问命中率22.答 : 一快块冲突23.答 : 8 1324.答 : 1024 6425.答 : 寄存器 Cache 主存辅存26.答 : 掩膜 R O M27.答:3FFFFH28.答 : 存储容量；存取周期29.答:ROM RAM 顺序存储器直接存储器30.答:地址寄存器地址译码器31.答:1024 6432.答:程序访问内存的局限性33.答:静态RAM 动态RAM34.答 : 19 1635.答 : 全相联直接36.答 : 存储介质37.答 : 半导体存储器、磁存储器光存储器38.答 : 非易失性存储器易失性存储器39.答 : 普通 R O M 可编程 R O M 可擦写可编程 R O M 电可擦可编程 R O M40.答 : c ach e 主存磁盘光盘41.答 : 6442.答 : 主存辅存逻辑物理地址映射43.答 : 掩膜 R O M44.答 : 1024 1024 845.答 : 存储体地址寄存器读写电路46.答 : 读/ 写时间47.答 : 电容是否充电定时刷新48.答：静态RAM。

第一章计算机系统概论例1，冯·诺依曼机工作的基本方式的特点是什么?解：冯·诺依曼机工作的基本方式的特点是：按地址访问并顺序执行指令。

冯·诺依曼机工作原理为：例2，Cache是一种A. ______存储器，是为了解决CPU和主存之间B. ______不匹配而采用的一项重要硬件技术。

现发展为多级cache体系，C. ______分设体系。

解：A. 高速缓冲B. 速度C. 指令cache与数据cache例3，完整的计算机应包括那些部分？解：完整的计算机应包括配套的硬件设备和软件系统。

例4，计算机系统的层次结构是怎样的？解：计算机系统的层次结构如图：第二章 运算方法和运算器例 1.设机器字长32位，定点表示，尾数31位，数符1位，问：(1)定点原码整数表示时，最大正数是多少？最大负数是多少？ (2)定点原码小数表示时，最大正数是多少？最大负数是多少？ 解：（1最大正数：数值 = （231 – 1）10最大负数： 数值 = -（231 – 1）10 （2）定点原码小数表示： 最大正数值 = （1 – 231 ）10最大负数值 = -（1–231 ）10例2.已知 x = - 0.01111 ，y = +0.11001， 求 [ x ]补 ，[ -x ]补 ，[ y ]补 ，[ -y ]补，x + y = ？ ，x – y = ？解：[ x ]原 = 1.01111 [ x ]补 = 1.10001 所以 ：[ -x ]补 = 0.01111[ y ]原 = 0.11001 [ y ]补 = 0.11001 所以 ：[ -y ]补 = 1.00111 [ x ]补 11.10001 [ x ]补 11.10001 + [ y ]补 00.11001 + [ -y ]补 11.00111 [ x + y ]补 00.01010 [ x - y ]补 10.11000所以： x + y = +0.01010 因为符号位相异，结果发生溢出例3.设有两个浮点数 N 1 = 2j1 × S 1 , N 2 = 2j2 × S 2 ,其中阶码2位，阶符1位，尾数四位，数符一位。

《计算机组成原理》第四章总线与时序练习题及答案选择题目：1. 当M/IO 0=,RD 0=,WR=1时，CPU 完成的操作是（ c ）。

A. 存储器读操作B. 存储器写操作C. IO 端口读操作D. IO 端口写操作2. 8086CPU 的时钟频率为5MHz ，它的典型总线周期为（ c ）A. 200nsB. 400nsC. 800nsD. 1600ns3. 某微机最大可寻址的内存空间为16MB ，则其系统地址总线至少应有（ D）条。

A. 32B. 16C. 20D. 244. 8086的系统总线中，地址总线和数据总线分别为（ B ）位。

A. 16,16B. 20,16C. 16,8D. 20,205. 8086CPU 一个总线周期可以读（或写）的字节数为（ B ）A. 1个B. 2个C. 1个或2个D. 4个8086有16条数据总路线，一次可以传送16位二进制，即两个字节的数6. 当8086CPU 采样到READY 引脚为低电平时，CPU 将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址7. 当8086CPU读写内存的一个对准存放的字时，BHE和A0的状态为（ A ）。

A. 00B. 01C. 10D. 118. 当8086CPU采样到READY引脚为低电平时，CPU将（ B ）A. 执行停机指令B. 插入等待周期C. 执行空操作D. 重新发送地址9. 8086CPU的字数据可以存放在偶地址，也可以存放在奇地址。

下列说法正确的是（ A ）A. 堆栈指针最好指向偶地址B. 堆栈指针最好指向奇地址C. 堆栈指针只能指向偶地址D. 堆栈指针只能指向奇地址10. 8086CPU在进行对外设输出操作时，控制信号M/IO和DT/R状态必须是（D ）A. 0,0B. 0,1C. 1,0D. 1,111. 8086CPU复位时，各内部寄存器复位成初值。

复位后重新启动时，计算机将从内存的（ c ）处开始执行指令。

期末试卷（四、五、六章）一、选择题（每小题1分）1 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数外，另一个常需采用（C ）。

A 堆栈寻址方式B 立即寻址方式C 隐含寻址方式D 间接寻址方式2 RISC访内指令中，操作数的物理位置一般安排在（ D ）。

A 栈顶和次栈顶B 两个主存单元C 一个主存单元和一个通用寄存器D 两个通用寄存器3寄存器间接寻址方式中，操作数在（B ）。

A 通用寄存器B 主存单元C 程序计数器 D 堆栈4 机器指令与微指令之间的关系是（A ）。

A 用若干条微指令实现一条机器指令B 用若干条机器指令实现一条微指令C 用一条微指令实现一条机器指令D 用一条机器指令实现一条微指令5描述多媒体CPU基本概念中，不正确的是（ D ）。

A 多媒体CPU是带有MMX技术的处理器B MMX是一种多媒体扩展结构C MMX指令集是一种多指令流多数据流的并行处理指令D 多媒体CPU是以超标量结构为基础的CISC机器6 流水线中造成控制相关的原因是执行（ A ）指令而引起。

A 条件转移B 访内C 算逻D 无条件转移7 PCI总线是一个高带宽且与处理器无关的标准总线。

下面描述中不正确的是（B ）。

A 采用同步定时协议B 采用分布式仲裁策略C 具有自动配置能力D 适合于低成本的小系统8 同步控制是（ C ）。

A 只适用于CPU控制的方式B 只适用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式9 描述PCI总线中基本概念不正确的句子是（CD ）。

A PCI总线是一个与处理器无关的高速外围设备B PCI总线的基本传输机制是猝发式传送C PCI设备一定是主设备D 系统中只允许有一条PCI总线10当前的CPU由（ B ）组成。

A 控制器B 控制器、运算器、cacheC 运算器、主存D 控制器、ALU、主存11流水CPU是由一系列叫做“段”的处理部件组成。

和具备m个并行部件的CPU相比，一个m段流水CPU的吞吐能力是（ D ）。

第四章存储系统(二)测试1、32位处理器的最大虚拟地址空间为A、2GB、4GC、8GD、16G2、在虚存、内存之间进行地址变换时，功能部件（）将地址从虚拟（逻辑）地址空间映射到物理地址空间A、TLBB、MMUC、CacheD、DMA3、在程序执行过程中，Cache与主存的地址映象是由A、用户编写程序完成B、操作系统完成C、编译系统完成D、硬件自动完成4、某计算机的存储系统由cache和主存组成。

某程序执行过程共访存2000次，其中访问cache缺失(未命中）100次，则该程序执行过程中Cache的命中率为A、80%B、85%C、90%D、95%5、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内任意一行的位置上，则这种映射方法称为A、全相联映射B、直接映射C、2-路组相联映射D、混合映射6、采用虚拟存储器的主要目的是A、提高主存储器的存取速度B、扩大主存储器的存储空间，且能进行自动管理和调度C、提高外存储器的存取速度D、扩大外存储器的存储空间7、虚拟存储器中，程序执行过程中实现虚拟地址到物理地址映射部件（系统）是A、应用程序完成B、操作系统和MMU配合完成C、编译器完成D、MMU完成8、相联存储器是按( )进行寻址访问的存储器A、地址B、内容C、堆栈D、队列9、以下哪种情况能更好地发挥Cache的作用A、程序中存在较多的函数调用B、程序的大小不超过内存容量C、程序具有较好的时间和空间局部性D、递归子程序10、以下关于虚拟存储管理地址转换的叙述中错误的是（）A、地址转换是指把逻辑地址转换为物理地址B、一般来说，逻辑地址比物理地址的位数少C、地址转换过程中可能会发生“缺页”D、MMU在地址转换过程中要访问页表项11、假定主存按字节编址，cache共有64行，采用4路组相联映射方式，主存块大小为32字节，所有编号都从0开始。

问主存第3000号单元所在主存块对应的cache组号是A、1B、5C、13D、2912、下列关于MMU的叙述中，错误的是（）A、MMU是存储管理部件B、MMU负责主存地址到Cache地址的映射C、MMU参与虚拟地址到物理地址的转换D、MMU配合使用TLB 地址转换速度更快13、下列关于主存与cache地址映射方式的叙述中正确的是（）A、全相联映射方式比较适用于大容量CacheB、直接映射是一对一的映射关系，组相联映射是多对一的映射关系C、在Cache容量相等条件下，直接映射方式的命中率比组相联方式有更高的命中率D、在Cache容量相等条件下，组相联方式的命中率比直接映射方式有更高的命中率14、下列关于CaChe的说法中，错误的是（）A、CaChe对程序员透明B、CaChe行大小与主存块大小一致C、分离CaChe(也称哈佛结构)是指存放指令的CaChe与存放数据CaChe分开设置D、读操作也要考虑CaChe与主存的一致性问题15、下列关于CaChe的论述中，正确的是A、采用直接映射时，CaChe无需使用替换算法B、采用最优替换算法，CaChe的命中率可达到100％C、加快CaChe本身速度，比提高CaChe命中率更能提升存储系统的等效访问速度D、CaChe的容量与主存的容量差距越大越能提升存储系统的等效访问速度16、某计算机系统中，CaChe容量为512 KB，主存容量为256 MB，则CaChe 一主存层次的等效容量为A、512 KBB、256 MBC、256 MB+512 KBD、256 MB - 512 KB17、下列关于Cache的描述中正确的是( )A、Cache存储器是内存中的一个特定区域B、Cache存储器的存取速度介于内存和磁盘之间C、Cache存储器中存放的内容是内存的副本D、Cache中存放正在处理的部分指令和数据18、关于TLB和Cache,下面哪些说法中正确的是( )A、TLB和Cache中存的数据不同B、TLB 访问缺失(miss)后，可能在Cache中直接找到页表内容C、TLB miss会造成程序执行出错，但是Cache miss不会D、TLB和Cache都采用虚拟地址访问19、在下列因素中，与Cache的命中率有关的是( )A、Cache块大小B、Cache的总容量C、主存的存取时间D、替换算法20、下面有关Cache的说法中正确的是( )A、设置Cache的目的，是解决CPU和主存之间的速度匹配问题B、设置Cache的理论基础，是程序访问的局部性原理C、Cache与主存统一编址，Cache地址空间是主存的一部分D、Cache功能均由硬件实现，对程序员透明。

第4章习题参考答案1．ASCII码是7位，如果设计主存单元字长为32位，指令字长为12位，是否合理？为什么？答：不合理。

指令最好半字长或单字长，设16位比较合适。

一个字符的ASCII 是7位，如果设计主存单元字长为32位，则一个单元可以放四个字符，这也是可以的，只是在存取单个字符时，要多花些时间而已，不过，一条指令至少占一个单元，但只占一个单元的12位，而另20位就浪费了，这样看来就不合理，因为通常单字长指令很多，浪费也就很大了。

2．假设某计算机指令长度为32位，具有双操作数、单操作数、无操作数三类指令形式，指令系统共有70条指令，请设计满足要求的指令格式。

答：字长32位，指令系统共有70条指令，所以其操作码至少需要7位。

双操作数指令3．指令格式结构如下所示，试分析指令格式及寻址方式特点。

答：该指令格式及寻址方式特点如下：(1) 单字长二XXX指令。

(2) 操作码字段OP可以指定26=64种操作。

(3) 源和目标都是通用寄存器（可分指向16个寄存器）所以是RR型指令，即两个操作数均在寄存器中。

(4) 这种指令结构常用于RR之间的数据传送及算术逻辑运算类指令。

4．指令格式结构如下所示，试分析指令格式及寻址方式特点。

15 10 9 8 7 4 3 0答：该指令格式及寻址方式特点如下：(1)双字长二XXX指令，用于访问存储器。

(2)操作码字段OP可以指定26=64种操作。

(3)RS型指令，一个操作数在通用寄存器（选择16个之一），另一个操作数在主存中。

有效XXX可通过变址寻址求得，即有效XXX等于变址寄存器（选择16个之一）内容加上位移量。

5．指令格式结构如下所示，试分析指令格式及寻址方式特点。

答：该指令格式及寻址方式特点如下：(1)该指令为单字长双操作数指令，源操作数和目的操作数均由寻址方式和寄存器构成，寄存器均有8个，寻址方式均有8种。

根据寻址方式的不同，指令可以是RR型、RS型、也可以是SS型；(2)因为OP为4位，所以最多可以有16种操作。

计算机组成原理知到章节测试答案智慧树2023年最新青岛恒星科技学院第一章测试1.以下哪种语言是计算机可以直接识别和执行的（）。

参考答案:机器语言2.计算机系统的层次结构从内到外依次为（）。

参考答案:硬件系统、系统软件、应用软件3.在计算机层次结构中处于最底层级是（）。

参考答案:微程序设计级第二章测试1.所谓三总线结构的计算机是指（）。

参考答案:I/O总线、主存总线和DMA总线三组传输线2.总线复用方式可以（）。

参考答案:减少总线中信号线的数量3.在独立请求方式下，若有N个设备，则（）。

参考答案:有N个总线请求信号和N个总线响应信号4.地址总线传送的是地址信息。

（）参考答案:对5.计算机的各部件通过总线连接实现通信。

（）参考答案:对6.总线按传输信息的不同，可以分为（）。

参考答案:地址总线;控制总线;数据总线第三章测试1.Cache的地址映像中，若主存中的任一块均可映射到Cache内的任一块的位置上，称作（）。

参考答案:全相联映像2.Cache-主存的地址映像中，有（）方式。

参考答案:直接映像;全相联映像;组相联映像3.外部存储器在断电的情况下，信息不会丢失。

（）参考答案:对4.Cache的作用是协调cpu和内存之间速度不匹配的问题。

（）参考答案:对5.内存分为SRAM和DRAM两种不同的类型。

（）参考答案:对6.内存与Cache之间以存储单元为单位进行数据的交换。

（）参考答案:错7.以下属于辅存特点的是（）。

参考答案:价格低;速度慢;容量大8.以下属于cache特点的是（）。

参考答案:价格贵;容量小;速度快9.按存取方式可以把存储器分为（）。

参考答案:只读存储器;顺序存取存储器;随机存取存储器10.按照存储器在计算机系统中的作用地位不同，存储器主要分为（）。

参考答案:主存储器;辅助存储器;高速缓冲存储器11.按照存储器在断电后信息是否还能持续保存，可以把存储器分为（）。

参考答案:非易失性存储器;易失性存储器12.半导体存储器根据信息存储的机理不同分为（）。

计算机组成原理第四章答案1. 注册器和存储器是计算机中用于保存数据的两种不同的设备。

注册器是一种用于高速临时存储数据的小型存储设备，它位于CPU内部，用于保存正在执行的指令、数据以及中间结果。

存储器则是一种用于永久保存数据的设备，它通常是外部的、容量较大的设备，如硬盘、固态硬盘或者内存条。

2. 计算机中的存储器分为主存储器和辅助存储器两种类型。

主存储器是计算机中用于临时保存指令和数据的存储设备，它的容量较小但速度较快。

辅助存储器则是一种容量较大但速度较慢的存储设备，用于永久保存数据和程序文件，如硬盘。

3. 冯·诺依曼计算机的基本构成包括中央处理器（CPU）、存储器、输入设备和输出设备。

其中，CPU负责执行计算机指令并控制计算机的运行，存储器用于保存指令和数据，输入设备用于将外部数据输入计算机，输出设备用于将计算结果输出给用户。

4. 计算机的运算速度主要取决于CPU的运算速度，而CPU的运算速度受到时钟频率、指令周期和执行指令的效率等多个因素影响。

时钟频率是CPU每秒钟钟摆的次数，它决定了CPU的基本工作速度；指令周期是指CPU执行一条指令所需的时间，它由时钟频率决定；指令的执行效率则取决于CPU的微操作执行速度。

5. 指令流水线是一种提高CPU执行效率的技术。

它将执行一条指令的过程分为多个阶段，并让多条指令在不同的阶段同时执行，从而实现指令的并行执行。

指令流水线可以提高CPU 的吞吐量，减少指令执行的延迟。

6. 高速缓存是一种用于提高CPU访问存储器效率的技术。

它位于CPU内部，与主存储器之间，用于保存最近访问的指令和数据。

高速缓存的访问速度比主存储器快，可以减少CPU 对主存储器的访问次数，提高CPU的执行效率。

7. 数据的表示方式包括原码、反码和补码。

原码是用最高位表示符号位，其余位表示数值的方式；反码是对原码取反得到的表示方式；补码是对反码加1得到的表示方式。

补码表示方式可以解决原码和反码相加减时的进位问题，同时将负数的表示范围扩展了一倍。

１．指令长度和机器字长有什么关系？半字长指令、单字长指令、双字长指令分别表示什么意思？解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。

通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。

２．零地址指令的操作数来自哪里？一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得？各举一例说明。

解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。

双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。

例如，前述零地址和一地址的加法指令。

３．某机为定长指令字结构，指令长度１６位；每个操作数的地址码长６位，指令分为无操作数、单操作数和双操作数三类。

若双操作数指令已有K 种，无操作数指令已有L种，问单操作数指令最多可能有多少种？上述三类指令各自允许的最大指令条数是多少？解：X ＝（２４－K）×２６－jL２６k双操作数指令的最大指令数：２４－１。

单操作数指令的最大指令数：１５×２６－１（假设双操作数指令仅１条，为无操作数指令留出１个扩展窗口）。

无操作数指令的最大指令数：２１６－２１２－２６。

其中２１２为表示某条二地址指令占用的编码数，２６为表示某条单地址指令占用的编码数。

此时双操作数和单操作数指令各仅有１条。

４．设某机为定长指令字结构，指令长度１２位，每个地址码占３位，试提出一种分配方案，使该指令系统包含：４条三地址指令，８条二地址指令，１８０条单地址指令。

解：４条三地址指令０００XXX YYY ZZZ…０１１XXX YYY ZZZ８条二地址指令１０００００XXX YYY…１００１１１XXX YYY１８０条单地址指令１０１００００００XXX…１１１１１００１１XXX５．指令格式同上题，能否构成：三地址指令４条，单地址指令２５５条，零地址指令６４条？为什么？解：三地址指令４条０００XXX YYY ZZZ…０１１XXX YYY ZZZ单地址指令２５５条１００００００００XXX…１１１１１１１１０YYY只能再扩展出零地址指令８条，所以不能构成这样的指令系统。

计算机组成原理第四章单元测试（一）（含答案）存储系统（一）单元测验1、CPU可直接访问的存储器是A、磁盘B、主存C、光盘D、磁带2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是A、提高存储系统访问速度B、简化存储管理C、扩大主存容量D、支持虚拟存储技术3、存储字长是指A、存储器地址线的二进制位数B、存放在一个存储单元中的二进制位数C、存储单元总数D、寄存器的数据位数4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为A、0 ~ 32M-1B、0 ~ 128M-1C、0 ~ 64M-1D、0 ~ 16M-15、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为A、18B、22C、24D、306、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为A、64，16B、16，64C、16，16D、64,647、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是A、0000HB、0600HC、0700HD、0B00H8、计算机系统中的存贮器系统是指A、RAM和ROM存贮器B、CacheC、磁盘存储器D、Cache、主存贮器和外存贮器9、用若干片2K′4位的存储芯片组成一个8K′8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是A、0CFFHB、0BFFHC、1BFFHD、0FFFH10、动态存储器刷新以（）为单位进行A、存储单元B、行C、列D、字节11、下列存储器类型中，速度最快的是A、DRAMB、Flash MemoryC、SRAMD、EPROM12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是A、存储器地址线低三位全部为0B、存储器地址线低二位全部为0C、存储器地址线最低为0D、存储器地址线低三位取值随意13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是A、0X12B、0X34C、0X56D、0X7814、关于内存的下列说法中，错误的是A、内存的存取速度不能低于CPU速度，否则会造成数据丢失B、程序只有在数据和代码等被调入内存后才能运行C、采用虚拟内存技术后程序可以在硬盘上直接运行D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位15、下列关于RAM和ROM的叙述中，正确的是A、RAM是易失性存储器，ROM是非失性存储器B、RAM和ROM都采用随机存取的方式进行访问C、Cache可选RAM、ROM做数据存储体D、ROM和RAM都不需要刷新16、下列属于衡量存储器技术指标的是A、存储容量B、存取时间C、存储周期D、存储器带宽17、不需要定时刷新的半导体存储器芯片是A、SRAMB、DRAMC、EPROMD、Flash Memory18、DRAM比SRAM慢，可能的原因包括A、DRAM需要刷新B、DRAM存储体行列地址线复用C、DRAM读之前需要预充电D、DRAM存储单元采用了双译码结构19、全部使用4片32K*8位的SRAM存储芯片，可设计的存储器有A、128K* 8位B、32K* 32位C、64K* 16位D、128K* 16位20、符合存储体系构建思想的是A、时间局部性B、空间局部性C、编程采用顺序结构D、编程采用分支结构21、某计算机主存容量为64K*16,其中ROM区为4K，其余为RAM区，按字节编址。

存储系统（一）单元测验1、CPU可直接访问的存储器是A、磁盘B、主存C、光盘D、磁带2、主存储器和CPU之间增加高速缓冲存储器（Cache）的目的是A、提高存储系统访问速度B、简化存储管理C、扩大主存容量D、支持虚拟存储技术3、存储字长是指A、存储器地址线的二进制位数B、存放在一个存储单元中的二进制位数C、存储单元总数D、寄存器的数据位数4、计算机字长32位，主存容量为128MB，按字编址，其寻址范围为A、0 ~ 32M-1B、0 ~ 128M-1C、0 ~ 64M-1D、0 ~ 16M-15、字位结构为256Kｘ4位SRAM存储芯片，其地址引脚与数据引脚之和为A、18B、22C、24D、306、某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目分别为A、64，16B、16，64C、16，16D、64,647、假定用若干块4K *4位的存储芯片组成一个8K*8位的存储器，则地址0B1F所在芯片的最小地址是A、0000HB、0600HC、0700HD、0B00H8、计算机系统中的存贮器系统是指A、RAM和ROM存贮器B、CacheC、磁盘存储器D、Cache、主存贮器和外存贮器9、用若干片2K´4位的存储芯片组成一个8K´8位的存储器，则地址0B1FH所在的芯片在全局的最大地址是A、0CFFHB、0BFFHC、1BFFHD、0FFFH10、动态存储器刷新以（）为单位进行A、存储单元B、行C、列D、字节11、下列存储器类型中，速度最快的是A、DRAMB、Flash MemoryC、SRAMD、EPROM12、某计算机字长32位，下列地址属性中属于按双字长边界对齐的是A、存储器地址线低三位全部为0B、存储器地址线低二位全部为0C、存储器地址线最低为0D、存储器地址线低三位取值随意13、在32位的机器上存放0X12345678，假定该存储单元的最低字节地址为0X4000，则在小端存储模式下存在在0X4002单元的内容是A、0X12B、0X34C、0X56D、0X7814、关于内存的下列说法中，错误的是A、内存的存取速度不能低于CPU速度，否则会造成数据丢失B、程序只有在数据和代码等被调入内存后才能运行C、采用虚拟内存技术后程序可以在硬盘上直接运行D、某计算机内存容量为8GB，按字节编址，那么它的地址总线为33位15、下列关于RAM和ROM的叙述中，正确的是A、RAM是易失性存储器，ROM是非失性存储器B、RAM和ROM都采用随机存取的方式进行访问C、Cache可选RAM、ROM做数据存储体D、ROM和RAM都不需要刷新16、下列属于衡量存储器技术指标的是A、存储容量B、存取时间C、存储周期D、存储器带宽17、不需要定时刷新的半导体存储器芯片是A、SRAMB、DRAMC、EPROMD、Flash Memory18、DRAM比SRAM慢，可能的原因包括A、DRAM需要刷新B、DRAM存储体行列地址线复用C、DRAM读之前需要预充电D、DRAM存储单元采用了双译码结构19、全部使用4片32K*8位的SRAM存储芯片，可设计的存储器有A、128K* 8位B、32K* 32位C、64K* 16位D、128K* 16位20、符合存储体系构建思想的是A、时间局部性B、空间局部性C、编程采用顺序结构D、编程采用分支结构21、某计算机主存容量为64K*16,其中ROM区为4K，其余为RAM区，按字节编址。

计算机组成原理——第四章测试题1、采用规格化的浮点数是为了（D）A、增加数据的表示范围B、方便浮点运算C、防止运算时数据溢出D、增加数据的表示精度2、以下（D）表示法主要用来表示浮点数中的阶码A、原码B、补码C、反码D、移码3、浮点加减运算中的对阶指（A）A、将较小的一个阶码调整到与较大的一个阶码相同B、将较大的一个阶码调整到与较小的一个阶码相同C、将被加数的阶码调整到与加数的阶码相同D、将加数的阶码调整到与被加数的阶码相同4、假定采用IEEE 754单精度浮点数格式表示一个数，则该数为（B）A、（+1.125）10×210B、（+1.125）10×211C、（+0.125）10×211D、（+0.125）10×2105、如果浮点数的尾数用补码表示，则下列（D）中的尾数是规格化形式A、1.11000B、0.01110C、0.01010D、1.000106、float型数据通常用IEEE 754单精度浮点数格式表示，若编译器将float型变量x分配在一个32位浮点寄存器FR1中，且x = -8.25，则FR1的内容是（A）A、C104 0000HB、C242 0000HC、C184 0000HD、C1C2 0000H7、运算器虽由许多部件组成，但核心部件是（A）A、算术逻辑运算单元ALUB、多路开关C、数据总线D、累加寄存器ACC8、使用74LS181这种器件来构成一个16位的ALU，需要使用（B）片。

A、2B、4C、8D、169、用4片74181和1片74182相配合，具有（D）传递功能A、串行进位B、组内并行进位，组间串行进位C、组内串行进位，组间并行进位D、组内、组间均为并行进位10、和外存储器相比，内存储器的特点是（C）A、容量大、速度快、成本低B、容量大、速度慢、成本高C、容量小、速度快、成本高D、容量小、速度快、成本低11、磁盘属于（D）类型的存储器A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器12、某计算机系统，其操作系统保存在硬盘上，其内存储器应该采用（C）A、RAMB、ROMC、RAM和ROMD、都不对13、计算机的存储系统是指（D）A、RAMB、ROMC、主存储器D、Cache、主存储器和外存储器14、一般存储系统由三级组成，下列关于各级存储器的作用及速度、容量的叙述中正确的是（C）A、主存存放正在CPU中运行的程序，速度较快，容量很大B、Cache存放当前所有频繁访问的数据，特点是速度最快、容量较小C、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很慢D、外存存放需联机保存但暂时不执行的程序和数据，容量很大且速度很快15、以下器件中存取速度最快的是（C）A、CacheB、主存C、寄存器D、磁盘16、在下列几种存储器中，CPU可直接访问的是（A）A、主存储器B、磁盘C、磁带D、光盘17、下列叙述中，（A）是正确的A、主存可由RAM和ROM组成B、主存只能由RAM组成C、主存只能由ROM组成D、都不对18、在存储器层次结构中，存储器从速度最快到最慢的排列顺序是（D）A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、寄存器-Cache-辅存-主存D、寄存器-Cache-主存-辅存19、在存储器层次结构中，存储器从容量最大到最小的排列顺序是（C）A、寄存器-主存-Cache-辅存B、寄存器-主存-辅存-CacheC、辅存-主存-Cache-寄存器D、寄存器-Cache-主存-辅存20、以下（A）表示从主存M中读出数据A、M(MAR) →MDRB、(MDR) →M(MAR)C、M(MDR) →MARD、(MAR) →M(MDR)21、以下（B）表示向主存M中写入数据A、M(MAR) →MDRB、(MDR) →M(MAR)C、M(MDR) →MARD、(MAR) →M(MDR)22、用户程序所存放的主存空间属于（A）A、随机存取存储器B、只读存储器C、顺序存取存储器D、直接存取存储器23、下面有关系统主存的叙述中，错误的是（D）A、RAM是可读可写存储器，ROM是只读存储器B、ROM和RAM的访问方式相同，都采用随机访问方式进行C、系统的主存由RAM和ROM组成D、系统的主存都是用DRAM芯片实现的24.半导体静态存储器SRAM的存储原理(A)A、依靠双稳态电路B、依靠定时刷新C、依靠读后再生D、信息不再变化25.动态RAM的特点是（C)A、工作中存储内容动态地变化B、工作中需要动态地改变访存地址C、每隔一定时间刷新一遍D、每次读出后需根据原存内容全部刷新一遍26.和静态RAM相比，动态RAM具有（B）优点A、容量能随应用任务需要动态变化B、成本低、功耗低C、掉电后内容不会丢失D、内容不需要再生27.下列存储器中可电改写的只读存储器是（A）A、EEPROMB、EPROMC、ROMD、RAM28.下列几种存储器中，（A）是易失性存储器A、CacheB、EPROMC、Flash MemoryD、CDROM29.既具有SRAM读写的灵活性和较快的访问速度，又在断电后可不丢失信息的ROM是（B）A、EEPROMB、FLASHC、EPROMD、PROM30.静态半导体存储器SRAM指（C）A、在工作过程中，存储内容保持不变B、在断电后信息仍保持不变C、不需动态刷新D、芯片内部有自动刷新逻辑31.下列说法中正确的是（C）A、半导体RAM信息可读可写，且断电后仍能保持记忆B、DRAM是易失性RAM，而SRAM中的存储信息是不易失的C、半导体RAM是易失性RAM，但只要电源不断电，所存信息是不丢失的D、半导体RAM是非易失性的RAM。