当前位置：文档之家 › 基于FPGA的高动态成像设备设计实现

基于FPGA的高动态成像设备设计实现

  • 格式：pdf
  • 大小：2.59 MB
  • 文档页数：85

本人签名： 日 期：
导师签名： 日 期：
摘 要
摘 要
高动态范围(HDR)图像是一种亮度范围非常广的图像， 能更好地记录和展现场 景中的明暗细节，在众多领域有广阔的应用前景和需求。目前专业高动态成像系 统造价昂贵，而普通相机拍摄的图像往往不符合高动态合成算法的要求。本课题 的研究目标在于研制一个低成本的网络数字成像设备， 辅以 PC 端高动态成像支撑 软件系统，以实现一个低成本、高效的 HDR 成像系统。 本文在对数字成像技术、 SOPC 控制技术及高动态图像合成算法进行研究分析 的基础上，结合大众化应用需求，对高动态成像设备的功能需求进行了分析，设 计了“低成本 CMOS 摄像头+FPGA 开发平台+网络接口”的成像设备总体实现方 案；在对 MT9N001 图像传感器工作模式和控制方式进行研究分析的基础上，设计 了图像传感器配置、曝光控制、图像采集、Bayer 色彩重构、SDRAM 图像缓存及 VGA 图像显示等逻辑功能模块，实现了传感器视频图像的采集显示、自动时域多 次曝光控制和图像的存储控制；然后，通过 Nios II 系统的配置与自定义组件的创 建构建了成像设备的 SOPC 控制系统；最后，通过对 Nios II 编程，实现了自动时 域多次曝光图像序列的采集、存储及上传控制。经过系统功能测试，研究结果达 到了设计要求。 设计实现的网络数字成像设备能够实现自动时域多次曝光图像采集，弥补了 普通相机手动调整曝光时间时的相机抖动和序列图像拍摄间隔长导致场景改变等 缺陷，提高了高动态成像的效率和质量。研究成果对降低高动成像设备的成本及 推动高动态图像应用的普及，具有一定的实用价值。 关键词： 高动态范围 成像设备 FPGA SOPC 自动时域多次曝光
吴鸿海 工学
指导教师姓名、职称 学科、专业
吴自力 高工
计算机系统结构
提交论文日期
二○一三年三月
西安电子科技大学 学位论文独创性（或创新性）声明
秉承学校严谨的学风和优良的科学道德，本人声明所呈交的论文是我个人在 导师指导下进行的研究工作及取得的研究成果。尽我所知，除了文中特别加以标 注和致谢中所罗列的内容以外，论文中不包含其他人已经发表或撰写过的研究成 果；也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的 材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中做了明确的说 明并表示了谢意。 申请学位论文与资料若有不实之处，本人承担一切相关责任。
本人签名：______________
日期：________________
西安电子科技大学 关于论文使用授权的说明
本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究生 在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。学校有权保留 送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全部或部分内容， 可以允许采用影印、缩印或其它复制手段保存论文。同时本人保证，毕业后结合 学位论文研究课题再撰写的文章一律署名单位为西安电子科技大学。 （保密的论文在解密后遵守此规定） 本学位论文属于保密，在 年解密后适用本授权书。
Abstract
Abstract
High dynamic range (HDR) image’s brightness range is very wide which can record and express more illumination details. High dynamic range imaging system has broad application prospects and demands in many areas. Since the current HDR imaging systems are too expensive to widespread use and pictures got by ordinary digital camera usually can't meet the HDR imaging algorithm requirements.This paper is trying to develop a low-cost networked digital imaging equipment with a supporting software system to realize a low-cost and efficient HDR imaging system. Combine the general structure of digital imaging system, SOPC control technology, HDR imaging algorithm with the general application requirement, we analyze the functional requirements of the HDR imaging equipment and proposed the overall system implementation based on low-cost CMOS image sensor, FPGA development board and network interface. After studying the work and control mode of the MT9N001, the image sensor configuration mode, the exposure control mode, image capture mode, Bayer pattern reconstruction mode and SDRAM image cache mode had been designed to realize displaying the real time view on the VGA monitor, automatically temporal multi-exposure control and image caching control. Then by deploying the Nios II system and creating self-definition components, the imaging equipment control SOPC system has been created. The Nios II software has been developed to automatically gather, save and upload pictures with different exposure time. After system functional test, the results met the design requirements. The realized imaging equipment can make the sensor automatically temporal multi-exposure and get a serial of LDR images with the almost same light condition but without relative displacement that can hardly get with ordinary digital camera, and can improve the efficiency and quality of the HDR imaging algorithm and also can reduce the cost of HDR imaging equipment, promote the popularization of HDR imaging application. The research work has some practical value. Keywords: HDR Imaging System FPGA SOPC
代
号
10701 TP334.2
学 密
号 级
1020421244 公开
分类号
题（中、英文）目
基于 FPGA 的高动态成像设备设计实现 Designing and Realization of High Dynamic Range Imaging Equipment based on FPGA
作者姓名 学科门类
Automatically Temporal Multi-exposure
目 录
i
目 录
第一章 绪 论 .............................................................................................................. 1 1.1 课题背景与意义 ............................................................................................ 1 1.2 研究现状 ....................................................................................................... 2 1.3 本文研究目标与组织结构 ............................................................................. 4 第二章 高动态成像设备技术基础 ............................................................................. 7 2.1 数字成像系统的一般结构............................................................................. 7 2.1.1 图像传感器 ......................................................................................... 7 2.1.2 图像信号控制处理单元 ...................................................................... 9 2.2 SOPC 技术 ................................................................................................... 11 2.3 HDR 方法 ..................................................................................................... 13 2.4 本章小结 ..................................................................................................... 16 第三章 高动态成像设备总体方案设计 .................................................................... 17 3.1 系统功能需求分析 ...................................................................................... 17 3.2 系统总体方案设计 ...................................................................................... 18 3.3 系统功能说明 .............................................................................................. 19 3.3.1 图像采集控制电路 ........................................................................... 20 3.3.2 设备控制程序 ................................................................................... 20 3.4 本章小结 ..................................................................................................... 22 第四章 FPGA 图像采集控制电路的设计实现 ......................................................... 23 4.1 CMOS 图像传感器 MT9N001 芯片介绍 ..................................................... 23 4.1.1 MT9N001 内部结构........................................................................... 23 4.1.2 MT9N001 性能参数........................................................................... 24 4.1.3 MT9N001 控制寄存器 ....................................................................... 24 4.1.4 基于 MT9N001 的摄像头模组 ......................................................... 27 4.2 图像采集控制模块的设计实现 ................................................................... 27 4.2.1 图像传感器配置模块设计实现 ........................................................ 28 4.2.2 数据采集模块设计实现 .................................................................... 30 4.2.3 Bayer 到 RGB 色彩模式转换模块设计实现 ..................................... 32 4.2.4 SDRAM 图像缓存读写控制模块设计实现 ....................................... 34 4.2.5 VGA 视频图像实时显示模块设计实现 ........................................... 36 4.3 本章小结 ..................................................................................................... 39

合集下载

基于FPGA的高速大面阵成像系统设计

基于FPGA的高速大面阵成像系统设计

基于FPGA的高速大面阵成像系统设计
张江涛;王雪莉;王渊博;原晓斌
【期刊名称】《电子器件》
【年(卷),期】2024(47)1
【摘要】为了获取高帧频大面阵图像数据,设计了一套基于FPGA结合CMOS图像探测器的成像系统。

首先,介绍了国产GSENSE6060图像探测器的特性和设计方法。

然后提出了成像系统的供电等硬件设计。

最后,重点研究了基于Xilinx公司Virtex-5型FPGA的CMOS图像数据训练算法,保证了数据采集的准确性。

试验结果表明,所设计的成像系统在6 144 pixel×6 144 pixel分辨率时,帧频达20 frame/s,图像数据峰值速率16 Gbit/s,且读出噪声优于4e^(-)。

目前,系统已经工程应用,其功能、性能满足了项目实际需要。

【总页数】5页(P279-283)
【作者】张江涛;王雪莉;王渊博;原晓斌
【作者单位】航天系统部装备部军事代表局;中国科学院西安光学精密机械研究所【正文语种】中文
【中图分类】TP212
【相关文献】
1.基于FPGA的多通道面阵CCD成像系统设计
2.基于FPGA的面阵CCD成像系统设计
3.一种基于USB2．0的高集成大面阵成像系统设计
4.基于FPGA的大面阵CMOS相机高速率电子学系统设计
5.大面阵高帧频CMOS成像电子学系统设计
因版权原因，仅展示原文概要，查看原文内容请购买。

基于FPGA的高帧频面阵CCD驱动控制设计

基于FPGA的高帧频面阵CCD驱动控制设计

基于FPGA的高帧频面阵CCD驱动控制设计摘要：针对面阵CCD KAI-1020 在高帧频工作模式下的驱动要求，以FPGA 作为控制单元及时序发生器，完成CCD 高帧频工作模式下的硬件及软件设计，仿真验证了驱动时序的正确性，完成了硬件电路的调试与试验。

成像实验表明，该设计满足了CCD KAI-1020 在双端口输出模式下成像的各种驱动控制功能，图像分辨率为1 0001 000，帧频达到48 f/s。

电荷耦合器件CCD （Charge Coupled Device) 自20 世纪70 年代由贝尔实验室发明以来，因其分辨率高、测量误差小等优点，被广泛应用于各种成像仪器中。

CCD 按照成像维数分为线阵与面阵两种类型。

线阵CCD 因其本身只有一维，需要进行推扫才能形成二维图像，主要用于光谱分析与图像扫描等领域；面阵CCD 因其本身就能形成二维图像，而被广泛应用于数码相机、摄像机及工业机器人等领域[ 1]。

面阵CCD 按电荷读出方式又分为全帧转移、帧转移、行间转移三种，其中行间转移CCD 因其不需要机械快门、读出速度最快等优点，一直被作为高帧频CCD 相机的首选。

CCD 的驱动时序产生方法主要有以下四种：直接数字电路（IC）驱动法、单片机驱动法、EPROM 驱动法、可编程逻辑器件法等[ 2]。

近些年来，随着可编程器件的高速发展，FPGA 因其高速并行处理方式，极强的编程灵活性，十分适合用来产生CCD 的驱动时序，加之其能很好地避免其他驱动方式的弊端，因而已经成为CCD 驱动电路的首选。

本文针对功耗体积要求严格的高帧频高分辨率CCD 相机应用场合，选用FPGA 作为高速行间转移CCD的驱动控制，在减小系统体积，降低系统功耗的同时，完成控制任务。

1 KAI-1020 结构及特点KAI -1020 是美国柯达公司生产的行间转移型面阵CCD，总像元数1 028 （H）1 008 （V），其中有效像元1 000(H)1 000(V) ，像元尺寸7.4 m(V)7.4 m(H) ，有效成像面积10.5 mm[ 2-3]。

一种基于FPGA的空间自动化显微成像系统

一种基于FPGA的空间自动化显微成像系统

一种基于FPGA的空间自动化显微成像系统作者：董栋张涛郑伟波来源：《现代信息科技》2023年第24期摘要：開展空间生命科学包括细胞培养等相关试验，进而从细胞水平乃至于分子水平研究空间特殊环境给人体和各种动植物生物组织带来的复杂影响，已经成为空间生命科学研究的重要目的之一。

为满足对细胞生长状态以及运动情况等的全过程实时动态监测的要求，具备空间搭载条件的可见光显微成像系统也是开展空间生命科学试验活动的必备工具。

针对上述问题，文章叙述一种基于FPGA的可应用于空间站使用的自动化显微成像装置，具备自动观察、自动对焦、传输图像与视频数据功能，可完成原位生物细胞样品的生长、发育、演化等观察任务并进行数据记录与分析，承担了空间站上细胞、蛋白质等样品显微观察的任务，并已成功应用于空间站核心舱中。

关键词：空间站；FPGA；自动化显微成像；生命科学中图分类号：TP391.4；R318.6 文献标识码：A 文章编号：2096-4706（2023）24-0162-04A Space Automatic Microimaging System Based on FPGADONG Dong， ZHANG Tao， ZHENG Weibo（Shanghai Institute of Technical Physics Chinese Academy of Sciences， Shanghai 200083，China）Abstract： Conducting related experiments in space life sciences， including cell culture， and studying the complex effects of special space environments on human bodies and various animal and plant biological tissues at both the cellular and molecular levels has become one of the important objectives of space life sciences research. To meet the requirements of real-time dynamic monitoringof the entire process of cell growth status and movement throughout， a visible light microimaging system with space carrying conditions is also an essential tool for conducting space life sciences experiments. In view of above problems， this paper describes an automatic microimaging device based on FPGA which can be used in space station. It has the functions of automatic observation，automatic focus， image and video data transmission. It can complete the observation task of growth， development， evolution of situ biological cell samples， and conduct data recording and analysis. It has undertaken the task of microscopic observation of cells， proteins and other samples on the space station， and has been successfully applied in the core module of the space station.Keywords： space station; FPGA; automatic microimaging; life sciences0 引言空间生命科学实验中对于实验数据的获取，样品的实时分析主要依靠空间生命科学仪器完成，而空间生命实验用显微成像系统作为实验结果记录和分析的主要可视化工具，是空间生命科学仪器的主要组成部分[1，2]。

基于FPGA的实时像处理系统设计与优化

基于FPGA的实时像处理系统设计与优化

基于FPGA的实时像处理系统设计与优化基于FPGA的实时图像处理系统设计与优化随着科技的不断发展，图像处理在许多领域中扮演着重要的角色。

为了满足实时处理和高性能要求，采用基于“现场可编程门阵列”（Field Programmable Gate Arrays，FPGA）的图像处理系统成为一个流行的选择。

本文将探讨如何设计和优化基于FPGA的实时图像处理系统，以满足不同应用的需求。

一、FPGA的优势和应用领域FPGA是一种灵活可编程的硬件设备，具有并行计算能力、高带宽、低延迟等特点，适用于各种图像处理算法的实时计算。

目前，FPGA在图像处理领域的应用非常广泛，包括机器视觉、实时监控、医学影像处理等。

二、基于FPGA的实时图像处理架构设计1. 开发环境和工具选择为了设计基于FPGA的实时图像处理系统，首先需要选择合适的开发环境和工具。

常用的开发环境包括Xilinx Vivado和Intel Quartus等，这些工具提供了丰富的设计开发资源和仿真功能。

2. 系统架构设计在设计图像处理系统时，需要考虑算法的复杂度和计算资源的需求。

通常可以采用并行计算的方式，将图像分成多个区域进行处理，然后通过网络互连实现数据交互和结果汇总。

3. 数据存储与传输为了实现实时图像处理，设计中需要考虑数据的存储和传输。

可以采用高速缓存和存储器来缓存图像数据，以减少对外部存储器的访问延迟。

同时，可以使用DMA（直接内存访问）控制器进行数据的传输，提高数据吞吐量和处理效率。

三、优化策略与技术1. 算法优化在设计基于FPGA的实时图像处理系统时，算法的优化是关键。

可以使用并行化算法、流水线技术和乘积累加器（MAC）等技术来提高算法的执行效率。

2. 资源利用率优化为了充分利用FPGA的资源，需要合理规划和分配资源，减少资源浪费。

可以通过控制逻辑的复用、采用低功耗的设计方案以及使用查找表（Look-Up Table，LUT）和片内存储器等技术来优化系统资源的利用率。