下载文档原格式
SOPC复习资料1.什么是SOC？什么是SOPC？两者有何区别？System on Chip的缩写，指在单片上集成系统级多元化的大规模功能块，从而构成一个能够处理各种信息的集成系统。
System-on-a-Programmable-Chip，即可编程片上系统。
用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。
可编程片上系统（SOPC）是片上系统（SOC）的一种，即由单个芯片完成整个系统的主要逻辑功能；其特点在与，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件可编程的功能。
2.什么是IC,ASIC,SOC,SOPC?IC，即集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。
ASIC是Application Specific Integrated Circuit的英文缩写，在集成电路界被认为是一种为专门目的而设计的集成电路。
一般说来, SoC称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。
System-on-a-Programmable-Chip，即可编程片上系统。
用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。
可编程片上系统（SOPC）是一种特殊的嵌入式系统：首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。
3.SOPC和ARM、DSP各有什么特点？ARM处理器是目前应用较广的典型32位RISC处理器，和另外两种处理器相比，其特点在于集成功能模块多、在系统中的控制能力强，产品线丰富、开发工具成熟。
DSP处理器转为数字信号处理而设计，在芯片的硬件设计中已经加入了对数字信号常用算法的支持和优化，相对ARM处理器，其控制功能较差。
复习提要：1、名词理解：EDA、SoC、SOPC、HAL、FPGA、IP、DMA、IP、RTL、HDL、Embedded OS、PIO、UART 闭卷2、SOPC设计流程（含软硬件）3、工具&软件在SOPC设计流程中的主要作用：Quartus II、Qsys、Nios SBT、Eclipse、ModelSim、SignalTap II、USB Blaster IIQuartus® II design 用于提供system-on-a-programmable-chip (SOPC)的设计环境；Qsys搭建片上系统；Nios SBT是Nios ii软件搭建工具；Eclipse图形化界面的开发和调试工具；ModelSim 是仿真工具；SignalTap II是FPGA片上debug工具软件可以捕获和显示实时信号，观察在系统设计中的硬件和软件之间的互相作用；USB Blaster II是下载调试工具。
4、Avalon-MM总线时序，以及主要信号（分Slave、Master）5、Avalon-ST的端口类型6、一个完整的SOPC系统主要有几个部分构成7、2014年、2015年Altera推出的各系列SoC FPGA中分别使用什么硬核双核Cortex-A9 32位ARM处理器或四核Cortex-A53（64位）8、常见的用于SoC的处理器核有那些9、如何使用HAL操作uart，列出代码＃i nclude <stdio.h>＃i nclude <string.h>int main (void){char* msg = “hello world”;FILE* fp;fp = fopen (“/dev/jtag_uart”, “r+”);if (fp){fprintf(fp, “%s”,msg);fclose (fp);}return 0;}这种方法才是标准的串口操作方法。
SOPC复习1、名词解释：IC、ASIC、SOC、SOPC、EDAIC：是半导体元件产品的统称，包括：集成电路、三极管、特殊电子元件。
ASIC：专用IC。
是指为特定的用户、某种专门或特别的用途而设计的芯片组。
SOC：片上系统。
将由许多IC组成的电子系统可集成到一个芯片上，构成SOC。
SOPC:可编程片上系统。
一种灵活、高效的SOC解决方案。
是基于FPGA解决方案的SOC。
EDA：电子设计自动化。
EDA技术就是以计算机为工具，设计者在EDA软件平台上，用硬件描述语言HDL完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。
2、构成SOPC有哪几种方案？比较说明各自的优缺点？基于FPGA嵌入IP硬核优点:既能实现目标系统功能，又能降低系统的成本和功耗，高效地实现SOPC 系统。
缺点：①FPGA器件价格相对偏高；②设计者无法改变处理器结构，不能嵌入硬件加速模块（DSP）；③无法再同一个FPGA中集成多个处理器；○4无法裁减处理器硬件资源以降低FPGA成本；○5只能在特定的FPGA中使用硬核嵌入式处理器。
基于FPGA嵌入IP软核优点：能够解决基于FPGA嵌入IP硬核的五个缺点问题。
Nios II核用户可以随便配置，采用Avalon总线结构通信接口，包含由FS2开发的基于JTAG的片内设备内核，费用上通常用户无需支付用户产权费用。
基于HardCopy技术优点：克服了传统ASIC设计中存在的普遍问题。
开发软件费用少，soc级规模的设计周期不超过20周，转化的ASIC与用户设计的习惯的掩模层只有两层，且一次性投片的成功率接近100%，实现FPGA向ASIC的无缝转化。
3、SOPC的开发流程分析系统需求；创建Quartus II工程；使用sopc builder创建Nios II系统模块集成Nios II系统模块到Quartus II顶层模块；选择芯片型号，管脚分配；设置编译选项并编译硬件系统；下载硬件设计到目标FPGA；使用Nios II IDE建立用户程序；调试/运行程序4、NIOS II处理器的三种类型及其特点Nios II/e（经济型）：占用的逻辑资源最少，性能也最低；Nios II/f（快速型）：占用的逻辑资源最多，性能最高；Nios II/s（标准型）：具有平衡的性能和尺寸，所占的资源和性能都介于前两者之间。
习题练习一、填空题1、Altrea公司于21世纪初推出SOPC技术，其SOPC称为___可编程片上系统__________。
2、Altera公司的SOPC集成了_硬核______或软核CPU、DSP、锁相环（PLL）、_存储器_____、I/O接口及可编程逻辑，SOPC开发工具将软、____硬件___的设计结合起来，为用户提供很好的开发环境。
3、SOPC的设计包括，设计准备（方案论证，系统设计，器件选择）、设计输入（图文、文本、存储器、波形灯TOP-DOWN）、设计编译（分析综合、适配、编程、时序分析）、设计仿真（功能仿真、时序仿真）、器件编程（将设计处理的编程数据文件下载到pld），_硬件测试（在开发系统中对设计的系统进行测试）等设计流程。
4、用FPGA实现DSP并不是指用FPGA来构造一个_DSP____芯片，是直接用__FPGA_______硬件来实现DSP功能。
5、Altera公司的DSP Builder可以帮助开发者完成基于FPGA的DSP设计，自动完成大部分的设计过程和仿真，直至把设计文件下载至___FPGA______中。
6、DSP Builder将用户设计的DSP模块转换成__硬件_____描述语言（HDL）,最终在FPGA上实现。
二、单项选择题1、SOPC Builder是Altera公司推出的一种可加快在PLD内实现___1_____嵌入式处理器及其相关接口的设计工具。
（1）Nios II；（2）ARM9；（3）Intel；（4）ARM7。
2、Nios II是一个用户可以自行定制的CPU，用户可以增加新的外设，增加新的指令，分配外设的地址等。
Nios II的硬件开发就是由用户定制合适的___4_____。
（1）处理器芯片；（2）输入输出设备；（3）HAL及API；（4）CPU和外设。
3、SOPC Builder界面分成三个部分，界面左边是组件选择栏，用树型结构列出了SOPC Builder的组件；右边空白处用于加入用户定制___1_____；下方是提示栏，用于显示SOPC Builder的提示信息和警告错误信息。
2008年12月SOPC 助理工程师认证考试试题及答案15个小题，每小题1分，共15分） 1、对于FPGA 芯片来讲，下列说法错误的是：（ ） A ．FPGA 是现场可编程逻辑器件的缩写 B ．FPGA 的内部可以集成DSP 、PowerPC 等模块 C ．FPGA 是非易失性器件 D ．FPGA 的内部逻辑可以反复修改 2、下列不属于软核处理器的是：（ ） A ．Leon3 B. OpenRisc1200 C. Microblaze D. MIPS 3、下列不属于FPGA 片内资源的是哪个？（ ） A. PLL （锁相环） B. LUT （查找表） C. NiosII 软核处理器 D. DSP 处理模块 4、μCOS-II 操作系统属于：（ ） A. 顺序执行系统 B. 占先式实时操作系统 C. 非占先式实时操作系统 D. 分时操作系统 5、下列关于SOPC 的说法正确的是：（ ） A. SOPC 系统可以对其结构进行修改，因此可以说SOPC 是永不过时的嵌入式系统。
B. NiosII 是一种软核处理器，故可以任意修改其内部结构。
C. NiosII 可以脱离FPGA 芯片单独运行。
D. SOPC 系统具有体积小、快速灵活、低功耗等优点。
6、下列可综合的Verilog HDL 语句是：（ ） A. ！== B. task C. initial D. #delay7、下列Verilog HDL 表达式中正确的是：（ ）A. 4’b001 << 1 = 5’b00010 ；B. ！4’b1011 || ! 4’b0000 = 1’b1 ；C. 4’b1010 & 4’b1101 = 1’b1 ；D. 4’b1011 && 4’b0100 = 4’b1111 ；8、下列选项中哪个不是嵌入式系统软硬件划分的原则。
（）A. 系统优化原则B. 资源利用率原则C. 性能原则D. 性价比原则9、NiosII的系统中SDRAM的IP核时钟与系统全局时钟相差多少度？（）A. -60度B. -50度C. -70度D. -90度10、下列描述可以在FPGA中稳定运行的是：（）A. 状态机编码中采用二进制编码方式B. 在时钟上升沿到来时 A的值由“1001”变为“0110”C. 大量采用异步电路设计D. 采用时钟的正负沿调整采样11、下列关于Verilog HDL模块连接正确的是：（）Module1 Module2(.a (code1 ) ,.clk (clk) ,.rst (rst ) ,.b ( k1 )) ;A. a是顶层模块，code1是底层模块。
翻译题：SOC:system on chip 片上系统IP：intellectual property 知识产权SOPC：system on a programmable chip 片上可编程系统EDS：Embedded Design Suite 嵌入式开发包1、RISC Reduced Instruction Set Computer 精简指令集计算机2、DMIPS Dhrystone Million Instructions executed Per Second主要用于测试整数计算能力3、MFLOPS Million Floating—point Operation Per Second每秒百万个浮点操作寄存器文件：Register file算术逻辑单元:Arithmetic Logic Unit用户指令逻辑接口:Interface to Custom Instruction Logic异常控制器：Exception Controller中断控制器：Interrupt Controller数据总线：Data Bus指令总线：Instruction Bus指令和数据缓存：Instruction and Data Cache Memories紧耦合的数据和指令存储器接口：Tightly Coupled Memory Interfaces for Instructions and DataJTAG调试模块：JTAG Debug Module1、IP知识产权的简称，SOC和SOPC在设计上都是以集成电路IP核为基础的。
集成电路IP经过预先设计、验证,符合产业界普遍认同的设计规范和设计标准，并具有相对独立并可重复利用的电路模块或子系统。
2、IP核模块有行为、结构和物理三个不同级别的设计，对应描述功能的不同分为三类，即软核、硬核、固核。
3、NiosⅡ软核处理器简介：可以帮助用户将产品迅速推向市场,延长产品生命周期，防止出现处理器过时的弊病。
基于FPGA嵌入IP硬核的SOPC系统IP硬核直接植入FPGA存在以下不足：⏹ IP硬核多来自第三方公司，FPGA厂商无法控制费用，从而导致FPGA器件价格相对偏高。
⏹ IP硬核预先植入，使用者无法根据实际需要改变处理器结构。
更不能嵌入硬件加速模块(如DSP)。
⏹无法根据实际设计需要在同一FPGA中集成多个处理器。
⏹无法根据实际设计需要裁减处理器硬件资源以降低FPGA成本。
⏹只能在特定的FPGA中使用硬核嵌入式处理器。
基于FPGA嵌入IP软核的SOPC系统IP软核处理器能有效克服上述不足：⏹目前最有代表性的软核处理器分别是Altera公司的Nios II核，以及Xilinx公司的MicroBlaze核。
特别是Nios II核，能很好的解决上述五方面的问题。
⏹ Altera的Nios II核是用户可随意配置和构建的32位嵌入式处理器IP核，采用Avalon总线结构通信接口；包含由FS2开发的基于JTAG的片内设备内核。
⏹在费用方面，由于Nios II是由Altera公司直接提供而非第三方厂商产品，故用户通常无需支付知识产权费用，Nios II的使用费用仅仅是其占用的FPGA逻辑资源的费用。
基于HardCopy技术的SOPC系统HardCopy就是利用原有的FPGA开发工具，将成功实现于FPGA器件上的SOPC系统通过特定的技术直接向ASIC转化，从而克服传统ASIC设计中普遍存在的问题。
ASIC(SOC)开发中难于克服的问题包括：开发周期长、产品上市慢、一次性成功率低、有最少投片量要求、设计软件工具繁多且昂贵、开发流程复杂等。
利用HardCopy技术设计ASIC，开发软件费用少，SOC级规模的设计周期不超过20周，转化的ASIC与用户设计习惯的掩模层只有两层，且一次性投片的成功率近乎100%，即所谓的FPGA向ASIC的无缝转化。
用ASIC实现后的系统性能将比原来在HardCopy FPGA上验证的模型提高近50%，而功耗则降低40%。
15个小题，每小题1分，共15分） 1、基于FPGA 的嵌入式系统，下面说法正确的是（ D ） A ．只有运行NiosII 软核的FPGA 系统才是嵌入式系统 B ．基于FPGA 的嵌入式系统是在FPGA 中运行可配置的软核 C ．基于FPGA 的嵌入式系统主要特点是运行速度比其他嵌入式系统要快 D ．基于FPGA 的嵌入式系统是FPGA 最主要的应用方向 2、下列不属于FPGA 应用范围的是（ D ） A ．信号处理 B ．智能应用 C ．手持PDA D ．超大屏幕显示 3、下列关于软核处理器的说法，正确的是（ B ） A ．软核处理器执行VHDL 编写的程序 B ．软核处理器是集成在FPGA 中的模块 C ．NiosII 、Microblaze 、PowerPC 、MIPS 都属于软核处理器的范畴 D ．NiosII 软核可以修改它的指令和外设 4、下列说法正确的是（ A ） A ．IP 核可以挂载到不同的总线上B ．系统中的IP 核不支持Veriog HDL 和VHDL 混合编写C ．同一个IP 核在不同的FPGA 中具有相同的性能D．嵌入式软核处理器并不属于IP核的范畴*5、关于SOPC的说法，错误的是（B ）A．SOPC的系统中至少包含一个NiosII软核B．SOPC技术包含了嵌入式设计的全部，除了硬件PCB外，还包括处理器和实时多任务操作系统（RTOS）C．SOPC可以体现软硬件协同设计技术D．如果FPGA中集成了硬核处理器，无论是否使用，系统都属于SOPC系统6、下列不属于FPGA片内资源的是（A ）A．高速串行收发器B．PLL（数字锁相环）C．RAM D．FIFO（先进先出）7、下面哪项不属于NiosII软核的可定制性（D ）A．可以修改基于NiosII的IP核B．提高或降低工作频率C．增加或取消MMU（内存管理单元）D．自定义NiosII指令8、关于FPGA的配置问题下列说法的正确的是（A ）A．EPCS16的容量是16MbB．FPGA仅支持EPCS配置C．FPGA的配置优先级最高的是EPCSD．EPCS配置FPGA属于PS（被动）方式9、关于NiosII软核启动过程，下列说法错误的是（ D ）A．NiosII软核的启动过程主要分为FPGA器件的配置和NiosII程序的加载B．CFI Flash可以保存FPGA的配置文件、NiosII程序和其他文件数据C．FPGA配置文件（.sof）和NiosII程序（.elf）都可以保存在EPCS中D．使用CFI Flash做为NiosII启动的器件时，FPGA把配置数据从CFI Flash读出并加载，然后执行Bootloader把保存的NiosII程序复制SDRAM执行10、下列可以在FPGA中稳定运行的是（B ）A．在设计中同时存在大量同步和异步设计B．状态机编码采用二进制码和独热码混合形式C．使用很多已经验证好的IP核，但没有做整体的仿真D．有的模块采用时钟上升沿，有的模块采用时钟下降沿11、uC/OS-II的任务调度策略是（ A ）A．哪个任务的优先级高就先执行哪个任务B．高优先级的任务会被低优先级的任务抢占C．各自轮流执行一段时间再让出CPUD．如果某个任务一直得不到CPU资源，就会进入等待状态12、在FPGA设计中不属于软件硬件协同设计的是（ C ）A．C2H（C to Hardware）硬件加速编译器B．难于用软件实现的部分功能用硬件实现C．在C程序中使用自定义外设的函数D．根据顶层设计要求，合理划分软硬件结构13、在uC/OS-II系统中不属于信号量用途的是（D ）A．共享资源的控制B．用来表示一个事件的发生C．实现两个任务之间信息的传递D．实现两个任务的同步14、关于SystemC和SystemVerilog的说法正确的是（C ）A．SystemC适合顶层建模，SystemVerilog适合验证B．SystemVerilog适合顶层建模，SystemC适合验证C．SystemVerilog是Verilog的升级版本D．SystemC可以直接转换为RTL代码15、下列关于uClinux的说法正确的是（D ）A．uClinux是在linux的基础上裁剪了内核和应用程序库。
SOPC整理SOPC复习考试题型：填空：30*1判断：10*2名词解释：5*4问答题：10*3第⼀章：概述1.什么是嵌⼊式系统？嵌⼊式系统是指嵌⼊到对象体系中的专⽤计算机系统，包括硬件和软件两⼤部分。
硬件包括处理器、存储器、输⼊输出接⼝和外部设备等，软件包括系统软件和应⽤软件。
2.实现嵌⼊式系统⽬前有⼏种途径？构成SOPC的三种⽅案：1.基于FPGA嵌⼊IP硬核的SOPC系统2.基于FPGA嵌⼊IP软核的SOPC系统3.基于HardCopy技术的SOPC系统3.描述SOPC技术对现代数字系统设计提供什么技术和途径？与上学期学的PLD有什么联系和区别？SOPC将处理器、存储器、I/O、LVDS、CDR等系统设计需要的功能模块集成到⼀个可编程器件上，构成⼀个可编程的⽚上系统。
技术：基于PLD可重构SOC的设计技术。
联系与区别：SOPC是PLD与SOC技术融合的结果。
PLD不是嵌⼊式，没有CPU，只能作为硬件系统。
4.SOPC⽤到的硬件描述语⾔有哪些？AHDL、VHDL、Verilog HDL描述语⾔5.⽀持SOPC有哪⼏种芯⽚（FPGA）？Altera⽀持SOPC的FPGA：Cyclone 系列、Cyclone II 系列、Stratix 系列、Stratix II 系列6.名词解释。
IC:是半导体元件产品的统称,包括:集成电路、三极管、特殊电⼦元件。
ASIC：专⽤IC。
是指为特定的⽤户、某种专门或特别的⽤途⽽设计的芯⽚组SOC:⽚上系统。
随IC设计与⼯艺的提⾼，使原先由许多IC组成的电⼦系统可集成到⼀个芯⽚上，构成SOC。
SOPC:（System On Programmable Chip）可编程的⽚上系统。
是Altera公司提出来的⼀种灵活、⾼效的SOC解决⽅案。
EDA：电⼦设计⾃动化。
IP：（intellectual Property）是知识产权的简称。
基于SOPC的设计在很⼤程度上依赖于集成电路IP。
SOPC复习资料1.什么是SOC？什么是SOPC？两者有何区别？System on Chip的缩写，指在单片上集成系统级多元化的大规模功能块，从而构成一个能够处理各种信息的集成系统。
System-on-a-Programmable-Chip，即可编程片上系统。
用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。
可编程片上系统（SOPC）是片上系统（SOC）的一种，即由单个芯片完成整个系统的主要逻辑功能；其特点在与，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件可编程的功能。
2.什么是IC,ASIC,SOC,SOPC?IC，即集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂道布线的方法将元器件组合成完整的电子电路。
ASIC是Application Specific Integrated Circuit的英文缩写，在集成电路界被认为是一种为专门目的而设计的集成电路。
一般说来, SoC称为系统级芯片,也有称片上系统,意指它是一个产品,是一个有专用目标的集成电路,其中包含完整系统并有嵌入软件的全部内容。
System-on-a-Programmable-Chip，即可编程片上系统。
用可编程逻辑技术把整个系统放到一块硅片上，称作SOPC。
可编程片上系统（SOPC）是一种特殊的嵌入式系统：首先它是片上系统（SOC），即由单个芯片完成整个系统的主要逻辑功能；其次，它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件在系统可编程的功能。
3.SOPC和ARM、DSP各有什么特点？ARM处理器是目前应用较广的典型32位RISC处理器，和另外两种处理器相比，其特点在于集成功能模块多、在系统中的控制能力强，产品线丰富、开发工具成熟。
DSP处理器转为数字信号处理而设计，在芯片的硬件设计中已经加入了对数字信号常用算法的支持和优化，相对ARM处理器，其控制功能较差。
SOPC是在FPGA基础上构建的微控制器，各种性能和功能和ARM处理器基本类似，但由于构建于FPGA，因此还可以通过定制指令的方式为处理器配置专用的硬件加速器，从而在不同时间内针对不同的处理目标，向FPGA配置相应的硬件模块。
4.简述Nios II 软核CPU与普通CPU的比较优势？Nios II系列支持使用专用指令。
专用指令是用户增加的硬件模块，它增加了算术逻辑单元（ALU）。
用户能为系统中使用的每个Nios II处理器创建多达256个专用指令，这使得设计者能够细致地调整系统硬件以满足性能目标。
同时，Nios II系列支持60多个外设选项，开发者能够选择合适的外设，获得最合适的处理器、外设和接口组合，而不必支付根本不使用的芯片功能。
5.Avalon总线与普通总线相比有更高的数据吞吐量，特别在多CPU系统中。
为什么Avalon总线会有更好的性能？Avalon总线支持多个总线主外设，允许单个总线事务中在外设之间传输多个数据单元。
Avalon主从之间的交换是建立端口仲裁技术上的:当多个主外设同时要求访问一个端口时，从端口仲裁决定哪一个主外设取得访问权。
从端口仲裁具有以下两个优点:（1）仲裁的细节被封装在Avalon总线内部。
因而，主从外设的接口是一致的，与总线的主从外设的数量无关。
每个主外设到总线的接口都与总线上是否还有其他主外设无关；（2）多个主外设只要不是在同一总线周期访问同一个从端口，便可同时执行多个总线传输；6.什么是片内外设？什么是片外外设？这两类外设的主要区别是什么？片内、外设是两个概念，片内指做成芯片的集成电路内部，简称片内；外设是外部设备的简称，是指集成电路芯片外部的设备。
集成电路芯片与外部设备的连接一般需要专门的接口电路和总线的连接（包括控制总线路、地址总线和数据总线等）。
由于大规模集成电路的技术发展得很快，现在许多芯片在制造时已经能够将部分接口电路和总线集成到芯片内部。
对于这部分电路与传统的接口电路和总线是有区别的，为了加于区别可以称之为片内外设，其含义是在集成电路芯片内部集成的用于与外部设备连接的接口电路和总线。
简单的说，“片内外设”是芯片内部用于与外部设备连接的接口电路和总线。
片外外设则被设计在芯片之外，作为单独的一个接口设备，通过总线方式或I/O口与处理器进行连接。
7.片内外设通常采用寄存器的方式进行操作，在下表中的功能描述一栏填入PIO寄存器功能。
8.Avalon总线具有哪两种接口类型，说明其特点Avalon总线接口可分为两类Slave和MasterSlave是一个从接口，而Master是主控接口，区别在与对总线的控制，Master 接口具有对总线的控制权，而Slave是被动的。
9.在main函数中编写代码，实现8个LED灯依次循环闪烁（跑马灯）。
（8个LED灯连接到IO口0~8，延时功能可调用函数usleep( )实现）typedef struct{unsigned long int DATA;unsigned long int DIRECTION;unsigned long int INTERRUPT_MASK;unsigned long int EDGE_CAPTURE;}PIO_STR;#define LED ((PIO_STR*)LED_BASE)Int main(){Unsigned int loop,test;LED-> DIRECTION |= 0xff;for(loop=0;loop<8;loop++){test = ~(1<<loop);LED->DATA = test;usleep( )}}10.简述操作系统实现任务调度的两种典型方法及实现原理，uC/OS使用哪种方法进行任务调度？第一种为优先级调度，首先为每个任务或进程指定优先级，操作系统根据优先级的高低，来决定处理各程序的先后次序。
如果即将被运行的进程的优先级比正在运行的进程的优先级高，则系统可以强行剥夺正在运行的进程的CPU，让优先级高的进程先运行。
第二种为时间片轮转，每个进程被分配一个时间段，称作它的时间片，即该进程允许运行的时间。
如果在时间片结束时进程还在运行，则CPU将被剥夺并分配给另一个进程。
如果进程在时间片结束前阻塞或结束，则CPU当即进行切换。
uC/OS采用第一种方式进行任务调度。
11.32位RISC处理器具有哪些典型特点？（1）功能简单，数量有限的指令系统；（2）采用大量的寄存器，使大部分指令操作都在寄存器之间进行，提高了处理速度（3）通过优化指令流水线提高性能12.简述FPGA、ARM、DSP处理器各自特点及应用领域？ARM处理器是目前应用较广的典型32位RISC处理器，和另外两种处理器相比，其特点在于集成功能模块多、在系统中的控制能力强，产品线丰富、开发工具成熟。
DSP处理器转为数字信号处理而设计，在芯片的硬件设计中已经加入了对数字信号常用算法的支持和优化，相对ARM处理器，其控制功能较差。
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
块。
系统设计师可以根据需要通过可编辑的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。
一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以完成所需要的逻辑功能。
13.简述Nios II 软核CPU与普通CPU的比较优势？Nios II系列支持使用专用指令。
专用指令是用户增加的硬件模块，它增加了算术逻辑单元（ALU）。
用户能为系统中使用的每个Nios II处理器创建多达256个专用指令，这使得设计者能够细致地调整系统硬件以满足性能目标。
同时，Nios II系列支持60多个外设选项，开发者能够选择合适的外设，获得最合适的处理器、外设和接口组合，而不必支付根本不使用的芯片功能。
14.Avalon总线与普通总线相比有更高的数据吞吐量，特别在多CPU系统中。
为什么Avalon总线会有更好的性能？（8分）Avalon总线支持多个总线主外设，允许单个总线事务中在外设之间传输多个数据单元。
Avalon主从之间的交换是建立端口仲裁技术上的:当多个主外设同时要求访问一个端口时，从端口仲裁决定哪一个主外设取得访问权。
从端口仲裁具有以下两个优点:（1）仲裁的细节被封装在Avalon总线内部。
因而，主从外设的接口是一致的，与总线的主从外设的数量无关。
每个主外设到总线的接口都与总线上是否还有其他主外设无关；（2）多个主外设只要不是在同一总线周期访问同一个从端口，便可同时执行多个总线传输；15.简述在NIOS中进行中断编程的三个步骤？一般分为一下3个步骤（1）定义中断服务子程序（2）安装中断服务子程序，使用系统函数将编写好的中断服务子程序入口地址安装到系统的中断向量表中（3）使能中断，设置相关的中断控制寄存器，中断屏蔽寄存器等，使能中断。
16.片内外设通常采用寄存器的方式进行操作，在下表中的功能描述一栏填入PIO寄存器功能。
PIO寄存器定义表17.Avalon总线具有哪两种接口类型，说明其特点Avalon总线接口可分为两类Slave和MasterSlave是一个从接口，而Master是主控接口，区别在与对总线的控制，Master 接口具有对总线的控制权，而Slave是被动的。
18.在main函数中编写代码，实现8个LED灯依次循环闪烁（跑马灯）。
（8个LED灯连接到IO口0~8，延时功能可调用函数usleep( )实现）typedef struct{unsigned long int DATA;unsigned long int DIRECTION;unsigned long int INTERRUPT_MASK;unsigned long int EDGE_CAPTURE;}PIO_STR;#define LED ((PIO_STR*)LED_BASE)Int main(){Unsigned int loop,test;for(loop=0;loop<8;loop++){test = ~(1<<loop);LED->DATA = test;usleep( )}}19.举出3种常见的嵌入式操作系统，说明其特点。
Windows CE ,为桌面WINDOWS的嵌入式版本，其特点为开发工具完善，平台兼容性强，软件资源丰富，开发速度较快，缺点在于内核需要付费使用，对硬件资源消耗也较大嵌入式LINUX，其中包含了RT-LINUX uClinux等不同版本，具有免费、开源、完整的网络协议栈支持等优点，但开发工具还不完善，配套软件支持相对较差，兼容性较差uC/OS相对来说是一个轻量级的操作系统，仅具有基本的任务调度等功能，无文件系统、无网络协议等配套软件，对硬件要求低，同时也具有开源、免费等优点。
