下载文档原格式
数字钟的设计与制作一、设计指标1. 显示时、分、秒。
2. 可以24小时制或12小时制。
3. 具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
4. 具有正点报时功能，正点前10秒开始，蜂鸣器1秒响1秒停地响5次。
（选做）5. 为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二、设计要求1. 画出总体设计框图，以说明数字钟由哪些相对独立的功能模块组成，标出各个模块之间互相联系，时钟信号传输路径、方向和频率变化，并以文字对原理作辅助说明。
2. 设计各个功能模块的电路图，加上原理说明。
3. 选择合适的元器件，并选择合适的输入信号和输出方式，在面包板上接线验证、调试各个功能模块的电路。
在确保电路正确性的同时，输入信号和输出方式要便于电路的测试和故障排除。
（也可选用Mutisim仿真）4. 在验证各个功能模块基础上，对整个电路的元器件和布线，进行合理布局，进行整个数字钟电路的接线调试。
三、制作要求自行在面包板上装配和调试电路，能根据原理、现象和测量的数据检查和发现问题，并加以解决。
四、设计报告要求1. 格式要求（见附录1）2. 内容要求①设计指标。
②画出设计的原理框图，并要求说明该框图的工作过程及每个模块的功能。
③列出元器件清单，并画出管脚分配图和芯片引脚图。
④画出各功能模块的电路图，加上原理说明（如2、5进制到10进制转换，10进制到6进制转换的原理，个位到十位的进位信号选择和变换等）。
⑥画出总布局接线图（集成块按实际布局位置画，关键的连接应单独画出，计数器到译码器的数据线、译码器到数码管的数据线可以简化画法，但集成块的引脚须按实际位置画，并注明名称）。
⑦数字钟的运行结果和使用说明。
⑧设计总结：设计过程中遇到的问题及解决办法；设计过程中的心得体会；对课程设计的内容、方式等提出建议。
五、仪器与工具1. 直流电源1台。
2. 四连面包板1块。
数字钟的设计与制作一．指标要求：1.显示时、分、秒。
.采用24小时制。
2.具有校时功能，可以对小时和分单独校时，对分校时的时候，停止分向小时进位。
校时时钟源可以手动输入或借用电路中的时钟。
3.为了保证计时准确、稳定，由晶体振荡器提供标准时间的基准信号。
二．设计计算：1．总体方案设计：画出总体方框图原理框图并给出说明。
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
总体方案设计如图（1）所示。
图（1）2．单元电路设计：各功能块电路图，各部分定性说明以及计算分析。
晶体振荡器电路：给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
石英晶体振荡器如图（2）所示，采用反向器等元件构成。
利用一个与非门的自我反馈使它工作在线性状态，然后利用石英晶体JU来控制震荡频率，电阻为反馈元件，电容C防止寄生振荡。
图(2)分频器电路：由于石英晶体产生较高的32768HZ的频率，而电子钟需要秒脉冲，可采用分频电路实现，具体电路图如（3）所示。
先经过3次十六分频，在经过一次八分频最后得到脉冲信号。
图（3）时间计数单元：因为电子钟有秒、分、时组成，分别60、60和24进制。
采用一片4520接成60进制，4520的第一组4位二进制接成秒的个位，另一组接成秒的十位，“分”也为60 进制,“时”为24 进制。
这两种进制的次序和二进制完全相同, 只是模数不是2 的整幂。
采用反馈置零法清零, 先按二进制计数器串联起来构成计数器, 当计数状态达到所需的脉冲模值后, 经过电路译码、反馈、产生复位脉冲将计数器清零, 然后重新开始进行下一个循环。
（1）60 进制计数器。
电路如图（4）所示。
4520的第一组4 位二进制构成10 进制, 第二组4 位二进制构成6 进制, 因为二组都为16 进制, 而4520具有异步清零的功能。
电子技术课程设计报告题目数字钟的设计与制作专业班级：自动化01班姓名：指导教师：2011年1月7日数字钟课程设计任务书数字钟是一种用数字显示秒、分、时的计时装置，与以往的机械式计时相比，它具有走时准、显示直观、无机械传动装置等优点，因而得到了广泛的应用；小到人们日常生活中的电子手表，大到车船、码头、机场等公共场所的大型数显电子钟。
多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。
具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。
通过数字钟的制作进一步了解了中下规模集成电路。
设计指示：1、时间以12小时为一个周期；2、显示时、分、秒；3、具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；4、计时过程具有报时功能，当时间到达正点前十秒进行蜂鸣报时；5、用555多振荡器提供表针时间基准信号。
设计要求：1、画出电路原理图（或仿真电路图）； 3、电路仿真；2、元器件及参数选择； 4、接线及调试；目录一、设计任务与要求。
4二、总体框图。
5三、选择器件。
8四、功能模块。
21五、总体设计电路。
26六、设计体会。
28一、设计要求及任务数字钟是一种用数字显示秒、分、时的计时装置，与以往的机械式计时相比，它具有走时准、显示直观、无机械传动装置等优点，因而得到了广泛的应用；小到人们日常生活中的电子手表，大到车船、码头、机场等公共场所的大型数显电子钟。
多功能数字钟由以下几部分组成：555定时器组成的多谐振荡器构成秒脉冲发生器；校正电路；六十进制的秒、分计数器和十二进制的时计数器；秒、分、时的数码显示部分；报时电路等。
具体要求如下：钟是一种用数字电路技术实现时、分、秒计时的装置。
通过数字钟的制作进一步了解了中下规模集成电路。
设计指示：1、时间以12小时为一个周期；2、显示时、分、秒；3、具有校时功能，可以分别对时、分进行单独校时，使其校正到标准时间；4、计时过程具有报时功能，当时间到达正点前十秒进行蜂鸣报时；5、用555多振荡器提供表针时间基准信号。
数字钟的设计及制作武汉理工大学《电工电子综合课程设计》说明书摘要基于数字电子技术基础、模拟电子技术基础和电路原理有关知识，对多功能数字钟电路进行设计和制作。
该数字钟可以实现准确显示24小时制时间，手动调节时间，随时启动、清零、置时间等功能，使用方便，制作简单。
本文针对多功能数字钟的各功能进行初步框架设计，并对多种方案进行了认真比较和验证，在此基础上，又进一步详细介绍了时间脉冲发生器、秒分计数器、时计数器、译码及驱动显示电路、校时电路的设计方法和要求。
在总体电路图组装完成以后，针对设计好的电路，用Multisim软件进行了仿真与调试，逐步解决设计过程中出现的一系列问题。
在电路设计过程中，特意将选做部分即校时电路部分作为电路设计的主要内容。
最后对应的数字钟设计方案对制作好的数字钟功能进行总体验证。
关键词:数字电子技术脉冲发生器校时电路 Multisim软件1武汉理工大学《电工电子综合课程设计》说明书数字钟的设计及制作1. 设计目的1.1设计目的一进一步熟悉对数字电子技术基础知识的理解，加深对数电知识应用重要性地认识，掌握数字钟的设计、组装和调试方法。
1.2设计目的二掌握集成电路的使用方法，增强自己动手设计和动手操作的基本能力 1.3设计目的三加强对作图软件，仿真软件的应用，熟悉操作，掌握好电气工程及其自动化专业学生应该掌握的基本技能。
2. 设计思路2.1总体设计思路设计脉冲发生器电路产生脉冲;设计时、分、秒逻辑电路实现时间的正确显示功能;设计时、分、秒校时电路对数字钟显示时间进行基本校正。
2.2具体设计思路根据已学知识，我们可以用由集成电路定时器555与RC组成的多谐振荡器作为时间标准信号源构成我们需要的脉冲发生器;以时基电路555定时器为核心，可以直接作为计数器输入脉冲信号使其进行计数，配合译码显示电路构成多功能数字钟的主要部分，控制部分则可以通过直接用开关与74LS290、74LS90等一系列芯片的清零端相连接，直接控制清零，使系统具有随时启动、停止、清零、计时;校时电路可以通过开关通断控制各芯片脉冲信号的通断，加以手动脉冲，实现准确校时。
电子数字钟的设计与制作
设计和制作电子数字钟的步骤如下：
1. 确定需求：确定所要设计的电子数字钟的功能要求，如显示时间、日期、闹钟功能等。
2. 选取器件：选取合适的微控制器、显示屏、时钟芯片、按键等器件。
微控制器需要具备足够的处理能力和接口，以便于控制显示屏和处理输入信号。
3. 硬件设计：根据选取的器件，设计电路图和PCB布局。
包
括时钟电路、显示电路、按键电路、电源供电电路等。
4. 软件开发：编写嵌入式软件程序，实现时钟的各种功能。
包括处理时间的计算与显示、闹钟功能的设置与触发、用户界面的交互等。
5. 制作电路板：利用电子设计软件将电路图转化为PCB文件，并进行打样加工，制作出电路板。
6. 组装调试：根据设计好的布局，将所选取的器件焊接到电路板上。
完成后进行电路的检查、组装和连线等工作。
7. 软件烧录：通过编程器将软件程序烧录到微控制器中。
8. 调试测试：进行电源接入，对时钟的各个功能进行测试调试，确保其正常运行。
9. 外壳设计与制作：设计合适的外壳以保护电子数字钟，可以采用3D打印、注塑等方式制作外壳。
10. 最终装配与测试：将完整的电子数字钟进行装配，并进行
最后的测试以确保其功能正常。
数字时钟设计学院：电气与电子工程学院班级:学号：姓名：数字时钟设计一、设计目的数字电子技术的迅速发展;使各种类型集成电路在数字系统、控制系统、信号处理等方面得到了广泛的应用..为了适应现代电子技术的迅速发展需要;能够较好的面向数字化和专用集成电路的新时代;数字电路综合设计与制作数字钟;可以让我们了解数字时钟的原理..在实验原理的指导下;培养了分析和设计电路的能力..并且学会检查和排除故障;提高分析处理实验结果的能力..二、设计要求1、掌握各芯片的逻辑功能及使用方法2、数字时钟时的计时要求为24翻1;分和秒的计时要求为60进制3、准确计时;以数字形式显示时、分、秒的时钟4、写出设计、实验总结报告..三、电路中主要元件及功能1、芯片74LS29074LS290的逻辑符号图如下：74LS290的主要功能如下：置“0”功能：当S91.S92=0;且R01=R02=1时;计时器置“0“;即Q3 Q2 Q1 Q0=0000置“9”功能：当S91=S92=1且R01.R02=0时;计时器置“9”;即Q3 Q2 Q1 Q0=1001计数功能：当S91.S92=0;且R01.R02=0时;输入计数脉冲CP;计数器开始计数..计数脉冲由CP0输入;从Q0输出时;则构成一位二进制计数器；计数脉冲由CP1输入; Q3Q2Q1输出时;则构成异步五进制计数器；若将Q0和CP1相连;计数脉冲由CP0输入;输出为Q3Q2Q1Q0时;则构成8421BCD码异步十进制计数器；若将Q3和CP0相连;计数脉冲由CP1输入;从高位到低位输出为Q0Q1Q2Q3时;则构成5421BCD码异步十进制加法计数器..2、芯片CD4511CD4511的逻辑符号图如下：CD4511是一个用于驱动共阴极 LED数码管显示器的 BCD 码—七段码译码器;特点是：具有BCD转换、消隐和锁存控制、七段译码及驱动功能的CMOS电路能提供较大的拉电流;可直接驱动LED显示器..3、芯片CD4060CD4060逻辑符号图如下：CD4060由一振荡器和14级二进制串行计数器位组成;振荡器的结构可以是RC或晶振电路;CR为高电平时;计数器清零且振荡器使用无效..所有的计数器位均为主从触发器..在CP1和CP0的下降沿计数器以二进制进行计数..在时钟脉冲线上使用斯密特触发器对时钟上升和下降时间无限制..4、LED-7LED-7的逻辑符号图如下：7段LED数码管是利用7个LED发光二极管外加一个小数点的LED组合而成的显示设备;可以显示0-9;10个数字和小数点..其半导体数码管有共阳极和共阴极两种类型..共阳极数码管的七个发光二极管的阳极接在一起;而七个阴极则是独立的 ;对低电平有效..共阴极数码管与共阳极数码管相反;七个发光二极管的阴极接在一起;而阳极是独立的;对高电平有效..所以共阳极数码管需要输出低电平有效的译码器去驱动..共阴极数码管则需输出高电平有效的译码器去驱动..5、芯片74LS7474LS74的逻辑符号图如下：74LS74内含两个独立的D上升沿d触发器;每个触发器有数据输入端D、置位输入SD复位输入RD、时钟输入CP和数据输出Q、Q;低电平使输出预置或清除;而与其它输入端的电平无关..当SD、RD均无效高电平时;符合建立时间要求的D 数据在CP上升沿作用下传送到输出端..四、数字时钟原理图五、设计思路1、数字时钟的构成数字时钟是由脉冲发生器、计数器、译码器显示驱动电路和校时电路组成..振荡器产生稳定的高频脉冲信号;作为数字钟的时间基准;然后经过分频器输出标准秒脉冲..秒计数器满60后向分计数器进位;分计数器满60后向小时计数器进位;小时计数器按照“24翻1”规律计数..计数器的输出分别经译码器送显示器显示..由于计时会出现误差时;则需加校时电路对时、分进行校准..其组成框图如下图：2、数字时钟的工作原理1脉冲发生器电路采用了32768Hz的石英晶振经过CD4060十四级二分频后;在经过74LS74 一级二分频;共十五级分频产生1Hz的标准脉冲信号..其电路图如下：2时间计数器计时器是一种计算输入脉冲的时序逻辑网络;被计数的输入信号就是时序网络的时钟脉冲;它不仅可以计数而且还可以用来完成其他的特定逻辑功能;如测量、定时控制、数字运算等..数字时钟的计数电路是用两个六十进制计数电路和24翻1计数电路实现的..数字时钟的计数电路的设计可以用反馈归零法..当计数器正常计数时;反馈门不起作用;只有当进位脉冲到来时;反馈信号将计数电路清零;实现相应模的循环计数..秒计数器是由双四位同步十进制加法计数器组成的六十进制计数器;其功能表如下根据功能表;当1 脚cp脉冲为0;2脚EN下降时计数器做十进制加法计数;当个位计数到9;即1001时时钟清零;同时向引脚10即十位计数器的EN端送进一个下降脉冲; 使十位计数器进一;当秒计数到60时;向分计时器送出一个脉冲信号;同时向秒计时器送清零信号;使秒计数清零..分计时器的工作原理与秒计时器相同;其时钟脉冲来自于秒进位;其频率为1/60Hz..时计时器的工作原理同秒计数器相似;但计时器单元应为24进制计数器;其时钟脉冲来自于分进位;其频率为1/3600Hz..电路图如下：3译码显示驱动电路译码显示电路的功能是将时、分、秒计数器输出的4位代码翻译并显示相应的十进制数的状态;通常译码器和显示器是配套使用的..计数器实现了对时间的累计以8421BCD码形式输出;用CD4511电路将计数器的输出数码转换为LED-7数码管所需要的输出逻辑和一定的电流..其译码显示过程为：把计时器的输出数码接到驱动译码电路的U14、U13上;把秒计数器产生的60进位的二进制信号译成断代码;并驱动数码管DS6、DS5显示秒的十位与个位..、同理;U12、U11驱动数码管DS4、DS3显示分的十位与个位;U10、U9驱动数码管DS2、DS1显示时的十位与个位..其电路图如下：4、校时电路在刚接通电源或者时钟走时出现误差时;则需要进行时间的校准..调节开关S1;S2分别对时、分、秒单独计数;计数脉冲由单次脉冲或联系脉冲输入..校时电路由与非门和二个开关组成;实现时、分的校准..在校时时;分采用等待校时;当正常读分时;S1接VCC;分脉冲送至计数器;使计数器读分;校分时;S1接地;与非门被封;暂停读分;待标准时到立即将S1接VCC即可..时的校时和分的校时相同;当正常读时时;S2接VCC;时脉冲送至计数器;使计数器读时..校时时;S2接地;与非门被封;暂停读时;当标准时到立即将S2接VCC即可校准..其电路图如下：六、设计总结本次的数字时钟实验;让我对自己所学的知识得到了回顾..它也让我充分发挥了对所学知识的理解和设计的书面表达能力..这为今后自己进一步深化学习;积累了一定的宝贵经验..撰写报告的过程是对专业知识的学习过程;它使我运用已有的专业基础知识;对其进行设计;分析和解决一个理论问题或实际问题;把知识转化为能力的实际训练..本次的实验;让我发现理论必须用于实践;否则只是一张白纸..此外只有理论水平提高了;才能更好的运用于实践..另外;本次实验也考验了我的认真的态度..只有做事拥有认真的态度与科学的方法;才能成功..总的来说;这次设计的实验还是比较成功的;有点小小的成就感;终于觉得平时所学的知识有了实用的价值;达到了理论与实际相结合的目的;不仅学到了不少知识;而且锻炼了自己的能力;使自己对以后的路有了更加清楚的认识;同时;对未来有了更多的信心..。
目录摘要 (1)1数字钟的结构设计及方案选择 (2)1.1振荡器的选择 (2)1.2计数单元的构成及选择 (3)1.3译码显示单元的构成选择 (3)1.4校时单元电路设计及选择 (4)2 数字钟单元电路的设计 (4)2.1振荡器电路设计 (4)2.2时间计数单元设计 (4)2.2.1集成异步计数器74LS390 (5)2.2.2 用74LS390构成秒和分计数器电路 (5)2.2.3用74LS390构成时计数器电路 (6)2.2.4 时间计数单元总电路 (7)2.3译码显示单元电路设计 (7)2.4 校时单元电路设计 (7)2.5整点报时单元电路设计 (1)3 数字钟的实现电路及其工作原理 (9)4电路的搭建与调试 (10)5结束语 (10)参考文献 (11)附录1： (12)摘要数字钟被广泛用于个人家庭及公共场所,成为人们日常生活中的必需品。
诸如定时自动报警、按时自动打铃、定时广播、自动起闭路灯、定时开关烘箱、甚至各种定时电气的自动启用等，所有这些，都是以钟表数字化为基础的。
因此，研究数字钟及扩大其应用，有着非常现实的意。
数字电子钟，从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
数字电子钟有以下几部分组成：振荡器，分频器，60进制的秒、分计时器和12进制计时计数器，秒、分、时的译码显示部分及校正电路等。
关键词：数字钟 555多谐振荡器计数器 74LS390 74LS48数字电子时钟的设计及制作1数字钟的结构设计及方案选择数字钟实际上是一个对标准频率(1HZ)进行计数的计数电路。
主要由振荡器、分频器、计数器、译码器显示器和校时电路组成。
振荡器产生稳定的高频脉冲信号，作为数字钟的时间基准，通常使用石英晶体震荡器，然后经过分频器输出标准秒脉冲，或者由555构成的多谐振荡器来直接产生1HZ的脉冲信号。
秒计数器满60后向分计数器进位，分计数器满60后向小时计数器进位，小时计数器按照“12翻1”规律计数。
数字钟的设计与制作摘要系统使用EDA技术设计了数字钟，采用硬件描述语言VHDL按模块化方式进行设计，然后进行编程，时序仿真等。
利用VHDL语言完成了数字钟的设计。
该数字钟能实现时、分、秒计数的显示功能，且以24小时循环计时。
整个系统结构简单，使用方便，功能齐全，精度高，具有一定的开发价值。
关键字数字钟；EDA；VHDL；目录1引言 (1)1.1课题的背景、目的 (1)1.2设计的内容 (1)2 EDA、VHDL简介 (2)2.1EDA技术 (2)2.2硬件描述语言——VHDL (2)★VHDL的简介 (2)★VHDL语言的特点 (2)★VHDL的设计流程 (3)3 数字钟设计 (4)3.1数字钟的工作原理 (4)3.2晶体振荡器 (5)3.3分频器电路 (6)3.4时、分、秒计数器电路 (6)4 系统仿真 (9)1.秒表计数器电路仿真图 (9)2.小时计数器电路仿真图 (9)3.分计数器电路仿真图 (10)结束语 (11)致谢 (12)参考文献 (13)附录 (14)1 引言随着社会的发展，科学技术也在不断的进步。
特别是计算机产业，可以说是日新月异，数字钟作为计算机的一个组成也随之逐渐进入人们的生活，从先前的采用半导体技术实现的数字钟到现在广泛应用的采用高集成度芯片实现的数字钟。
数字钟正在向着功能强，体积小，重量轻等方向不断发展，本设计主要介绍的是一个基于超高速硬件描述语言VHDL对数字钟中显示电路进行编程实现。
近年来，集成电路和计算机应用得到了高速发展，现代电子设计技术已迈入一个崭新的阶段，具体表现在：（1）电子器件及其技术的发展将更多地趋向于为EDA服务；（2）硬件电路与软件设计过程已高度渗透；（3）电子设计技术将归结为更加标准、规范的EDA 工具和硬件描述语言VHDL的运用；（4）数字系统的芯片化实现手段已成主流。
因此利用计算机和大规模复杂可编程逻辑器件进行现代电子系统设计已成为电子工程类技术人员必不可少的基本技能之一。
数字钟的设计与制作发布: | 作者: | 来源: luzhongguo | 查看:2966次| 用户关注：一、设计目的1.熟悉集成电路的引脚安排。
2.掌握各芯片的逻辑功能及使用方法。
3.了解面包板结构及其接线方法。
4.了解数字钟的组成及工作原理。
5.熟悉数字钟的设计与制作。
二、设计要求1．设计指标?时间以24小时为一个周期；?显示时、分、秒；?有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；?计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；?为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信一、设计目的1. 熟悉集成电路的引脚安排。
2. 掌握各芯片的逻辑功能及使用方法。
3. 了解面包板结构及其接线方法。
4. 了解数字钟的组成及工作原理。
5. 熟悉数字钟的设计与制作。
二、设计要求1．设计指标? 时间以24小时为一个周期；? 显示时、分、秒；? 有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；? 计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；? 为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2．设计要求? 画出电路原理图（或仿真电路图）；? 元器件及参数选择；? 电路仿真与调试；? PCB文件生成与打印输出。
3．制作要求自行装配和调试，并能发现问题和解决问题。
4．编写设计报告写出设计与制作的全过程，附上有关资料和图纸，有心得体会。
三、设计原理及其框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。
由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ 时间信号必须做到准确稳定。
通常使用石英晶体振荡器电路构成数字钟。
图3-1所示为数字钟的一般构成框图。
⑴晶体振荡器电路晶体振荡器电路给数字钟提供一个频率稳定准确的32768Ｈz的方波信号，可保证数字钟的走时准确及稳定。
不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路分频器电路将32768Ｈz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。
分频器实际上也就是计数器。
⑶时间计数器电路时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
⑷译码驱动电路译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。
⑸数码管数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为ＬＥＤ数码管。
2．数字钟的工作原理１）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。
图3-2所示电路通过ＣＭＯＳ非门构成的输出为方波的数字式晶体振荡电路，这个电路中，ＣＭＯＳ非门Ｕ１与晶体、电容和电阻构成晶体振荡器电路，Ｕ２实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。
输出反馈电阻Ｒ１为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。
电容Ｃ１、Ｃ２与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个１８０度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。
由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。
晶体XTAL的频率选为32768HZ。
该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。
从有关手册中，可查得C1、C2均为30pF。
当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。
由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。
较高的反馈电阻有利于提高振荡频率的稳定性。
非门电路可选74HC00。
２）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到１Ｈz的秒信号输入，需要对振荡器的输出信号进行分频。
通常实现分频器的电路是计数器电路，一般采用多级２进制计数器来实现。
例如，将３２７６８Ｈz的振荡信号分频为１ＨZ的分频倍数为３２７６８（２１５），即实现该分频功能的计数器相当于１５极２进制计数器。
常用的２进制计数器有７４ＨＣ３９３等。
本实验中采用CD4060来构成分频电路。
CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。
ＣＤ４０６０计数为１４级２进制计数器，可以将３２７６８ＨZ的信号分频为２ＨZ，其内部框图如图3-3所示，从图中可以看出，ＣＤ４０６０的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。
３）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。
时计数单元一般为１２进制计数器计数器，其输出为两位８４２１ＢＣＤ码形式；分计数和秒计数单元为６０进制计数器，其输出也为８４２１ＢＣＤ码。
一般采用10进制计数器74HC390来实现时间计数单元的计数功能。
为减少器件使用数量，可选７４ＨＣ３９０，其内部逻辑框图如图２.３所示。
该器件为双２—５－１０异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。
秒个位计数单元为１０进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。
ＣＰＡ（下降没效）与１ＨZ秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为６进制计数器，需要进制转换。
将１０进制计数器转换为６进制计数器的电路连接方法如图3-5所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。
分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为１２进制计数器，不是１０的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行１２进制转换。
利用１片７４ＨＣ３９０实现１２进制计数功能的电路如图3-6所示。
另外，图3-6所示电路中，尚余－２进制计数单元，正好可作为分频器２ＨZ输出信号转化为１ＨZ信号之用。
4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。
5）校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。
通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。
根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。
图3-7所示即为带有基本RS触发器的校时电路，6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。
其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。
根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。
报时电路选74HC30，选蜂鸣器为电声器件。
四、元器件实验中所需的器材? 5V电源。
? 面包板1块。
? 示波器。
? 万用表。
? 镊子1把。
? 剪刀1把。
? 网络线2米/人。
? 共阴八段数码管6个。
? CD4511集成块6块。
? CD4060集成块1块。
? 74HC390集成块3块。
? 74HC51集成块1块。
? 74HC00集成块5块。
? 74HC30集成块1块。
? 10MΩ电阻5个。
? 500Ω电阻14个。
? 30p电容2个。
? 32.768k时钟晶体1个。
? 蜂鸣器。
五、个功能块电路图1.一个CD4511和一个LED数码管连接成一个CD4511驱动电路，数码管可从0---9显示，以次来检查数码管的好坏。
4511驱动电路2.利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示。
74390十进制计数器3.利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00和一个晶振连接成一个六进制计数器，数码管从0—6显示。
74390六进制计数器4.利用一个六进制电路和一个十进制连接成一个六十进制电路，电路可从0—59显示。
六十进制电路5.利用两个六十进制的电路合成一个双六十进制电路，两个六十进制之间有进位。
双六十进制电路6.利用CD4060、电阻及晶振连接成一个分频——晶振电路。
分频—晶振电路7.利用74HC51D和74HC00及电阻连接成一个校时电路。
校时电路8.利用74HC30和蜂鸣器连接成整点报时电路。
整点报时电路。
9.利用两个六十进制和一个十二进制连接成一个时、分、秒都会进位的电路。
时、分、秒的进位连接。
六、总接线元件布局。
七、芯片连接。
八、总结1.设计过程中遇到的问题及其解决方法。
1)在检测面包板状况的过程中，出现本该相通的地方却未通的状况，后经检验发现是由于万用表笔尖未与面包板内部垂直接触所至。
2) 在检测CD4511驱动电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于接触不良的问题，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。
用5V电源对数码管进行检测，一端接地，另一端接触每一段二极管，发现二极管能正常显示的，再用万用表欧姆档检测每一根线是否接触良好，在检测过程中发现有几根线有时能接通，有时不能接通，把接触不好的线重新接过后发现能正常显示了。
其次是由于芯片接触不良的问题，用万用表欧姆档检测有几个引脚本该相通的地方却未通，而检测的导线状况良好，其解决方法为把CD4511的芯片拔出，根据面包板孔的的状况重新调整其引脚，使其正对于孔，再用力均匀地将芯片插入面包板中，此后发现能正常显示，本次实验中还发现一块坏的LED数码管和两块坏的CD4511，经更换后均能正常显示。
3)在连接晶振的过程中，晶振无法起振。
在排除线与芯片的接触不良问题后重新对照电路图，发现是由于12脚未接地所至。
4)在连接六进制的过程中，发现电路只能4、5的跳动，后经发现是由于接到与非门的引脚接错一根所至，经纠正后能正常显示。
5) 在连接校正电路的过程中，出现时和分都能正常校正时，但秒却受到影响，特别时一较分钟的时候秒乱跳，而不校时的时候，秒从40跳到59，然后又跳回40，分和秒之间无进位，电路在时、分、秒进位过程中能正常显示，故可排除芯片和连线的接触不良的问题。
