下载文档原格式
PDSOI MOS器件总剂量辐射效应和FDSOI高迁移率MOS器件研究的开题报告一、研究的背景和意义随着集成电路向技术尺寸的持续缩小，器件的发展日趋复杂，器件的辐射效应问题也日益引起了人们的关注。
在空间和航天应用和核电站等高辐射环境下，器件的辐照剂量量级可能达到每平方厘米多达数十兆拉德（Mrad）的水平。
因此，研究新型器件的抗辐照性能有着重要的理论和实际意义。
本课题主要针对两种不同类型的SOI器件进行研究：第一种是PDSOI MOS器件，其主要特征是在硅层上面存在着一个二氧化硅（SiO2）层，在开发集成电路器件中广泛应用。
然而，PDSOI MOS器件在重离子辐射下的抗辐照性能被证明比较差，其漏电流会快速上升，导致性能劣化，严重影响器件的可靠性；第二种是FDSOI高迁移率MOS器件，相比传统CMOS器件具有功耗低、性能优异等优点，已经成为高速、低功耗、低电压要求的器件应用的主流发展方向之一，并且较好地解决了PDSOI MOS器件在重离子辐照下的抗辐射性能的问题。
因此，对PDSOI MOS器件总剂量辐射效应和FDSOI高迁移率MOS器件的研究，不仅能够为新型器件的设计和制备提供参考，还能够为电子器件的可靠性和抗干扰措施等方面提供理论依据。
二、研究内容和方法1、PDSOI MOS器件总剂量辐射效应的研究研究PDSOI MOS器件在重离子辐照下的抗辐射性能表现，分析其漏电流的变化以及效应的来源。
同时，通过分析SOI结构的电子束退火处理的方法，尝试提高器件的抗辐射性能。
方法：利用高能离子束在PDSOI MOS器件上进行总剂量辐射，然后对器件进行I-V测试，分析测试结果，找出器件受到辐射后的漏电流变化规律和变化的原因；同时对SOI结构进行电子束退火处理，尝试提高器件的抗辐射性能，并比较其抗辐射性能与未处理的器件的差异。
2、FDSOI高迁移率MOS器件的研究研究FDSOI高迁移率MOS器件的电学和物理性能，在光子和重离子辐照下固有和随机单元的响应，并探索它们的原因和物理机制，为器件的可靠性和抗干扰性能提供依据。
SOI MOS器件辐射效应的机理与可靠性研究SOI MOS器件辐射效应的机理与可靠性研究随着半导体技术的不断发展，SOI（Silicon on Insulator）MOS（Metal-Oxide-Semiconductor）器件由于其性能的优势，在现代电子器件中得到广泛应用。
然而，在卫星、飞机等高辐射环境下使用SOI MOS器件时，辐射效应成为一个重要的研究方向。
本文将探讨SOI MOS器件的辐射效应机理以及对其可靠性的影响。
首先，我们需要了解SOI MOS器件的基本结构。
SOI器件是将薄片硅层植入到绝缘体层（通常是氧化层）上形成的结构。
其优点包括减少静态功耗、提高开关速度、减少串扰和抖动等。
然而，正是由于这种结构，使得器件在辐射环境下容易受到影响。
辐射效应的机理主要包括电离辐射和热中子效应两方面。
首先，电离辐射对SOI MOS器件产生的主要影响是增加了堆垛偏压，导致电子和空穴的产生和注入速率增加，从而使得漂移区内的载流子浓度增加。
这导致了漂移区发生电子-空穴对产生，从而改变了器件的阈值和极性特性，增加了漏电流和截止频率降低。
此外，电离辐射还会导致漏电流增加，器件电流增大，及截止频率降低，影响器件的工作性能。
其次，热中子效应是辐射效应的另一个重要机理。
热中子对SOI MOS器件的主要影响是通过产生位移损伤和位移自发损伤（DIBL）现象影响器件的性能。
位移损伤会导致漏电流增加，电流增大，截止频率降低，并且还可能引起SOI颗粒上的电荷积累和电子迁移的失真。
位移自发损伤则会导致漏电流和截止频率的降低。
在实际应用中，SOI MOS器件的可靠性研究是十分重要的。
对于辐射环境下的应用，特别是空间应用，器件的可靠性是关键因素。
为了提高器件的可靠性，减小辐射效应的影响，一方面可以通过合理选择SOI材料的结构参数，来降低器件的漏电流和对辐射的敏感性。
另一方面可以通过引入改进的工艺流程，包括特殊的屏蔽结构、辐射阻抗设计和硅层厚度的选择等。
抗辐射SOI器件栅氧可靠性研究吴建伟;谢儒彬;顾祥;刘国柱【摘要】The paper focused on the radiation-hard SOI technology gate oxide reliability. Compared the gate oxide reliability of Si, SOI and radiation-hardened SOI. Found that the the process of ion-implant during the preparation of SOI and radiation-hard could affect the quality of thetop-Si in SOI. So that, reducing the gate oxide reliability. The constant-voltage stressing test was applied to estimate time-dependent dielectric breakdown life of gate oxide with radiation-hard process. The life of 12.5 nm gate oxide with radiation-hard process is about 14.65 years under 125℃high-temperature and 5.5 V work conditions. It can meet the requirement in the SOI radiation-hard technology.%对抗辐射SOI器件栅氧可靠性进行研究，比较了体硅器件、SOI器件、抗总剂量加固SOI器件的栅氧可靠性，发现SOI材料片的制备与抗总剂量加固过程中的离子注入工艺都会对顶层硅膜造成影响，进而影响栅氧可靠性。
SOI器件总剂量辐射效应及其背栅加固技术研究在先进CMOS ICs工艺中，与传统体硅技术相比，绝缘体上的硅(Silicon-on-Insulator, SOI)技术具有得天独厚的优势，诸如高速、低功耗、高集成度等优点。
这是由于SOI器件实现了全介质隔离，减小了结电容，并彻底消除了体硅CMOS技术中的闩锁效应。
此外，隐埋氧化层(Buried Oxide, BOX)的存在有效地减小了单粒子效应中的电荷收集体积，从而很大程度上提高了器件抗单粒子翻转和抗单粒子闩锁能力。
然而，辐射在埋氧层和浅沟槽隔离氧化物(ShallowTrench Isolation, STI)中诱生的陷阱电荷使得SOI器件的总剂量辐射效应更为复杂。
因此，对SOI器件的总剂量辐射效应进行系统的研究，从而找到一种对SOI 器件进行辐射加固的方法显得尤为必要。
本论文主要研究了0.2μm部分耗尽(Partially-Depleted, PD)SOI器件的总剂量辐射效应。
然后探讨了采用硅离子注入技术在SOI晶圆层级对埋氧层进行加固改性的方法，并应用Pseudo-MOS方法表征SOI材料辐射前后的电学性能，以此评估背栅加固效果。
论文具体内容和主要结论如下：(1)研究了0.2μm PD SOI器件在ON、OFF和TG三种辐照偏置条件下的总剂量辐射响应。
结果表明，无论对于器件的前栅还是背栅，ON偏置均为最劣偏置。
此外，还系统的研究了短沟道SOI器件和窄沟道SOI器件随总的辐照剂量增加其Id-Vg 曲线变化情况。
实验结果显示，短沟道器件和窄沟道器件随着总的辐照剂量的增加，器件性能退化严重，主要表现为关态漏电流大幅度增加。
我们对实验结果进行了分析，认为辐射诱生的陷阱正电荷在STI侧壁累积是造成器件性能退化的主要原因。
(2)介绍了Pseudo-MOS样品的制备工艺以及Pseudo-MOS测试原理。
同时也对影响Pseudo-MOS测试的各方面参数进行了详细地探讨。
高压soi pldmos器件电离辐射总剂量效应研究一、引言随着半导体器件的不断发展，电离辐射总剂量效应已经成为了一个重要的研究方向。
高压SOI PLDMOS器件是一种重要的功率器件，在电力电子、航空航天等领域应用广泛。
因此，对高压SOI PLDMOS器件在电离辐射总剂量效应下的特性进行研究具有重要的意义。
二、高压SOI PLDMOS器件结构及工作原理1. 高压SOI PLDMOS器件结构高压SOI PLDMOS器件由源极区、漏极区和栅极区组成。
其中，源极区和漏极区呈N型掺杂，栅极区呈P型掺杂。
栅极与源漏之间存在PN结，形成了一个场效应晶体管结构。
2. 高压SOI PLDMOS器件工作原理当栅极施加正向偏置时，栅极区形成一个P型电场，使得源漏之间形成一个N沟道。
当VGS增大时，沟道宽度减小，导通电阻增大。
当VDS增大时，沟道宽度进一步减小，导通电阻继续增大，直至达到饱和状态。
此时，器件处于导通状态。
三、高压SOI PLDMOS器件电离辐射总剂量效应的研究1. 电离辐射总剂量效应的概念电离辐射总剂量效应是指在电子、质子等粒子束照射下，半导体器件中产生的缺陷、载流子捕获和氧化物界面态等因素引起的性能退化现象。
2. 高压SOI PLDMOS器件电离辐射总剂量效应的特点（1）漏电流增加：由于粒子束照射会引起漏电流增加，从而影响器件的工作性能。
（2）阈值电压漂移：在粒子束照射下，阈值电压会发生漂移，从而影响器件的开关特性。
（3）导通电阻增加：在粒子束照射下，沟道深度减小，导致导通电阻增加。
3. 高压SOI PLDMOS器件电离辐射总剂量效应的测试方法（1）静态测试：通过对器件进行静态测试，得到其IV曲线和漏电流等参数。
（2）动态测试：通过对器件进行动态测试，得到其开关特性等参数。
4. 高压SOI PLDMOS器件电离辐射总剂量效应的研究现状目前，国内外学者已经对高压SOI PLDMOS器件在电离辐射总剂量效应下的特性进行了大量的研究。
总剂量加固对SOI NMOS器件抗辐射特性的影响陈海波;吴建伟;李艳艳;谢儒彬;朱少立;顾祥【摘要】采用埋层改性工艺对部分耗尽SOI NMOS器件进行总剂量加固,通过测试器件在辐射前后的电学性能研究加固对SOI NMOS器件抗辐射特性的影响.加固在埋氧层中引入电子陷阱,辐射前在正负背栅压扫描时,电子陷阱可以释放和俘获电子,导致背栅阈值电压产生漂移,漂移大小与引入电子陷阱的量有关.通过加固可以有效提高器件的抗总剂量辐射特性,电子陷阱的量对器件的抗辐射性能具有显著影响.【期刊名称】《电子与封装》【年(卷),期】2014(014)012【总页数】4页(P33-36)【关键词】离子注入;SOI;NMOSFET;总剂量辐射【作者】陈海波;吴建伟;李艳艳;谢儒彬;朱少立;顾祥【作者单位】中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035;中国电子科技集团公司第58研究所,江苏无锡214035【正文语种】中文【中图分类】TN306SOI技术凭借其良好的抗闩锁和抗瞬时辐射效应的能力，用以生产高可靠、高抗辐射的电子器件[1~2]。
但由于绝缘埋层（BOX）的存在，使得SOI器件在抗总剂量电离辐射方面并不比体硅技术占优势。
因此如何提高SOI器件的抗总剂量能力成为研究的热点[3~4]。
Lee等人在热氧化SiO2上通过沉积氮化硅薄膜的方法，制备出的MNOS（Metal-Nitride-Oxide-Semiconductor）电容具有较强的抗总剂量辐射能力[5]；武光明等人通过向SOI材料埋层注入F+也能提高 CMOS/SOI器件的抗电离辐射能力[6]；张恩霞、张正选等人通过氮离子注入、氮氧共注入以及硅离子注入的方法对SOI材料进行加固，都取得了较好的加固效果[7~9]。
抗辐射高压SOI埋氧总剂量效应研究徐海铭;洪根深;吴建伟;徐政;刘国柱【摘要】研究了抗辐射高压SOI埋氧总剂量加固技术,发现在总剂量辐射条件下不同埋氧加固工艺背栅阈值变化的情况.通过增加埋氧加固技术可以有效地抑制总剂量辐射环境下对高压器件的调制效应.【期刊名称】《电子与封装》【年(卷),期】2019(019)001【总页数】4页(P41-43,47)【关键词】埋氧;总剂量;加固【作者】徐海铭;洪根深;吴建伟;徐政;刘国柱【作者单位】中国电子科技集团公司第五十八研究所,江苏无锡214072;中国电子科技集团公司第五十八研究所,江苏无锡214072;中国电子科技集团公司第五十八研究所,江苏无锡214072;中国电子科技集团公司第五十八研究所,江苏无锡214072;中国电子科技集团公司第五十八研究所,江苏无锡214072【正文语种】中文【中图分类】TN3061 引言抗辐射高压SOI技术作为新一代抗辐射高压集成电路的主流技术之一，具有许多体硅技术无法比拟的优点。
传统体硅CMOS集成电路在高压应用条件下，其依靠P/N结进行隔离的本质特征带来了串扰、高温泄露漏电大和隔离区域比例高等问题，在辐照环境下则更易受单粒子闩锁效应的影响。
而SOI技术以其独特全介质隔离结构有效地克服了体硅材料的不足，彻底消除了CMOS器件的寄生闩锁效应，减少单粒子翻转界面，具有极好的抗单粒子和瞬时辐照能力，同时显著减小了邻近器件之间的串扰，在高温环境下能取得更好的可靠性。
SOI耐压结构在功率器件中的应用已经成为国际上的热点，在高压CMOS工艺技术中发挥越来越重要的作用，因此采用抗辐射高压SOI技术的集成电路具有更大的优势。
2 总剂量加固效应研究2.1 总剂量辐射后二氧化硅层中的正空间电荷积累总剂量辐照时，高能射线穿过栅电极进入二氧化硅后，与原子发生碰撞后电离产生电子-空穴对，其在栅电极所加电场的影响下会发生漂移。
若电场方向由栅电极指向衬底，则电子向栅极方向运动，空穴向衬底/栅氧界面移动。
抗辐射高压SOI NMOS器件的背栅效应研究LI Yanfei;ZHU Shaoli;WU Jianwei;XU Zheng;HONG Genshen【摘要】通过对高压SOI NMOS器件进行总剂量辐照试验发现,辐照后器件埋氧化层中引入了大量的氧化层陷阱电荷,使得器件背栅发生反型,在较高漏极工作电压下,漏极耗尽区与反型界面相连,使得源漏发生穿通,导致器件漏电.通过原理分析提出了增加顶层硅膜厚度的优化措施,证明在顶层硅膜较薄的情况下,SOI NMOS器件容易发生总剂量辐照后背栅漏电,厚顶层硅器件特性受背栅辐照效应的影响则显著降低直至消失.【期刊名称】《电子与封装》【年(卷),期】2019(019)002【总页数】4页(P38-41)【关键词】高压SOI NMOS;背栅效应;总剂量;抗辐射加固【作者】LI Yanfei;ZHU Shaoli;WU Jianwei;XU Zheng;HONG Genshen【作者单位】;;;;【正文语种】中文【中图分类】TN3061 引言随着微电子技术的迅猛发展，星载雷达、航空测控、核弹、通讯卫星以及需有抵抗核爆环境能力的飞机、地面系统等装备中都离不开抗辐射高压SOI 器件。
绝缘体上硅（Silicon-On-Insulator，SOI）技术以其独特的结构有效地克服了体硅材料的不足，充分发挥了硅集成电路技术的潜力，正逐渐成为制造高速、低功耗、高集成度和高可靠超大规模集成电路的主流技术[1-3]。
SOI 技术采取全介质隔离，彻底消除了CMOS器件的寄生闩锁效应，减少单粒子翻转界面，具有极好的抗单粒子和瞬时辐照能力，使得SOI 芯片能在最恶劣的宇宙射线环境下工作，并在空间科学研究中得到广泛应用[4-6]。
然而，由于SOI 材料中绝缘埋层的存在，导致高压器件受总剂量辐射效应的影响增加[7-8]，埋氧化层中产生大量的正电荷，导致背栅反型，背栅沟道开启，器件发生漏电。
本文研究了抗辐射高压SOI NMOS 器件总剂量辐照后的背栅效应，发现SOI 材料的顶层硅膜厚度对器件的背栅效应影响较大，通过采用抗辐射工艺加固技术，研制不同硅膜厚度的SOI NMOS 器件，通过总剂量辐照试验，分析不同硅膜厚度对器件背栅漏电的影响。
国产工艺的部分耗尽SOI PMOSFET总剂量辐照及退火效应研究崔江维;余学峰;刘刚;李茂顺;高博;兰博;赵云;费武雄;陈睿【摘要】对国产工艺的部分耗尽SOI PMOSFET 60Coγ射线的总剂量辐照及退火效应进行了研究.结果表明:随着工艺技术的发展,正栅氧化层具有较强的抗辐照加固能力,背栅由于埋氧层厚度和工艺生长原因而对总剂量辐照较为敏感;辐照引入的深能级界面态陷阱电荷的散射作用,导致了正栅源漏饱和电流的显著降低;退火过程中界面态陷阱电荷的饱和决定了正栅亚阈曲线的平衡位置,而隧穿或热发射的电子只能中和部分背栅氧化物陷阱电荷,使得退火后背栅曲线仍与初始值有一定负向距离.【期刊名称】《原子能科学技术》【年(卷),期】2010(044)011【总页数】5页(P1385-1389)【关键词】总剂量辐照效应;退火;亚阈曲线【作者】崔江维;余学峰;刘刚;李茂顺;高博;兰博;赵云;费武雄;陈睿【作者单位】中国科学院,新疆理化技术研究所,新疆,乌鲁木齐,830011;新疆电子信息材料与器件重点实验室,新疆,乌鲁木齐,830011;中国科学院,研究生院,北京,100049;中国科学院,新疆理化技术研究所,新疆,乌鲁木齐,830011;新疆电子信息材料与器件重点实验室,新疆,乌鲁木齐,830011;中国科学院,微电子研究所,北京,100029;中国科学院,新疆理化技术研究所,新疆,乌鲁木齐,830011;新疆电子信息材料与器件重点实验室,新疆,乌鲁木齐,830011;中国科学院,研究生院,北京,100049;中国科学院,新疆理化技术研究所,新疆,乌鲁木齐,830011;新疆电子信息材料与器件重点实验室,新疆,乌鲁木齐,830011;中国科学院,研究生院,北京,100049;中国科学院,新疆理化技术研究所,新疆,乌鲁木齐,830011;新疆电子信息材料与器件重点实验室,新疆,乌鲁木齐,830011;中国科学院,研究生院,北京,100049;中国科学院,新疆理化技术研究所,新疆,乌鲁木齐,830011;新疆电子信息材料与器件重点实验室,新疆,乌鲁木齐,830011;中国科学院,研究生院,北京,100049;中国科学院,新疆理化技术研究所,新疆,乌鲁木齐,830011;新疆电子信息材料与器件重点实验室,新疆,乌鲁木齐,830011;中国科学院,研究生院,北京,100049;中国科学院,新疆理化技术研究所,新疆,乌鲁木齐,830011;新疆电子信息材料与器件重点实验室,新疆,乌鲁木齐,830011;中国科学院,研究生院,北京,100049【正文语种】中文【中图分类】TN386.1;TN406随着航天事业的发展，越来越多的电子元器件被应用到辐射环境。
第19卷，第2期Vol.19 $ N o.2电子与封装E L E C T R O N I C S & P A C K A G I N G总第190期2019年2月抗辐射高压SOI NMOS 器件的背栅效应研究李燕妃，朱少立，吴建伟，徐政，洪根深(中国电子科技集团公司第五十八研究所，江苏无锡214072)摘要：通过对高压SOINMOS 器件进行总剂量辐照试验发现，辐照后器件埋氧化层中引入了大量的氧化层陷阱电荷，使得器件背栅发生反型，在较高漏极工作电压下，漏极耗尽区与反型界面相连， 使得源漏发生穿通，导致器件漏电。
通过原理分析提出了增加顶层硅膜厚度的优化措施，证明在顶 层硅膜较薄的情况下，SOINMOS 器件容易发生总剂量辐照后背栅漏电，厚顶层硅器件特性受背栅辐照效应的影响则显著降低直至消失。
关键词：高压SOINM OS-背栅效应；总剂量；抗辐射加固中图分类号：TN 306文献标识码：A 文章编号i 1681-1070 (2019) 02-0038-04Research on Back-gate Effect in Radiation-hardened High-voltageSOI NMOS DeviceLI Yanfei , ZHU Shaoli , WU Jianwei , XU Zheng , HONG Genshen{China Electronics Technology Group Corporation No.5" Research Institute, Wuxi 214072, China)Abstract: In this paper , the TID radiation induces oxide-trapped charge of SOI device in buried oxide layer which leading to the back channel inversion . With high supply drain voltage , the depletion region of drain was connected the back-gate inversion region . By research of the principle#the thinner silicon layer the more , the phenomenon of back-gate leakage current appears more obvious .The device's characteristics were little affected of b ack-gate radiation effect , when the silicon layer was thick .Keywords: high-voltage SOI NMOS ; back-gate effect ; total ion dose ; radiation-hardenedi引言随着微电子技术的迅猛发展，星载雷达、航空测控、核弹、通讯卫星以及需有抵抗核爆环境能力的飞 机、地面系统等装备中都离不开抗辐射高压SOI 器 件。
绝缘体上桂(Silicon -On-Insulator ，SOI )技术以其独特的结构有地 体硅材料的不足，发硅集电技术的力，制造高速、低功耗、高集 和高集电的 技术[1-3]。
SOI 技术采取全介质隔离，彻底消除了 CMOS器件的，子面，具有极好的抗单粒子和瞬时辐照能力，使得SOI 芯片能在最的 射线环境， 空科研究中 M 。
，SOI中绝缘埋层的存在，高压器件受总 辐射的[7'中的正电荷，，背栅沟开启，器件发生漏电。
本文研究了抗辐射高压SOINMOS 器件总剂量 辐的，发SOI的 硅器件的，通 抗辐射技术，研制不硅的SOINMOS 器件，通总辐 ，不 硅器件电的影响。
收稿日期= 2018-11-23-38 -第19卷第2期李燕妃，朱少立，吴建伟，等：抗辐射高压SOI NMOS器件的背栅效应研究2抗辐射高压SOI NMOS器件总剂量辐照 效应本文设计的抗辐射SOI NMOS器件采用抗辐射 加固硅栅工艺和SOI技术，采用离子注入加固技术，击穿电压50 V。
器件的总剂量辐照实验采用60Co!射 线源进行，选取的剂量率为50 rad(Si)/s,总剂量点为 50 k rad(Si)、100 k rad(Si)、150 k rad(Si)。
辐照实验过程 中参考电路应用环境施加偏置条件，如表1所示,！&、!=、！>、！b o、！ub分别指器件的源极、漏极、多晶栅、体 接触和衬底上的电位。
辐照实验前后,SOI NMOS器件 测试在KEITHLEY4200半导体分析测试仪上进行，每次测试均在H0 min内完成。
表1总剂量辐照偏置条件(单位/V)偏置!?O!S U B1030000总剂量辐照前背栅电压对器件关态特性的影响如图1所示，衬底电位F sub分别偏置100 V、120 V、140V、160V、180V、200V。
由图1可以看出，背栅电 压F s@b<140 V时，器件内部几乎没有泄漏电流，背栅 电压140 V,漏极电压增加到8.0 V左右时，漏区 栅 ，器件 漏电。
当F s@b=140 V时，器件内部泄漏电流达到纳安量级，背栅电压继续增加，器件的泄漏电 ，加到180 V以上，泄漏电流几乎不变，此时漏电流达到微 量。
图1辐照前背栅加压对器件关态特性的影响图2所示为抗辐射SOI NMOS器件总剂量辐照 前后的击 线。
辐照前，器件的击电压在52 V ，器件部不存在泄漏电流。
总剂量辐照后器件 背栅 ，漏区加正电压时，漏区的耗尽栅界面处扩展，栅 时，漏 电压 栅 ,源漏源区与背栅 的电 漏 电压，而源 过 栅 漏 ,源漏漏电。
随着辐照剂量 50 k rad(Si)提高到150 k rad (Si),栅 ,电子 ,F==30 V时，器件的源漏穿通电流从0.2 nA增加到 98.3 nA,电 加了 2 量。
2可见,漏极电压超过8 V后,器件 漏电，漏极电压的继加，器件 子 ，最终导致器件发击。
图3所示为抗辐射SOI NMOS器件在150 rad(Si)总剂量辐照后，在体接触上偏置 电位 的关态特性曲线。
3 ，漏电压在8 V时,器件 漏电，过50 V后，电 用下器件发 击穿。
在150 k rad(Si)辐照后，器件的源漏电 100 nA水平，衬底偏置电压F bo的增加，器件内部的源漏 电 ，为负偏置电压 总剂量辐照导 的 栅 ,背栅反型。
体电压！?。
=-8 V时，器件 的泄漏电10 pA的量级。
由此，进 验，总剂量辐 照后的源漏 电 栅 。
图3器件辐照后不同衬偏下的关态特性情况3 原理分析如图4所示是抗辐射高压SOI NMOS器件在总 剂量辐照后漏电极加高压！=,器件内部的 和电荷分布。
器件基于SOI材料和深槽隔离技术，-39 -第19卷第2期电子与封装器件的NHV 漂移区主要用于承受器件的击穿电压。
器件的顶层硅膜厚度影响器件的抗总剂量辐照特性。
是总剂量辐照后背栅界面耗尽区与漏电极在正高 压情况下耗尽区中间的距离。
在总剂量辐照过程 中，在栅氧化层和埋氧化层BOX 内产生大量的电子- 空穴对，由于埋氧化层较厚，因此埋氧化层中产生的 电子-空穴对远远大于栅氧化层，在电场的作用下埋 氧化层中存在大量的氧化层陷阱电荷，呈正电性，从 而使得背栅界面发生耗尽反型，形 电 ：。
当器件漏电极 高压时，漏漂移区$HV 向顶层硅耗尽,耗尽区大与埋氧化层界面处的反型区相连，即为〇,在这一瞬间漏极电压被传背栅界面，由于漏区对，的耗尽区将通过栅界面耗尽区与漏相连，使得源漏穿 通，导致器件击穿电压降低，器件 正 作。
由前面的分析可见，抗辐射高压SOI NMOS 器件 设计与顶层硅膜厚度相，在器件设计时一方面要考 器件的常态特性， 面要器件的抗总剂量辐照在此于TCAD 软件硅膜厚度器件辐照后的特性仿真，图5(a )〜(c )是硅膜厚度、衬底电位加高压模拟辐照后埋氧层电荷积累时， 器件内部的耗尽区和电势分布情况。
由 5 ，随着硅膜厚度的增加,SOINMOS 器件的漏区耗尽区和 背栅界面耗尽区相连，那么在总剂量辐照情况下 漏区电 过背栅反型层强加于背栅和 区 间， 区耗尽区与漏区耗尽区 过背栅反型相连， 高压 作情况下发生 漏 间 漏 电。
当！si ；2.67xa !m 时,漏区耗尽区与背栅界面耗尽区之间距离！d (的度并未相连，因此 在总剂量辐照后，在高压作SOI 器件背栅界面发生反型，但源漏间不会产生漏电。
图4抗辐射高压SOI NMOS 器件总剂量效应原理示意图(a)rsi=a pm(b)rsi= 1.67xa pm(c)rs=2.67xa pm图5不同7V 情况下器件内部的耗尽区和电势分布情况4优化措施及效果根据前面的仿真结果，本文研制了 ！S i ；2.67xa !m的抗辐射SOI NMOS 器件。
如图6所示是SOI NMOS器件总剂量辐照后的击特性，由于ON 偏置和OBB 偏置结果一致，辐照后的击穿特性 由 6， 辐照 后器件的击 电压 发生变化，同时器件内部不存在 漏电。
由此，对于抗辐 SOI NMOS 器件，总剂量辐照对器件击特性影响较大，需要SOI的顶层硅膜。
-40-第19卷第2期李燕妃，朱少立，吴建伟，等：抗辐射高压SOI NMOS器件的背栅效应研究5结论本文简要分析了 SOINMOS器件总剂量辐照情 况下器件背栅效应的机理,并基于TCAD仿真软件模 拟分析了不同硅膜厚度下的背栅效应强弱。
采用抗辐 射技术和加固工艺研制了不同硅膜厚度的抗辐射SOI NMOS器件,在总剂量辐照情况下，当顶层硅膜较薄、漏电压超过8 V时，器件发生源漏穿通，随着辐照剂量 的增加，穿通电不加。
当顶层硅膜 厚度时，辐照剂量150 k rad(Si),抗辐射SOI NMOS器件 不发生漏电。
参考文献：[1] X W Han, L H Wu, Y Zhao, et al. A radiation hardened SOI based FPGA[J]. Journal of Semiconductors, 2011, 32(7): 075012.[2] 郭红霞,陈雨生，周辉.SOI器件电离辐射效应研究[C].上海:第五届全国SOI技术研讨会,2002.[3] J R Schwank, Ferlet-Cavrois V_ M R Shaneyfelt, et al. Radiation effects in SOI technologies：,]. IEEE Transactions on Nuclear Science, 2003, 50: 522.[4] Pickel J C. Single-event effects rate prediction [C]. IEEE Trans Nucl Sci, 1996, 43(2):483-495.[5] R Marec, P Calvel, M Melotte. Methodology to predict the SEE rate in Vertical MOSFET with Deep Charge Collection[C]. The QCA days conference, 2009.[6] D Peyre, Ch Binois, R Mangeret, F Bezerra, R Ecoffet. Fluence effect on SEE response of power MOSFET[C]. The QCA days conference, January 2009.[7] Y Huang, B H Li, X Zhao, et al. An effective method to compensate total ionizing dose-induced degradation on double-SOI structure [ J ] .IEEE Transactions on Nuclear Science, 2018, 65(8): 1532.[8] K Zhao, X Zhao, J T Gao, et al. DSOI FET-A novel TID tolerant SOI transistor[C]. IEEE International Conference on Solid-State and Integrated Circuit Technology, 2014:1-3.作者简介％李燕妃（1987—),女，福建福安人，硕士研究生，工艺集成工程师，现抗辐射电路工艺技术研究。
