当前位置：文档之家 › VCO锁相环电路实验

VCO锁相环电路实验

  • 格式：doc
  • 大小：211.00 KB
  • 文档页数：6

实验二VCO锁相环电路实验一、实验目的1.掌握VCO压控振荡器基本工作原理, 加深对基本锁相环工作原理的理解。

2.熟悉锁相式数字频率合成器的电路组成与工作原理。

二、实验内容1.基本锁相环实验2.同步带与捕捉带的带宽测量实验3.锁相式数字频率合成器实验三、实验电路工作原理本单元可做基本锁相环和锁相式数字频率合成器两个实验。

总体框图如图9-1,电路原理图如图9-2所示。

图9-1 基本锁相环与锁相式数字频率合成器电原理框图4046锁相环的功能框图如图9-3所示。

外引线排列管脚功能简要介绍:第1引脚（PDO3）：相位比较器2输出的相位差信号，为上升沿控制逻辑。

第2引脚（PDO1）：相位比较器1输出的相位差信号，它采用异或门结构，即鉴相特性为PDO1=PDI1PDI2第3引脚（PDI2）：相位比较器输入信号，通常PD来自VCO的参考信号。

第4引脚（VCOO）：压控振荡器的输出信号。

第5引脚（INH）：控制信号输入，若INH为低电平，则允许VCO工作源极跟随器输出：若INH为高电平，则相反，电路将处于功耗状态。

第6引脚（CI）：与第7引脚之间接一电容，以控制VCO的振荡频率。

第7引脚（CI）：与第6引脚之间接一电容，以控制VCO的振荡频率。

第8引脚（GND）：接地。

第9引脚（VCOI）：压控振荡器的输入信号。

第10引脚（SFO）：源极跟随器输出。

第11引脚（R1）：外接电阻至地，分别控制VCO最高和最低振荡频率。

第12引脚（R2）：外接电阻至地，分别控制VCO最高和最低振荡频率。

第13引脚（PDO2）：相位比较器输出的三态相位差信号，它采用PDI1、P上升沿控制逻辑。

第14引脚（PDI1）：相位比较器输入信号，PDI1输入允许将0.1V左右的小信号或方波信号在内部放大并再经过整形电路后，输出至相位比较器。

第15引脚（VI）：内部独立的齐纳稳压二极管负极，其稳压值V≈5～8V，若与TTL电路匹配时，可以用来作为辅助电源用。

第16引脚（VDD）：正电源，通常选+5V，或+10V，+15V。

2.VCO压控振荡器所谓压控振荡器就是----振荡频率受输入电压控制的振荡器。

4046锁相环的VCO是一个线性度很高的多谐振荡器，它能产生很好的对称自激振荡，振荡频率与充电电流成正比。

与C1的容量成反比，振荡频率不仅与定时电容C1、外加控制电压Ui有关而且还与电源电压有关，与外接电阻R1、R2的比值也有关。

3.锁相式数字频率合成器工作原理从图9-2可见，U402(MC14522)、U403(MC14522)、U404(MC14522)为三级可预置分频器，全部采用可预置BCD码同步1/N计数器MC14522，可由4位小型拨动开关选择。

U402、U403、U404分别对应着总频比N的百位、十位、个位分频器，U402、U403、U404的输入端可分别由SW401、SW402、SW403置入分频比的百位数、十位数、个位数，以8421 BCD码形式输入，使用时按所需分频比N预置好SW401、SW402、SW403的输入数据，f0 = N·fR，，3位程序分频器MC14522的数据输入端P0～P3分别接有510KΩ的下拉电阻，当SW401、SW402、SW403没有对该系统单元数据输入时，即开路状态时，此时下拉电阻把数据输入端置为“0”电平；当SW401、SW402、SW403工作时，则有相应的“1”电平输入到数据输入端，使之置于“1”电平状态，以便程序分频器进行处理。

在图9-2电路图中，当程序分频器的分频比N置成1，也就是把SW401、SW402向下拨（0000 0000）均断开，SW403置成“0001”状态。

这时，该电路就是一个基本锁相环电路。

就是当N=1时，分频器相当于一根短路线，直接将VCO压控振荡器输出接到了相位比较器的输入端，这时理论上F0=FV。

当三级程序分频器的N值可由外部输入进行编程控制时，该电路就是一个锁相式数字频率合成器电路。

输入频率转换开关K401进行选择，当K401的2与3相连接，则把来自实验一(AMI/HDB)编译码实验）的时钟信号发生器1KHz方波信号输入到该14引脚；若K401的2与1相连接，则必须用外接信号源所产生的1KHz方波信号，通过输入信号插座S103引入。

当锁相环锁定后，可得到：f R ＝fVfv:VCO反馈频率，其中：fV＝f/N , 代入得：fR=f/N移项得： f0=N·fR由此可知，当fR固定不变时，改变三级程序分频器的分频比N，VCO的振荡输出频率(也就是频率合成器的输出频率)f也得到相应的改变。

这样，只要输入一个固定信号频率fR，即可得到一系列所需要的频率，其频率间隔等于fR ，这里为1KHz。

选择不同的fR，可以获得不同fR的频率间隔。

在用实验一信号发生器产生的时钟信号频率时，其准确频率1.024KHz，而不是1KHz。

因而经过三级程序分频器与锁相实验后，VCO压控振荡器的输出频率也应当是1.024KHz的N位数。

从上可知:电路设置成《基本锁相环电路》的条件是：SW1 SW2 SW3 状态为:0000 0000 0001 Sw4状态为:00010000 这时分频比N=1四、实验步骤及使用仪器使用仪器：信号发生器 2台（1台产生信号、1台作频率计用）、示波台、试验箱（一）基本锁相环实验1.观察环路的同步过程锁相环在锁定状态下，如果输入信号参考频率fR保持不变，而VCO的振荡频率f0发生飘移导致fV≠ fR时，则在环路的反馈控制作用下，使f恢复仍然保持fv= fR的状态，这种过程叫做同步过程。

（1）、实验方法：将图9-2电路图中SW401、SW402、SW403设置为001状态，此时分频比为N＝1。

即将程序分频器的分频比设置为1(预置为001状态)。

实验电路的锁相环即成为基本锁相环。

其：fV ＝ f/N ＝ f/1 ＝ f（3）、以外接信号源作参考信号(加入方波信号源。

接通K401的2、3)。

令信号源输出一个参考频率为50KHz、电平为TTL的参考信号加于S103(相位比较器的fR 端)。

在TP402处测量fV，我们可看到，这时fV经过环路的反馈控制，将偏离前项测出的f0的参考值而趋向于fR，直至fV也等于外接信号源的参考频率值50KHz。

这就是同步过程，基本锁相环被外加信号源锁定在fR的频率上。

2.观察环路的跟踪过程锁相环进入锁定状态后，如果fV (现等于VCO的振荡频率f)不变，输入参考频率发生飘移，则在环路的反馈控制作用下，使f0跟随着fR的变化而变化，以保持fV =fR的环路锁定状态。

这种过程叫做跟踪过程。

实验方法：在上面实验的基础上将外加信号源的频率(参考频率fR)逐次改变(模拟fR 产生的飘移)，每改变一次fR（在TP402处测量fV）观察一次fV的数值，可以看到，fV 跟踪fR的变化fV=fR的状态3、观察环路的捕捉过程锁相环在初始失锁状态下，通过环路反馈控制作用，使VCO的振荡频率f调整fV =fR的锁定状态，这个过程称为捕捉过程。

实验方法：电路连接同前项，TP402处接频率计，测量fV的数值，实验开始时将信号源频率(fR )远离VCO的中心振荡频率(如令fR高于1.5MHz或远低于1KH)使环路处于失锁状态，即fV ≠fR，然后将fR从高端缓慢地降低(或从低端缓慢地升高)，当降低(或升高)到一定数值，频率计显示fV 等于fR时即fR捕捉到了fV环路进入锁定状态。

4、测试环路的同步带与捕捉带测试点： TP401(FR )输入频率 TP402(FV)反馈频率)实验方法：电路连接同前项，令信号源频率(fR)等于56KHz。

这时环路应处于锁定状态(fV = fR)。

(1)慢慢增加信号源的频率，直至环路失锁(fV ≠fR)。

此时信号源的输出频率就是同步带的最高频率。

(2)慢慢减小信号源的频率，直到环路锁定，此时信号源的输出频率就是捕捉带的最高频率。

(3)继续慢慢减小信号源的频率，直至环路失锁，此时信号源的输出频率就是同步带的最低频率。

(4)慢慢增加信号源的频率，直至环路锁定，此时信号源的输出频率就是捕捉带的最低频率。

(二)锁相式数字频率合成器实验1.测量UR的频率和波形。

用示波器频率计在TP401上测量，应为f=1KHz,高电平=3.4V,低电平=0V。

2.测量UV的频率和波形(在TP402)正常工作时UV 的波形应与UR同频同相，但UV的占空比与程序分频器的分频比N有关。

若N=1时（K402接2－3脚），与UR的波形相同；N≠1时（K402接2－3脚），UV波形的占空比小于50% 。

3.检查最小分频比与最大分频比。

将SW403、SW402都置于0位，SW401从置入十进制数9开始，逐渐减置数值，当输出频率不符合f0=NfR的关系时，表示fR已不能锁定VCO的频率。

频率合成器已不能正常工作。

则能满足f0=N·fR关系式的最小的分频比值，即为该合成器的最小分频比。

同理，增大N的数值能够满足f=N·fR关系式的最大的分频比值，即为该合成器的最大分频比。

本合成器分频比的范围满足1～999。

五、测量点说明TP401：VCO输入参考信号，即相位比较器输入信号，它由开关K401进行选择：K401 2-3：外加方波信号TTL电平由S103输入端输入；K401 1-2:由CPLD内时钟信号电路送入1KHz的方波信号作为VCO的输入参考信号输入。

TP402：相位比较器输入信号，通常PD为来自VCO的反馈信号FVTP403：VCO压控振荡器的输出信号F开关设置:K401：内外时钟选择 2—3：：外时钟选择；1—2：内时钟选择。

K402：鉴相器控制。

2－3:鉴相器输出的占空比为1。

1－2：鉴相器输出的占空比不为1。

合集下载

锁相环实验报告

锁相环实验报告

锁相环实验报告引言在电子、通信和控制系统中，锁相环（Phase-Locked Loop，PLL）是一种广泛应用的反馈控制系统，用于提供稳定的频率和相位锁定。

本实验旨在探究锁相环的原理、结构和性能，并通过实际实验验证其工作原理。

锁相环原理锁相环是一种负反馈控制系统，通常由相频控振荡器（VCO）、相锁环比较器、波形整形电路和滤波器组成。

其基本原理是：通过不断调节VCO的频率，使其输出信号与参考信号的相位差保持在一个稳定的工作范围内。

实验目的1.了解锁相环的基本原理和结构；2.学习锁相环在频率和相位锁定中的应用；3.通过实际实验验证锁相环的工作原理。

实验器材1.锁相环实验台；2.函数信号发生器；3.示波器；4.电压表；5.连接线等。

实验步骤搭建实验平台1.将锁相环实验台与函数信号发生器、示波器和电压表连接；2.正确接入电源，打开锁相环实验台的电源开关； 3.确认各仪器仪表的正常工作。

设置参考信号1.使用函数信号发生器产生一个正弦波信号作为参考信号；2.设置参考信号的频率和幅度。

调节锁相环参数1.调节锁相环的增益参数，观察VCO输出信号的变化；2.尝试不同的锁相环参数组合，观察系统的稳定性和响应性。

改变输入信号1.改变函数信号发生器输出信号的频率；2.观察锁相环的相位锁定和频率锁定过程。

测量锁相环性能1.使用示波器观察锁相环输入信号、输出信号和参考信号的波形；2.使用电压表测量VCO输出信号的频率。

实验结果与分析通过实验我们可以观察到锁相环的工作原理和性能。

在不同的锁相环参数设置下，VCO输出信号的频率和相位与参考信号的变化情况不同。

根据实验数据，我们可以分析锁相环的稳定性、响应速度和抗干扰能力等性能。

结论锁相环是一种广泛应用于电子、通信和控制系统中的反馈控制系统。

通过本实验，我们深入了解了锁相环的原理和结构，并通过实际实验验证了其工作原理。

锁相环具有稳定的频率和相位锁定能力，可以在信号处理和调节控制中起到重要作用。

锁相环原理与应用实验

锁相环原理与应用实验

厦门大学电子工程系课程设计说明书题目___锁相环原理与应用实验_______专业_______通信工程___________学生姓名陈杨龙2011年7 月21 日一、实验原理一、锁相环基本组成一个典型的锁相环（PLL ）系统，是由鉴相器（PD ），压控荡器（VCO ）和低通滤波器（LPF ）三个基本电路组成Ud = Kd (θi –θo) UF = Ud F （s ）P DL PFV COU iU o二．鉴相器（PD ） Ud = Kd *∆θ Kd 为鉴相灵敏度三．压控振荡器（VCO ） （P2） ωo （t ）= ωom + K 0 U F （t ）K 0——VCO 控制特性曲线的斜率，常称为VCO 的控制灵敏度，或称压控灵敏度。

四、环路滤波器这里仅讨论无源比例积分滤波器 其传递函数为：式中：τ 1 = R1 Cτ 2 = R2 CR 1R 2CU iU o五、锁相环的同步和捕捉：同步状态：锁相环的输出频率（或VCO 的频率）ωo 能跟踪输入频率ωi 的工作状态，称为同步状态（或锁定状态）。

同步带：在锁相环保持同步的条件下，输入频率ωi 的最大变化范围，称为同步带宽，用∆ωH 表示。

超出此范围，环路则失锁。

捕捉带：失锁时，ωo ≠ωi ，如果从两个方向设法改变ωi ，使ωi 向ωo 靠拢，进而使∆ωo =（ωi －ωo ）↓，当∆ωo 小到某一数值时，环路则从失锁进入锁定状态。

F O oU K dtd =θ1)(1)()()(212+++==τττs s s U s U s K i O F二、实验内容实验一、PLL 参数测试一、压控灵敏度K O 的测量123456789101112131415169V9V 10K1M1n1K10K 4046数字电压表频率计当V(9)=4.5时，中心频率f o =74.354KHZ二、同步带，捕捉带的测量实验中测出：f HH =127.29KHZ ，f HL =2.78KHZ ，f PH =93.81KHZ ，f PL =51.77KHZ由此可算得：ΔfH =127.29-2.78=124.51KHE ， ΔfH =93.81-51.77=42.04KHZ 。

实验五锁相环测试及应用实验报告

实验五锁相环测试及应用实验报告

：锁相环测试及应用实验试验目的：1．了解锁相环的组成、基本原理及性能特点。

2．掌握集成锁相环4046芯片的使用方法。

3．掌握锁相环路及各部件性能（鉴相特性、压控特性、同步带和捕捉带）的测试方法。

4．掌握锁相调频、锁相鉴频电路的构成、基本原理及参数测试测试方法。

5．掌握简单锁相频率合成器的基本原理及性能指标的测试方法实验设备：1．调幅与调频发射模块。

2．直流稳压电压GPD-3303D3．F20A 型数字合成函数发生器/计数器 4．DSO-X 2014A 数字存储示波器实验原理：1. 锁相环的组成及基本原理锁相环路（PLL ）亦称自动相位控制（APC ）电路，它是一种利用相位误差消除频率误差的反馈控制系统。

如图1所示，由鉴相器（相位比较器）、环路滤波器（低通滤波器）和压控振荡器三个基本部件组成。

若o i f f ≠，瞬时相位差ϕ∆将随时间而变化；若i of f ϕ∆=保持固定值。

锁相环就是利用两个信号之间相位差的变化，控制压控振荡器的输出信号频率，最终使两个信号相位差保持为常数，达到频率相等。

锁相环的工作过程：如图1所示，若o i f f ≠，必将引起ϕ∆的变化，鉴相器输出正比于ϕ∆的误差电压()d u t 。

经环路滤波器滤除()d u t 中的高频分量和噪声，产生缓慢变动的直流电压()c u t 。

VCO 受控于()c u t ，使得振荡频率o f 与输入参考频率i f 的频差逐渐减小，直到o i f f =，电路达到稳定平衡状态，即锁定状态。

此时，ϕ∆保持一个不变的稳态相差ϕ∞，以维持电路的平衡状态。

需要指出，环路能达到锁定状态，是在o f 与i f 相差不大的范围内。

2. 几个重要概念 ⑴ 失锁与锁定开始工作时， o i f f ≠，ϕ∆不固定，环路处于不稳定状态，称为失锁。

当o i f f =时，ϕ∆保持常数，电路进入稳定状态，称为锁定。

⑵ 跟踪过程与捕捉过程在环路锁定状态下，如果输入信号频率i f 发生变化，环路通过自身的调节作用，使输出信号频率o f 以同样的规律跟随着变化，并且始终保持o i f f =，这个过程称为跟踪过程或同步过程。

实验四锁相环应用电路实验

实验四锁相环应用电路实验

实验三锁相环应用电路实验一、实验目的1.掌握锁相环的组成及基本工作原理；2.了解锁相环应用电路的设计方法。

二、实验原理1．锁相环的仿真模型首先在Multisim 软件中构造锁相环的仿真模型(图1) 。

基本的锁相环由鉴相器( PD) 、环路滤波器(L P) 和压控振荡器(VCO) 三个部分组成。

图1中,鉴相器由模拟乘法器A1 实现,压控振荡器为V 3 ,环路滤波器由R1 、C1 构成。

环路滤波器的输出通过R2 、R3 串联分压后加到压控振荡器的输入端, 直流电源V2 用来调整压控振荡器的中心频率。

仿真模型中,增加R2 、R3 及V2 的目的就是为了便于调整压控振荡器的中心频率。

图1 锁相环的仿真模型2.锁相环调频的仿真电路直接调频电路的振荡器中心频率稳定度较低,而采用晶体振荡器的调频电路,其调频范围又太窄。

采用锁相环的调频器可以解决这个矛盾。

其结构原理如图2 所示。

图2 锁相环调频电路的原理框图实现锁相调频的条件是调制信号的频谱要处于低通滤波器通带之外,也就是说,锁相环路只对慢变化的频率偏移有响应,使压控振荡器的中心频率锁定在稳定度很高的晶振频率上。

而随着输入调制信号的变化,振荡频率可以发生很大偏移。

图3 锁相环调频的仿真电路根据图2 建立的仿真电路如图3 所示。

图中,设置压控振荡器V 1 在控制电压为0 时,输出频率为0 ;控制电压为5V 时,输出频率50kHz 。

这样,实际上就选定了压控振荡器的中心频率为25kHz ,为此设定直流电压V 3 为2.5V 。

调制电压V 4 通过电阻R5 接到VCO 的输入端, R5 实际上是作为调制信号源V 4 的内阻,这样可以保证加到VCO 输入端的电压是低通滤波器的输出电压和调制电压之和,从而满足了原理图的要求。

本电路中,相加功能也可以通过一个加法器来完成,但电路要变得相对复杂一些。

VCO 输出波形和输入调制电压V 4 的关系如图4 所示。

由图可见,输出信号频率随着输入信号的变化而变化,从而实现了调频功能。