数电填空题知识点总结
- 格式:doc
- 大小:45.50 KB
- 文档页数:6
考点 一 进制转换1、(11101001)2=( 233 )10=( E9 )162、二进制码11100001表示的十进制数为 ( 225 ) ,相应的8421BCD 码为 (001000100101 )。
3.(406)10= ( 010*********)8421BCD十进制数(75)10的8421BCD 编码是 01110101 。
4.(00101101)2 = ( 45 )10 = ( 01000101 )8421BCD 。
5、(1001.0110)B=( 9.6 )H6.(01101001)2=( 105 )10=( 69 )167、十六进制数(7E.5C )16等值的二进制数为(01111110.01011100)2,等值的八进制数为(176.270)88(37)10=(100101)2=( 25 )169.(B4)16 ,(178)10, (10110000)2中最大数为(B4)16,最小数为_(10110000)210将十进制数287转换成二进制数是100011111;十六进制数是11F 。
、11位十六进制数转化为二进制数有_20_位12十进制数238转换成二进制数是_11101110_;十六进制数是_ EE _。
13.(33)10=( 21 )16=( 100001 )214. 将十进制数45转换成十六进制为 (2D)16 。
15二进制数A=1011010,B=10111,则A-B= 1000011 。
16十进制数228转换成二进制数是_(11100100)2_;十六进制数是_(E4)16 _.考点2 触发器的种类及特征方程 重点1.根据触发器功能的不同,可将触发器分成四种,分别是 RS 触发器、JK 触发器、 T 触发器和 D 触发器。
对于上升沿触发的D 触发器,它的次态仅取决于CP__上升_沿到达时___D___的状态。
2、D 触发器的特征方程为( n n D Q=+1 ) ,JK 触发器的特征方程为 (n n n Q K Q J Q +=+1 ),T 触发器的特征方程为RS 触发器的特性方程为Q n+1=n Q R S R S ⋅+;约束方程为_RS=0__。
《数字电子技术》复习一、主要知识点总结和要求1.数制、编码其及转换:要求:能熟练在10进制、2进制、8进制、16进制、8421BCD、格雷码之间进行相互转换。
举例1:(37.25)10= ( )2= ( )16=( )8421BCD解:(37.25)10= ( 100101.01)2= ( 25.4)16= ( 00110111.00100101 )8421BCD2.逻辑门电路:(1)基本概念1)数字电路中晶体管作为开关使用时,是指它的工作状态处于饱和状态和截止状态。
2)TTL门电路典型高电平为3.6 V,典型低电平为0.3 V。
3)OC门和OD门具有线与功能。
4)三态门电路的特点、逻辑功能和应用。
高阻态、高电平、低电平。
5)门电路参数:噪声容限VNH或VNL、扇出系数No、平均传输时间tpd。
要求:掌握八种逻辑门电路的逻辑功能;掌握OC门和OD门,三态门电路的逻辑功能;能根据输入信号画出各种逻辑门电路的输出波形。
举例2:画出下列电路的输出波形。
解:由逻辑图写出表达式为:,则输出Y见上。
3.基本逻辑运算的特点:与运算:见零为零,全1为1;或运算:见1为1,全零为零;与非运算:见零为1,全1为零;或非运算:见1为零,全零为1;异或运算:相异为1,相同为零;同或运算:相同为1,相异为零;非运算:零变 1, 1 变零;要求:熟练应用上述逻辑运算。
4. 数字电路逻辑功能的几种表示方法及相互转换。
①真值表(组合逻辑电路)或状态转换真值表(时序逻辑电路):是由变量的所有可能取值组合及其对应的函数值所构成的表格。
②逻辑表达式:是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。
③卡诺图:是由表示变量的所有可能取值组合的小方格所构成的图形。
④逻辑图:是由表示逻辑运算的逻辑符号所构成的图形。
⑤波形图或时序图:是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。
⑥状态图(只有时序电路才有):描述时序逻辑电路的状态转换关系及转换条件的图形称为状态图。
数字电路填空题1、(82)10=()8421BCD答案:10000010难度:1知识点:数字电路/基础知识/ 数制与码制2、(358.2)10=()8421BCD答案:001101011000.0010难度:1知识点:数字电路/基础知识/ 数制与码制3、(100100111000)8421BCD=()10答案:938难度:1知识点:数字电路/基础知识/ 数制与码制4、(1000.00010010)8421BCD=( )10答案:8.12难度:1知识点:数字电路/基础知识/ 数制与码制5、(1ED.C8) 16=( )10答案:493.78125难度:1知识点:数字电路/基础知识/ 数制与码制6、(10100.001)2=( )8=( )16答案:24.1@14.2难度:1知识点:数字电路/基础知识/ 数制与码制7、(111010111001) 2=( )8=( )16答案:7271@EB9难度:1知识点:数字电路/基础知识/ 数制与码制8、(1011.01)2=( )10答案:11.25难度:1知识点:数字电路/基础知识/ 数制与码制9、(100100.011) 2=( )10答案:36.375难度:1知识点:数字电路/基础知识/ 数制与码制10、(365) 10=( )2=( )8=( )16答案:101101101@555@16D难度:2知识点:数字电路/基础知识/ 数制与码制11、(10010111) 8421BCD=( )10=( )2=( )8 答案:97@1100001@141难度:2知识点:数字电路/基础知识/ 数制与码制12、(65.312) 10=( )2=( )8=( )16答案:1000001.010011@101.23@41.4C难度:2知识点:数字电路/基础知识/ 数制与码制13、(1011101) 2=( )10=( )8=( )16答案:93@135@5D难度:2知识点:数字电路/基础知识/ 数制与码制14、(121) 8=( )10=( )16=( )2答案:81@51@1010001难度:2知识点:数字电路/基础知识/ 数制与码制15、(BE) 16=( )10=( )2=( )8答案:190@10111110@276难度:2知识点:数字电路/基础知识/ 数制与码制16、Y=AB+CDE+0 对偶式为Y/=答案:(A+B)(C+D+E )1难度:1知识点:数字电路/基础知识/ 逻辑代数17、Y= ABC+AD+C 对偶式为Y/=答案:(A+B+C)(A+D) C难度:1知识点:数字电路/基础知识/ 逻辑代数18、Y=(A+B+C)A B C 对偶式为Y/=答案:ABC ( A + B + C )难度:1知识点:数字电路/基础知识/ 逻辑代数19、Y=AB+CDE+0 的反函数式为Y=答案:(A + B)(C + D + E )1难度:1知识点:数字电路/基础知识/ 逻辑代数20、Y=AB+C+AD 的反函数式为Y=答案:(A + B)C ( A + D )难度:1知识点:数字电路/基础知识/ 逻辑代数21、Y= B + 0+ABD 的反函数式为Y=答案:B 1 ( A + B + D )难度:1知识点:数字电路/基础知识/ 逻辑代数22、逻辑代数中的三种基本逻辑运算有、、。
数电填空题题库教师组卷学生备考练习用1. 集电极开路门的英文缩写为( OC )门,工作时必须外加电源和上拉电阻。
2. OC 门称为(集电极开路) 门,多个OC 门输出端并联到一起可实现( 线与 )功能。
3. 逻辑代数又称为( 布尔 )代数。
最基本的逻辑关系有( 与 )、( 或 ) 、( 非 )三种。
4. 逻辑函数的常用表示方法有( 逻辑表达式 )、( 真值表 )、( 卡诺图 )。
5. 摩根定律又称为( 反演律 )。
6. 逻辑函数F=A ̅+B+C ̅D 的反函数F ̅= ( A B ̅(C+D ̅) )。
7. 触发器有( 2 )个稳态,存储8位二进制信息要( 8 )个触发器。
8. 一个基本RS 触发器在正常工作时,它的约束条件是R ̅+S ̅=1,则它不允许输入S̅=( 0 )且R ̅=( 0 )的信号。
9. 一个十位D/A 转换器,当输入全1时,其输出电压V O 为5.115V 。
当输入二进制数为1010101000时,其输出电压V O 为( 3.4 )V 。
10. 根据下图所示计数状态转换图回答:它是按( 无 )权编码规律进行计数的, 它是( 10 )进制计数器(即模M 为多少)。
11. 写出如下图所示电路Z1的逻辑函数式:(A ̅+B C ̅ 或A ̅ B ̅+AC ̅̅̅̅B )1 TG& BC ACMOS 100K12.存储容量为4K×8位的RAM存储器,其地址线为( 12 )条、数据线为( 8 )条。
13.用4个触发器可以存储( 4 )位二进制数。
14.八进制数(34.2 ) 8的等值二进制数为(011100.010)2;15.十进制数98 的8421BCD 码为(10011000 )8421BCD。
16.TTL 与非门的多余输入端悬空时,相当于输入( 高)电平。
17.如图所示电路中F1的最简逻辑表达式为( AB )。
F 2 、F 3 分别属于何) ;F3: ( 或门)。
数电填空知识点总结1. 逻辑门的基本概念逻辑门是数字电路中的基本组成部分,用于执行逻辑运算。
逻辑门根据输入信号的不同,产生不同的输出信号。
常见的逻辑门有与门、或门、非门、异或门等。
2. 与门的特点及应用与门表示输入信号全部为1时才输出1,否则输出0。
与门常用于电路中的条件判断,当多个条件都满足时才执行某项操作。
3. 或门的特点及应用或门表示输入信号中有任意一个为1时就输出1,否则输出0。
或门常用于电路中的开关控制,只要其中一个开关打开就可以执行某项操作。
4. 非门的特点及应用非门表示输入信号取反,即输入1输出0,输入0输出1。
非门常用于电路中的信号转换,将正逻辑信号转换为负逻辑信号。
5. 异或门的特点及应用异或门表示输入信号不同时才输出1,否则输出0。
异或门常用于电路中的信号比较,当两个信号不相同时执行某项操作。
6. 时钟信号及其作用时钟信号是数字电路中的重要信号,用于同步各个部分的工作。
时钟信号可以控制各个部分的操作顺序和时序,确保整个电路的正常工作。
7. 寄存器的功能及应用寄存器是一种存储器件,用于存储数字信号。
寄存器可以暂时存储运算结果或者数据,常用于CPU中的寄存器堆。
8. 计数器的功能及应用计数器是一种用于计数的数字电路,可以实现各种计数功能。
计数器广泛应用于各种数字电路中,如频率计、计时器等。
9. 存储器的分类及特点存储器按照存储介质分为RAM和ROM。
RAM是一种易失性存储器,可以读写操作;ROM是一种只读存储器,只能读取其中的数据。
10. 运算器的作用及功能运算器是CPU中的重要部分,用于执行各种算术逻辑运算。
运算器可以进行加减乘除等运算操作,是数字电路中的核心部件。
11. 控制器的作用及功能控制器是CPU中的重要部分,用于控制整个系统的运行。
控制器可以执行指令的解析和执行,协调各个部件的工作。
12. 数字信号的传输及接口标准数字信号的传输常采用串行传输或并行传输,根据传输的速率和距离选择不同的传输介质和接口标准,如UART、SPI、I2C等。
数字电子技术典型题选一、填空题〔根底型〕1.在数字电路中,逻辑变量的值只有2个。
2.在逻辑函数的化简中,合并最小项的个数必须是2^n 个。
3.化简逻辑函数的方法,常用的有公式和卡诺图。
4.逻辑函数A 、B 的同或表达式为A ⊙B= /A/B+AB 。
T 触发器的特性方程Q n+1= T/Qn+/TQn 。
5.函数C A B A Y +=,反函数Y = 〔A+/B 〕*/〔/A+C 〕,对偶式Y ’= 〔/A+B 〕*/〔A+/C 〕 。
6.4线—10线译码器又叫做2-10进制译码器,它有4个输入端和个输出端, 6个不用的状态。
7.组合逻辑电路的输出仅取决于该电路当前的输入信号,与电路原来的状态有关。
8.TTL 三态门的输出有三种状态:高电平、低电平和高阻态状态。
9.组成计数器的各个触发器的状态,能在时钟信号到达时同时翻转,它属于同步 计数器。
10.四位双向移位存放器74LS194A 的功能表如表所示。
由功能表可知,要实现保持功能,应使,当 RD=1;S1=1,S0=0时 ,电路 实现功能。
74LS194A 的功能表如下:S 1 S 0工作状态11.假设要构成七进制计数器,最少用个触发器,它有个无效状态。
12.根据触发器构造的不同,边沿型触发器状态的变化发生在CP 边沿时,其它时刻触发器保持原态不变。
13.用中规模集成计数器构成任意进制计数器的方法通常有三种,它们是级连法,和。
14.由555定时器构成的单稳态触发器,假设电阻R=500KΩ,电容C=10μF,则该单稳态触发器的脉冲宽度tw≈。
15.在555定时器组成的施密特触发器、单稳态触发器和多谐振荡器三种电路中,电路能自动产生脉冲信号,其脉冲周期T≈。
16. 用555定时器组成的三种应用电路如下图,其中图〔a〕、〔b〕、〔c〕分别对应的电路名称是〔a〕,〔b〕,〔c〕17. A/D转换器的转换过程包括,,,四个步骤。
一、填空题〔综合提高型〕1.施密特触发器有2个稳定状态.,单稳态触发器有1个稳定状态.,多谐振荡器有0个稳定状态。
数字电路期末复习题及答案一、填空题1、数字信号的特点是在时间上和幅值上都是断续变化的,其高电平和低电平常用1 和0 来表示。
2、分析数字电路的主要工具是逻辑代数,数字电路又称作逻辑电路。
3、逻辑代数又称为布尔代数。
最基本的逻辑关系有与、或、非三种。
常用的几种导出的逻辑运算为与非或非与或非同或异或。
4、逻辑函数的常用表示方法有逻辑表达式真值表逻辑图。
5、逻辑函数F=A B C D+A+B+C+D= 1 。
6、逻辑函数F=ABA+++= 0 。
BABBA7、O C门称为集电极开路门,多个O C门输出端并联到一起可实现线与功能。
8、T T L与非门电压传输特性曲线分为饱和区、转折区、线性区、截止区。
9、触发器有2个稳态,存储8位二进制信息要8个触发器。
10、一个基本R S触发器在正常工作时,它的约束条件是R+S=1,则它不允许输入S=0且R=0的信号。
11、一个基本R S触发器在正常工作时,不允许输入R=S=1的信号,因此它的约束条件是R S=0。
12、在一个C P脉冲作用下,引起触发器两次或多次翻转的现象称为触发器的空翻,触发方式为主从式或边沿式的触发器不会出现这种现象。
13、施密特触发器具有回差现象,又称电压滞后特性;单稳触发器最重要的参数为脉宽。
14、半导体数码显示器的内部接法有两种形式:共阴接法和共阳接法。
15、对于共阳接法的发光二极管数码显示器,应采用低电平驱动的七段显示译码器。
16、寄存器按照功能不同可分为两类:移位寄存器和数码寄存器。
17、时序逻辑电路按照其触发器是否有统一的时钟控制分为同步时序电路和异步时序电路。
二、选择题1、一位十六进制数可以用 C 位二进制数来表示。
A.1B.2C.4D. 162、十进制数25用8421BCD码表示为 B 。
A.10 101B.0010 0101C.100101D.101013、以下表达式中符合逻辑运算法则的是D。
A.C·C=C2B.1+1=10C.0<1D.A+1=14、当逻辑函数有n 个变量时,共有 D 个变量取值组合? A. n B. 2n C. n 2 D. 2n5、在何种输入情况下,“与非”运算的结果是逻辑0。
数电知识点总结填空一、数字电路的基础知识数字电路是利用数字信号来进行逻辑运算和控制的电路系统,它由数字元件和数字信号组成。
数字元件有门电路、触发器、寄存器、计数器、触摸板、数码管等。
数字信号是以高电平和低电平(或者说“1”和“0”)来表示的信号。
二、数字逻辑电路1.与门与门是最简单的数字电路之一,它有两个输入端和一个输出端。
当两个输入端都为高电平时,输出端才为高电平,否则为低电平。
2.或门或门也是最简单的数字电路之一,它有两个输入端和一个输出端。
只要有一个输入端为高电平,那么输出端就为高电平。
3.非门非门只有一个输入端和一个输出端,当输入端为高电平时,输出端为低电平;当输入端为低电平时,输出端为高电平。
4.异或门异或门有两个输入端和一个输出端,当两个输入端的电平不同时,输出端为高电平,否则为低电平。
5.与非门与非门是由与门和非门组成的数字电路,它有两个输入端和一个输出端,当两个输入端都为高电平时,输出端为低电平。
6.或非门或非门是由或门和非门组成的数字电路,它有两个输入端和一个输出端,只要有一个输入端为高电平,那么输出端就为低电平。
三、触发器触发器是一种能够在输入信号变化时改变输出信号的数字元件。
常见的触发器有RS触发器、D触发器、JK触发器和T触发器。
它们的作用是储存一个位信息并输出给另一个逻辑功能单元。
四、寄存器寄存器是一种数字电路,用于存储多位二进制数。
常见的寄存器有移位寄存器和并行寄存器。
移位寄存器能够将输入的位信息向左或向右移动若干位;并行寄存器能够在同一时刻将多个位信息并行地输入或输出。
五、计数器计数器是一种用来计数的数字电路,它可以实现从0到若干个二进制数的计数。
常见的计数器有二进制计数器、BCD计数器和环形计数器。
计数器的输入可以由外部信号触发,也可以由内部时钟触发。
六、数码管数码管是一种用来显示数字信息的数字元件。
它可以显示0到9的数字,也可以显示字母和其他符号。
数码管有共阳极和共阳极两种类型,其中的LED灯通过数位极和段极的组合亮灭,来显示不同的数字和符号。
数电填空题知识点总结1.逻辑代数包含三种基本运算:与、或和非。
2.当四个逻辑相邻的最小项合并时,可以消去2个因子;当有2n个逻辑相邻的最小项合并时,可以消去n个因子。
3.逻辑代数有三条重要规则:反演规则、代入规则和对偶规则。
4.n个变量的全部最小项相或值为1.6.真值表是逻辑函数的唯一形式,它是一种以表格描述逻辑函数的方法。
8.真值表是一种以表格描述逻辑函数的方法。
9.与最小___相邻的最小项有AB’C’,ABC,A’BC’。
10.如果一个逻辑函数有n个变量,则有2n个最小项。
11.n个变量的卡诺图是由2n个小方格构成的。
13.描述逻辑函数的常用方法有真值表、逻辑函数式和逻辑图三种。
14.相同变量构成的两个不同最小项相与的结果为仅包含这些变量的公共项。
15.任意一个最小项,其相应变量有且只有一种取值使这个最小项的值为1.1.在数字电路中,三极管主要工作在饱和和截止两种稳定状态。
2.二极管电路中,电平接近于零时称为低电平,接近于VCC时称为高电平。
3.在TTL集成电路中,多发射极晶体管完成与运算的逻辑功能。
4.TTL与非门输出高电平的典型值为3.6V,输出低电平的典型值为0.2V。
5.三态门电路中除了数据的输入输出端外,还增加了一个片选信号端,也常称为使能端。
6.当或非门电路输入都为逻辑1时,输出为逻辑0.7.图中电路的输出端F的逻辑状态为1.8.与门的多余输出端可并联或接高电平,或门的多余输出端可并联或接低电平。
10.正逻辑的或非门电路等效于负逻辑的与非门电路。
11.三态门主要用于总线传输,既可用于单向传输,也可用于双向传输。
12.为保证TTL与非门输出高电平,输入电压必须是低电平,规定其的最大值称为开门电平。
13.三态门中,除了高低电平两种状态外,还有第三种状态,这第三种状态称为高阻态。
14.作为逻辑取值的和1,并不表示数值的大小,而是表示逻辑电路电平高与低两个状态。
15.数字电路中的逻辑状态是由高、低电平来表示的。
数电期末考试题及答案解析一、选择题1. 在数字电路中,最基本的逻辑关系是()。
A. 与逻辑B. 或逻辑C. 非逻辑D. 异或逻辑答案:C解析:在数字电路中,最基本的逻辑关系是反相器(非逻辑),它是所有其他逻辑门的基础。
2. 下列哪个不是组合逻辑电路的特点?()A. 无记忆功能B. 输出只依赖于当前输入C. 输出可以延迟输入D. 结构简单答案:C解析:组合逻辑电路的特点是无记忆功能,输出只依赖于当前输入,结构简单,而输出不能延迟输入。
3. 触发器的主要用途是()。
A. 实现组合逻辑B. 实现时序逻辑C. 作为放大器使用D. 作为电源答案:B解析:触发器是一种具有记忆功能的电路元件,主要用于实现时序逻辑。
二、填空题1. 一个4位二进制计数器可以计数到 _________ 。
答案:15解析:4位二进制计数器的计数范围是从0到2^4-1,即从0到15。
2. 一个D触发器的Q端在时钟信号的上升沿触发时,Q端输出的是_________ 。
答案:D输入端的当前状态解析:D触发器在时钟信号的上升沿触发时,Q端输出的是D输入端的当前状态。
三、简答题1. 解释什么是同步时序逻辑电路和异步时序逻辑电路的区别。
答案:同步时序逻辑电路是指电路中的所有触发器都由同一个时钟信号控制,触发器在时钟信号的上升沿或下降沿同时触发。
而异步时序逻辑电路中的触发器没有统一的时钟信号,触发器的触发时间取决于输入信号的变化。
解析:同步时序逻辑电路的优点是设计简单,易于实现同步操作,但可能存在时钟偏斜和传播延迟问题。
异步时序逻辑电路的优点是不受时钟信号限制,可以灵活设计,但设计复杂,难以实现大规模集成。
四、计算题1. 假设有一个4位二进制计数器,初始状态为0000,求在经过10个时钟周期后计数器的状态。
答案:1010解析:4位二进制计数器从0000开始计数,每经过一个时钟周期,计数器的状态依次为0001、0010、0011、0100、0101、0110、0111、1000、1001、1010。
1、逻辑代数有与、或和非三种基本运算。
2、四个逻辑相邻的最小项合并,可以消去__2________个因子;__2n _______个逻辑相邻的最小项合并,可以消去n个因子。
3、逻辑代数的三条重要规则是指反演规则、代入规则和对偶规则。
4、n个变量的全部最小项相或值为 1 。
6、在真值表、表达式和逻辑图三种表示方法中,形式唯一的是真值表。
8、真值表是一种以表格描述逻辑函数的方法。
AB相邻的最小项有AB’C’,ABC ,9、与最小项CA’BC’。
10、一个逻辑函数,如果有n个变量,则有2n个最小项。
11、n个变量的卡诺图是由2n个小方格构成的。
13、描述逻辑函数常有的方法是真值表、逻辑函数式和逻辑图三种。
14、相同变量构成的两个不同最小项相与结果为0 。
15、任意一个最小项,其相应变量有且只有一种取值使这个最小项的值为 1 。
1.在数字电路中,三极管主要工作在和两种稳定状态。
饱和、截止2.二极管电路中,电平接近于零时称为,电平接近于VCC是称为。
低电平、高电平3.TTL集成电路中,多发射极晶体管完成逻辑功能。
与运算4.TTL与非门输出高电平的典型值为,输出低电平的典型值为。
3.6V、0.2V5.与一般门电路相比,三态门电路中除了数据的输入输出端外,还增加了一个片选信号端,这个对芯片具有控制作用的端也常称为。
使能端6.或非门电路输入都为逻辑1时,输出为逻辑。
7.电路如图所示,其输出端F的逻辑状态为。
18.与门的多余输出端可,或门的多余输出端可。
与有用输入端并联或接高电平、与有用输入端并联或接低电平10.正逻辑的或非门电路等效于负逻辑的与非门电路。
与非门11.三态门主要用于总线传输,既可用于单向传输,也可用于双向传输。
单向传送、双向传送12.为保证TTL与非门输出高电平,输入电压必须是低电平,规定其的最大值称为开门电平。
低电平、开门电平13.三态门中,除了高低电平两种状态外,还有第三种状态,这第三种状态称为高阻态。
高阻态14.作为逻辑取值的0和1,并不表示数值的大小,而是表示逻辑电路电平高与低两个状态。
高、低15.数字电路中的逻辑状态是由高、低电平来表示的。
正逻辑规定用高电平表示逻辑 1 ,用低电平1.消除或减弱组合电路中的竞争冒险,常用的方法是发现并消掉互补变量,增加__________,并在输出端并联。
冗余项、滤波电容2.要扩展得到1个16-4线编码器,需要片74LS148。
23.在组合逻辑电路中,当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时,会有时间先后,这一现象称为_________,由此而产生输出干扰脉冲的现象称为。
竞争、冒险4.所谓组合逻辑电路是指:在任何时刻,逻辑电路的输出状态只取决于电路各的组合,而与电路的无关。
输入状态、原来的状态5.组合逻辑电路由逻辑门电路组成,不包含任何,没有能力。
记忆元件、记忆6.常见的中规模组合逻辑器件有和等。
编码器、译码器、数据选择器、数值比较器、加法器任选二个。
7.加法器是一种最基本的算术运算电路,其中的半加器是只考虑本位两个二进制数进行相加不考虑的加法器。
低位向本位的进位8.全半加器既要考虑本位两个二进制数进行相加,还要考虑的加法器。
低位向本位的进位9.用全加器组成多位二进制数加法器时,加法器的进位方式通常有、、2种。
串行进位、并行进位10.基本译码器电路除了完成译码功能外,还能实现和功能。
逻辑函数发生、多路分配11.多路分配器可以直接用来实现。
译码器12.与4位串行进位加法器比较,使用超前进位全加器的目的是。
提高运算速度13.在分析门电路组成的组合逻辑电路时,一般需要先根据写出逻辑表达式。
逻辑电路图14.数据选择器的功能相当于多个输入的数据数据开关,是指经过选择,把通道的数据传送到的公共数据通道上去。
多个、唯一15.数据分配器的功能相当于一个多输出的数据开关,是将数据源来的数据根据需要,送到不同的通道上去。
经过选择,把通道的数据传送到的公共数据通道上去。
一个、多个16.加法器的超前进位级联方式,高位的运算不必等低位运算的结果,故提高了,但结构比较。
运算速度、复杂17.加法器串行进位的级联方式由于结构,主要用在数字设备中。
简单、低速来表示逻辑 0 。
1,016.正逻辑的或门电路等效于负逻辑的与门电路。
与门17.实现基本的逻辑运算的门电路主要有与门、或门、非门三种。
与门、或门、非门18.三极管作为开关元件,主要工作在截止区和饱和区两个区。
截止区、饱和区19.正逻辑电路中,电平接近于零时称为低电平,用数字 0 表示,电平接近于V CC称为高电平,用数字 1 表示。
0,120.负逻辑电路中,电平接近于零时称为低电平,用数字 1 表示,电平接近于V CC称为高电平,用数字 0 表示。
1,021.异或门电路中,当两个输入端的输入为 01 或 10 组合时,输出为1。
01、1022.同或门电路中,当两个输入端的输入为 11 或 00 组合时,输出为1。
00、1123.数字电路中的逻辑状态是由高、低电平来表示的。
负逻辑规定用高电平表示逻辑 0 ,用低电平来表示逻辑 1 。
0,11.消除或减弱组合电路中的竞争冒险,常用的方法是发现并消掉互补变量,增加__________,并在输出端并联。
冗余项、滤波电容2.要扩展得到1个16-4线编码器,需要片74LS148。
23.在组合逻辑电路中,当一个输入信号经过多条路径传递后到达某一逻辑门的输入端时,会有时间先后,这一现象称为_________,由此而产生输出干扰脉冲的现象称为。
竞争、冒险4.所谓组合逻辑电路是指:在任何时刻,逻辑电路的输出状态只取决于电路各的组合,而与电路的无关。
输入状态、原来的状态5.组合逻辑电路由逻辑门电路组成,不包含任何,没有能力。
记忆元件、记忆6.常见的中规模组合逻辑器件有和等。
编码器、译码器、数据选择器、数值比较器、加法器任选二个。
7.加法器是一种最基本的算术运算电路,其中的半加器是只考虑本位两个二进制数进行相加不考虑的加法器。
低位向本位的进位8.全半加器既要考虑本位两个二进制数进行相加,还要考虑的加法器。
低位向本位的进位9.用全加器组成多位二进制数加法器时,加法器的进位方式通常有、、2种。
串行进位、并行进位10.基本译码器电路除了完成译码功能外,还能实现和功能。
逻辑函数发生、多路分配11.多路分配器可以直接用来实现。
译码器12.与4位串行进位加法器比较,使用超前进位全加器的目的是。
提高运算速度13.在分析门电路组成的组合逻辑电路时,一般需要先根据写出逻辑表达式。
逻辑电路图14.数据选择器的功能相当于多个输入的数据数据开关,是指经过选择,把通道的数据传送到的公共数据通道上去。
多个、唯一15.数据分配器的功能相当于一个多输出的数据开关,是将数据源来的数据根据需要,送到不同的通道上去。
经过选择,把通道的数据传送到的公共数据通道上去。
一个、多个16.加法器的超前进位级联方式,高位的运算不必等低位运算的结果,故提高了,但结构比较。
运算速度、复杂17.加法器串行进位的级联方式由于结构,主要用在数字设备中。
简单、低速1、组合电路的基本单元是门电路,时序电路的基本单元是触发器。
//门电路,触发器2、触发器有 2 种稳定状态,在适当时钟的作用下,触发器可从一种稳定状态转变为另一种稳定状态。
//触发器有两种稳定状态,在适当的时钟的作用下,触发器可从一种稳定状态转变为另一种稳定状态。
3、同步RS触发器的特性方程中约束条件R·S=0,所以它的输入信号不能同时为 0 。
//同步RS触发器的特性方程中的约束条件为RS=0,所以它的输入信号不能同时为0;4、同步触发器一般可用状态转化表、状态转换图、状态机流程图、时序图等方法描述。
//同步触发器一般可用状态转化表、状态转换图、状态机流程图、时序图等方法描述5、触发器按逻辑功能可分为 SR触发器、 JK触发器、 T触发器、 D触发器 4种最常用的触发器。
、//触发器按逻辑功能可分为RS触发器,JK触发器,T触发器、D触发器四种最常用的触发器。
6、JK触发器的特性方程为: Q* =JQ’+K’Q 。
7、D触发器的特性方程为: Q* =D 。
8、时序电路可分为:同步时序电路和异步时序电路。
//时序电路可以分为同步时序电路,和异步时序电路9、T触发器的特性方程为: Q* =TQ’+T’Q 。
10、时序电路的输出不仅仅与当前的输入有关,还与以前的输入有关。
11、所谓同步时序电路,是指所有触发器状态的变化都是在同一时钟信号的操作下同时发生的。
//所谓同步时序电路,指所有的触发器状态的变化都是在同一时钟信号的操作下同时发生的。
12、RS触发器的特性方程为: Q* =R+S’Q 。
13、既能进行递增计数又能进行递减计数的计数器称为可逆计数器。
14、从总体上看,时序电路由组合电路和存储电路两部分组成。
15、若要构成七进制计数器,最少用 3 个触发器,它有个 1无效状态。
16、计数器电路中,有效循环中的状态称为有效状态;若无效状态经若干个CP脉冲后能回到有效循环中,称其具有自启动能力。
17、4个触发器构成的计数器,其最大计数长度为 24。
18、所谓异步时序电路,是指触发器状态的改变不是同时发生的。
19、寄存器可分为基本寄存器、移位寄存器。
20、时序逻辑电路有状态转化表、状态转换图、状态机流程图 、 时序图 四种描述方法。
21、RS 、JK 、D 和T 触发器中,只有 RS 触发器存在输入信号的约束条件。
22、计数器按进位体制的不同,可分为 、 、 。
23、计数器按数字增减趋势的不同可分为 加法计数器 、 减法计数器 、 可逆计数器 。
24、构成一个模6的同步计数器至少需要 3 个触发器。
25、具有直接置位端和复位端(D S 、D R )的触发器,当触发器处于受CP 脉冲控制的情况下工作时,这两端所加的信号为 低电平 。
26、构成一个模10的同步计数器至少需要 4 个触发器。
27、JK 触发器实现翻转功能,其JK 取值应为 11 。
28、JK 触发器实现保持功能,其JK 取值应为 00 。
29、JK 触发器实现置0功能,其JK 取值应为 01 。
30、JK 触发器实现置1功能,其JK 取值应为 10 。
1. D/A 转换器的作用是 将数字信号转变为模拟信号 。
2. 单稳态触发器有一个 稳 态,还有一个 暂稳 态。
3. A/D 转换器的作用是 将模拟信号转变为数字信号 。
4. 输出占空比是指 脉冲宽度与脉冲周期的比值 亦即q=tw/T 。
5. 产生脉冲信号的电路主要由 延迟电路、正反馈电路和开关元件三部分组成。
6. A/D 转换器一般由 取样 、量化、 编码 等几个环节构成。
7. D/A 转换器的主要技术参数有 转换误差 ,转换速度, 分辨率 。