当前位置：文档之家 › Allegro笔记分解

Allegro笔记分解

  • 格式：doc
  • 大小：1.23 MB
  • 文档页数：13

1.平移：按住鼠标滚轮拖动。

2.缩放：滚轮向上放大，滚轮向下缩小；按下滚轮，出现双圈，向左上或右上移动鼠标，出线矩形框，再按下滚轮，放大到矩形区域；按下滚轮，出现双圈，向下移动鼠标，出线矩形框，再按下滚轮，缩小到矩形区域。

3.光标处定为中心点：按下滚轮，出现双圈，再按下滚轮或左键。

4.层叠结构与特征阻抗设置：Setup—>Cross Section（横截面）或Setup—>Subclasses（子类）—>Etch（蚀刻）；或点工具栏上的图标，三种方法都可以打开。

5.颜色管理：点工具栏上的图标。

6.PLANE用正片还是负片：单打独斗，无专人负责管理封装库的，用正片；团队作战，有专人管理封装库的，用负片。

刘佰川做的库只能用正片。

7.常用快捷键：F2 全屏显示F9 取消命令，也可右键菜单-》CancelSF8 高亮（先按shift+F8，然后点需高亮的对象；另一种方法是输入文字SF8回车，然后点需高亮的对象）SF7 取消高亮SF4 测量间距，也可点工具栏上的图标，测量命令下，右键菜单可选择Snap元素类型8.过滤：右键菜单-》Super filter9.看线宽：过滤选Off，点某线段，右键-》show element10.看焊盘或过孔尺寸：过滤选Off，点某焊盘或过孔，右键-》Modify design padstack-》Singleinstance11.过孔定义：Constraint Manager-->Physical -->Physical Constraint Set-->All layers，点击Vias列的单元格可编辑所需使用的过孔种类。

新增过孔：tools-》padstack-》modify library padstack，选择一种编辑，编辑完了另存一个名字。

12.查找器件：菜单Display—>element 或Display—>Highlight，然后窗口右侧，FIND，findby name选symbol（or pin），按回车键。

13.显示设置：setup-》design parameters-》display-》enhanced display modes上面六个全选上。

另外，在颜色管理里面，display-》global transparency拉到100%，shadow mode设为on，brightness拉到100%，dim active layer方框选上。

14.看布局：窗口右侧，Visibility-》Views下拉列表选Film：A或Film：B。

如果Visibility-》Views下拉列表里什么都没有怎么办？点菜单manufacture-》artwork，点OK就有了。

15.正片电源层铺铜技巧：先行用ANTI ETCH将区域画好，然后自动铺铜，铺好后再把ANTI ETCH删除掉。

（另一种说法：先在电源层和地层整体铺一块大铜皮，然后用Anti ETCH, 把这些平面分割开来。

因为用的是正片，所以分割好之后需把Anti ETCH删除。

）16.为什么右键菜单super filter菜单里没有line、shape等元素?如下图所示，左上角工具栏有3个绿色的按钮，分别为generaledit、etchedit、placementedit，当选择placementedit布局按钮时，super filter菜单里没有line、shape等元素。

17.Shape改变网络：选中Shape，点shape菜单，选择select shape or void，右击shape，选择assign net，然后点击PCB上为该网络的器件引脚、过孔、或走线。

或在右侧options 的assign net name下拉列表中选择。

18.将指定元素换层：用Edit->change，在右侧options中class选元素种类，new subclass选欲换到的层，将下面一些参数设置好，然后点击PCB上的该元素。

还有一种方法：选中该元素，右键-》change to layer。

19.将指定元素复制到某层：用Edit->z-copy，在右侧options中class选元素种类，new subclass选欲换到的层，将下面一些参数设置好，然后点击PCB上的该元素。

20.将两层互换：新增加一层，将其中一层z-copy到该层，然后将被复制的那层删除。

21.allegro 如何设置route keepin（布线区域）,package keepin（元件放置区域）方法1.setup->area->route keepin,package keepin ->画框方法2.edit ->z-copy->options->package keepin,route keepin->offset->50->点击外框。

比外框缩进50mil在所有层设置route keepin、package keepin。

route keepin、package keepin显示，如下图所示：在color-》areas的最右边两列设置。

22.层叠结构：在层叠结构窗口右下角有两个单选框，分别是显示单端阻抗和差分阻抗。

如欲显示差分阻抗，需设置耦合类型（Coupling Type），应设为边沿耦合（EDGE），不能选宽边耦合（BROADSIDE）。

除了耦合类型，还要设置差分线间距（Spacing）。

23.设置原点：setup-》change drawing origin-》右键snap pick to选一种捕捉方式-》选择目标。

将原点设置到管脚：菜单setup-》change drawing origin，鼠标移到目标管脚，右键snap pick to，选pin，即可，不能再点一下管脚。

24.原点显示不出来：在颜色-》drawing format-》drawing_origin25.导入网表：file-》import-》logic-》选择Netlist路径就可以了。

26.导入网表时报错：封装名过长。

setup-》design parameters-》design，long name size改为255。

27.导入网表时报错：非法字符，如下图元器件value值中的‰和Ω是非法字符，需在原理图中去掉。

28.器件准确移动（相对位移）：选中器件，右键move，输入命令ix 0.1或iy -0.129.器件布局、放到B面：进入placementedit模式，点该器件，右键mirror放到B面。

30.器件交互布局：place-》manually，在原理图中框选几个器件，但放到PCB中器件少了，原因是其他器件原来已在PCB中，特别是在改板时。

解决方法：PCB中不做操作，在原理图中框选几个器件，此时在PCB中那几个器件会高亮。

31.网格设置：setup-》grid，non-etch指2d-line、丝印等，etch指铜、走线、过孔等，在alletch里设置后下面所有层都改了，但all etch里没有显示，也可以各层分别设置。

32.删除某元素：选中该元素，右键delete。

33.走线换层，加过孔：右键add via。

小键盘+、-键。

generaledit模式，在option中设置working layers。

双击鼠标左键，加过孔，换层。

34.走线在generaledit模式下进行，不能用etchedit模式，否则会出现一些异常，如：点中某根线后，该线宽度自动变了。

35.删除一个网络的全部走线：选中该网络，右键ripup etch36.覆铜：设置花焊盘的茎宽度，选中shape，右键quick utilities-》design parameters-》shapes-》edit global dynamic shape parameters-》thermal relief connects-》use thermal width oversize of:-》填0.254，在原来宽度基础上增加0.254mm。

点shape菜单下的global dynamic params 也可以。

设置花焊盘隔离环的宽度：菜单setup-》constraints-》same net spacing-》net-》all layers-》shape-》GND网络-》将其与通孔（thru pin）的间距设为0.254mm，然后菜单display-》status-》update to smooth。

覆铜中过孔的反焊盘看不出来？setup-》design parameters-》display的几个勾勾上。

覆铜复制到其他层：z-copy，可以带网络也可不带网络，不带网络的话需给shape分配网络，菜单shape-》select shape-》分配网络-》右键update shape。

37.Allegro静态铺铜时，当用Shape void Element来手动避让时，有些区域明明很宽但老是进不去以致导致出现孤岛？在用Shape Void Element命令时，选中Shape，右键Parameter，Void Controls->Creat Pin voids，将In-Line改为Individually即可。

38.孤铜被删除了怎么恢复？可以在那个地方铺一块相同的net的动态铜，然后Merge Shapes，就可以变成一块铜了。

39.shape void：用Shape V oid命令后，需先选中Shape，然后画框。

40.shape和void的边框编辑：void边框不能编辑怎么办？shape select-->option中勾掉shape，单选Void-->shape edit boundary。

这样就可以对void 边框进行编辑了。

41.铜皮绿油开窗：z-copy-》options选board geometry，层选soldermask_top-》点铜皮-》右键done就可以了。

看阻焊层options选board geometry，看走线options选etch。

42.处理元件代号，关掉top、bottom层，为什么每个器件有两个代号？一个在丝印层，一个在装配层，装配层的不动（将该层关闭显示）。

在placementmode，右键过滤选text，可以移动代号。

改变代号字符大小：菜单edit-》change-》options的class选RefDes，层选silkscreen_top或silkscreen_bottom，然后点代号或同时框住几个代号。

43.元件代号TEXT线宽怎么设置？setup-》design parameters-》text-》setup text sizes，如下图：将photo width改掉。

合集下载

Allegro16.3—PCB设计笔记详解

Allegro16.3—PCB设计笔记详解

Allegro16.3—PCB设计笔记详解打开PCB Editor。

一般选择第一项操作选择显示内容View——Customize Toolbar可以设置软件的菜单栏显示模块Commands是可以自定义工具查看各种层Display——Color/Visibility封装的制作在Pad Designer中操作此项首先制作贴片式焊盘的做法Candence制作封装需要先制作焊盘打开制作焊盘的软件开始>程序>candence>release 16.3>PCB Editer Utilities>Pad Designer表贴焊盘就不用填写Themal Relief（散热焊盘）和Anti Pad（绝缘层焊盘）了这是建立好的焊盘文件然后打开PCB Editor——File——New——设置图纸大小Setup——Design Parameter Editor——Design User Unist（单位）选择Extents项中Left X和Lower Y为原点的坐标定义，Width和Heigh 为做封装时图纸的大小>Type项不变，仍为Package（封装）。

都改为0.0254（最小步进值）开始加入焊盘>Layout>Pin>>Option中如下设置创建一个零件库必须的几个条件：1至少一个引脚。

2每个零件必须有图形边框，即轮廓线，线路板上丝印层白漆所画的轮廓。

3参考编号。

4要有Place_bound,即安装区，防止元器件之间的叠加。

做通孔类焊盘的时候要求焊盘过孔镀锡后要比元件引脚直径大0.2或0.3毫米最好。

这样有利于波峰焊是焊锡往上走。

同时也利于排气。

如果孔太小，气体跑不出来，会夹杂在焊锡里，孔太大，元件会发生偏斜。

元件孔包括镀层（铜色的约0.1毫米），镀锡1)首先添加Assembly_T op2)然后设置丝印层边框3）放置Add——Rectangle4）放置参考编号Layout——Labels Ref Des继续放置丝印层，并且放在第一个引脚的边上。

Allegro学习笔记之05_层叠

Allegro学习笔记之05_层叠


EMI/EMC 设计讲座(七)印刷电路板的 EMI 噪讯对策技巧 为了消除 PCB 内的射频电流，有两种方法：「磁通量消除（flux cancellation）」或「磁通量最小化（flux minimization）」。最简单的磁通量消 除法，是使用「镜像平面（image plane）」。 镜像平面除了能降低接地噪声电压以外，也能防止射频接地回路变大， 因为射频电流紧密地与它们的电流源走线耦合，所以，它不需要另外寻找回传路 径。当回路控制最大化时，磁通量就被大幅消除了。在靠近每一个信号平面处， 正确地配置映像平面，就可以消除共模的射频电流。传输大量的射频电流的映像 平面，必须接地或接至 0V 参考点。为了移除多余的射频电压和涡流，所有接地 和底座平面可以透过一个低阻抗的接地电路，连接至底座的接地点。
方案 2：缺陷 电源、地相距过远，电源平面阻抗过大 电源、地平面由于元件焊盘等影响，极不完整 由于参考面不完整，信号阻抗不连续 方案 3： 同方案 1 类似，适用于主要器件在 BOTTOM 布局或关键信号在底层布线 的情况。 6 层板
方案 3：减少了一个信号层，多了一个内电层，虽然可供布线的层面减少了，但 是该方案解决了方案 1 和方案 2 共有的缺陷。 优点： 电源层和地线层紧密耦合。 每个信号层都与内电层直接相邻，与其他信号层均有有效的隔离，不易 发生串扰。 （Inner_2） 和两个内电层 GND （Inner_1） 和 POWER （Inner_3） Siganl_2 相邻，可以用来 传输高速信号。两个内电层可以有效地屏蔽外界对 Siganl_2（Inner_2）层的干扰和 Siganl_2（Inner_2）对外界的干扰。 方案 1：采用了 4 层信号层和 2 层内部电源/接地层，具有较多的信号层，有利 于元器件之间的布线工作。 缺陷： 电源层和地线层分隔较远，没有充分耦合。 信号层 Siganl_2（Inner_2）和 Siganl_3（Inner_3）直接相邻，信号隔 离性不好，容易发 生串扰。 8 层板
Allegro_创建封装笔记

Allegro_创建封装笔记

Allegro_创建封装笔记一、概述（一）无论什么元件，创建封装就是以下几个步骤1. 使用Pad Designer 创建焊盘2. 使用PCB Editor 绘制封装① 放置焊盘② 放置丝印框③ 放置装配框④ 放置Place Bound ⑤ 放置丝印和装配位号（二）PCB Editor 通用设置1. 设置图纸大小等Setup → Design Parameter，根据需求选择显示。

2. 设置格点Setup → Gride （0.5）3. 指定焊盘库Setup → User Preferences Editor → 如图设置padpath，psmpath 路径→ apply → OK二、表贴封装创建1. 创建表贴焊盘1）打开Pad Designer2）第一页，设置参数，一般为mm，精度为4（也可以设置成mil，精度为2）；勾选“suppress unconnected pads;legacy artwork” ；可以在第一页看到焊盘的形状。

3）1第二页，勾选single layer mode；设置如图所示位置，其他位置不需要设置。

soldermask 一般比regular Pad 大0.2mm，Pastmask 和regular Pad 大小相同。

** suppress unconnected pads;legacy artwork 去除非功能焊盘，但在光绘中保留，单从字面很难理解这是干什么的，结合后面画板子的情况，目前个人把它理解为是一个使能选项，即允其他操作去除非功能焊盘，非官方解释。

** 在设置时可以将图标点在每一行前面小方框位置，鼠标右键可Copy 当前行数据，同样，鼠标右键可粘贴到目标行。

** Thermal Relief，Anti Pad 是针对通孔焊盘负片设计时的参数，表层贴片焊盘不需要。

2. 使用PCB Editor 绘制封装1）打开PCB Editor，选择Package symbol。

OrCAD-PSPice-Allegro学习笔记(1121)

OrCAD-PSPice-Allegro学习笔记(1121)

OrCAD--Pspice--Cadence 软件组成及功能Pspice原来不是OrCAD公司的产品，后来被OrCAD公司收购，并且集成OrCAD软件中，现在的OrCAD版本全部包含完整的Pspice。

Cadence是全球著名EDA软件公司，在OrCAD公司收购Pspice之后，将OrCAD公司收购，所以现在的OrCAD软件（包含Pspice）应该属于Cadence公司的产品。

Cadence公司针对PCB方面的EDA产品大概可以分为高端和低端，高端的是Cadence SPB，低端的是OrCAD。

不管高端低端，原理图设计主要用OrCAD 中的原理图软件---Capture CIS。

PCB绘图方面，高端Cadence SPB的叫Allegro，低端OrCAD的现在主要用Allegro的简化版，OrCAD都会包含完整的Pspice。

设计低端电路板一般用法：使用OrCAD（包括Pspice）来设计原理图部分，使用PADS设计PCB部分（高端的用Allegro）。

1、Orcad：Capture：电路原理图设计软件，可生成模拟电路、数字电路和模/数混合电路。

Pspice：电路仿真软件，可对Capture生成的原理图进行仿真分析，并对其进行优化。

Layout：印刷电路板图设计软件，可将Capture生成的原理图，转为印刷电路板图(PCB)-----不好用，一般选用PADS或Allegro进行Layout。

Express：逻辑仿真软件，可对Capture生成的数字电路模拟仿真，用于可编程逻辑器件设计。

2、Pspice：在电路系统仿真方面，独具特色，其他软件无法比拟，适合系统及电路级仿真，被公认为是通用电路模拟程序中最优秀的软件。

Cadence把Pspice AD和Pspice AA整合成一个产品包，并改名为AMS simulator。

----庞大的上万种元器件库，并可生成新元器件----高精度元器件模型、仿真精度高PSpice的四个主要/基本电路分析：----直流分析DC Sweep----交流分析AC Sweep----瞬态分析Time Domain（时域扫描）----直流工作点分析Bias Point（偏置点分析）3、Cadence Allegro：Allegro是Cadence推出的先进PCB设计布线工具。