下载文档原格式
SPI总线组成及其工作原理SPI（Serial Peripheral Interface）是一种同步串行通信总线，常用于连接微控制器与外部设备，如传感器、存储器、外设等。
SPI总线由四条信号线组成，包括SCLK（串行时钟线），MOSI（主设备输出从设备输入线），MISO（主设备输入从设备输出线）和SS（片选信号线）。
以下将详细介绍SPI总线的工作原理和其组成部分。
SPI总线采用主从架构，由一个主设备（如微控制器）和一个或多个从设备（如传感器、存储器等）组成。
主设备通过SCLK产生时钟信号来驱动整个通信过程。
主设备通过MOSI线发送数据到从设备，从设备通过MISO线传输数据给主设备。
每个从设备都有一个片选信号线（SS），用于使能该从设备。
当主设备需要与一些从设备通信时，将对应的片选信号线拉低，使该从设备处于选中状态。
1.SCLK（串行时钟线）：SCLK是SPI通信中的时钟信号，由主设备通过该线产生并驱动。
SCLK信号的频率可以由主设备控制，通常可以在MHz级别。
SCLK的上升沿和下降沿都用于同步数据传输。
数据在SCLK的上升沿或下降沿的边沿进行读写操作。
2.MOSI（主设备输出从设备输入线）：MOSI是主设备输出从设备输入的数据线。
主设备通过MOSI将数据传输给从设备。
数据在每个SCLK周期的上升沿或下降沿被写入。
3.MISO（主设备输入从设备输出线）：MISO是主设备输入从设备输出的数据线。
从设备通过MISO将数据传输给主设备。
数据在每个SCLK周期的上升沿或下降沿被读取。
4.SS（片选信号线）：每个从设备都有一个对应的SS信号线。
当主设备需要与一些从设备通信时，将该从设备的SS信号线拉低，使该从设备处于选中状态。
当通信结束后，SS信号线会被拉高，表示该从设备不再被选中。
1.主设备通过控制SS信号线，选中一些从设备开始通信。
2.主设备通过SCLK产生时钟信号，并通过MOSI线发送数据给从设备。
3.从设备在SCLK的上升沿或下降沿将数据写入MISO线，传输给主设备。
SPI通信总线接口定义及数据传输流程SPI是一种高速的、全双工的、同步的通信总线，并且至多仅需使用4根线，节约了芯片的管脚，SPI通信协议主要应用于EEPROM、FLASH、ADC、DAC等芯片，还有数字信号处理器和数字信号解码器之间。
SPI接口无线模块设备之间采用全双工模式通信，是一个主机和一个或者多个从机的主从模式。
主机负责初始化帧，这个数据传输帧可以用于读与写两种操作，片选线可以从多个从机选择一个来响应主机的请求。
SPI接口定义如下表：由上表也可以看出当SPI设备间数据传输通信时，数据线应该是MOSI连接MOSI，MISO连接MISO，SCLK与SCLK相连，而不是像串口那样TX、RX进行反接。
当只有单一SPI无线模块从机设备时，如果从机设备允许的话，可直接将CS/SS线固定在低电平。
然而类似于MAX1242这款需要CS/SS线的下降沿来触发的射频芯片，则必须将CC/SS线与主机相连。
如下图，为一主一从连接方式。
对于多个从机设备时，则每个从机都需要一根CS/SS线来于主机相连，从而达到主机能与任一从机通信的目的。
如下图，为一主多从的连接方式。
大多数从机设备都有着三态逻辑的特性，因此当设备未被选中时，它们的MISO 信号线会变成高阻抗状态（电气断开）。
没有三态输出的设备则需外接三态缓冲器才能与其他的从机设备共享SPI总线。
数据传输在SPI通信中，SPI主机设备以从机设备支持的频率通过SCLK线给到SPI从机设备，这点也意味着从机是无法主动向主机发送数据的，只能主机轮询向从机发或者从机设备主动通过一个IO口来告知主机数据到达。
在SPI每个时钟周期内，都会进行一次全双工数据的传输。
主机通过MOSI线上发送1bit时，从机也会在读取到之后通过MISO线发送1bit数据出去。
这说明，即使只进行单工通信，也会保持此通信顺序。
SPI传输通常涉及到两个给定了字长的移位寄存器。
例如在主机、从机中的8bit 的移位寄存器。
spi原理SPI原理。
SPI（Serial Peripheral Interface）是一种同步串行数据总线，它是一种用于连接微控制器和外围设备的通信协议。
SPI总线由四根线构成，分别是时钟线（SCLK）、主设备输出从设备输入线（MOSI）、主设备输入从设备输出线（MISO）和片选线（SS）。
SPI总线可以实现全双工通信，同时可以连接多个从设备，因此在嵌入式系统中得到广泛应用。
SPI总线的工作原理如下，首先，主设备通过片选线选中需要通信的从设备，然后通过SCLK线提供时钟信号，将数据按位发送到从设备的MOSI线，同时从设备将数据按位发送到主设备的MISO线。
在数据传输过程中，主设备和从设备的时钟必须同步，这样才能正确地进行数据传输。
在数据传输结束后，主设备通过片选线取消对从设备的选择，从而完成一次通信过程。
SPI总线的工作原理非常简单，但是它具有以下几个特点：1.高速传输，SPI总线可以实现高速的数据传输，因为它是同步传输，时钟信号的频率可以达到几十兆赫，甚至更高。
这使得SPI总线非常适合需要高速数据传输的应用场景，比如存储器接口、显示设备接口等。
2.全双工通信，SPI总线可以实现全双工通信，主设备和从设备可以同时进行数据的发送和接收，这样可以大大提高通信效率。
而且，SPI总线可以连接多个从设备，主设备可以通过片选线选择需要通信的从设备，从而实现多个从设备之间的通信。
3.简单灵活，SPI总线的硬件连接非常简单，只需要四根线就可以实现通信，而且SPI总线的通信协议也非常简单。
这使得SPI总线非常适合在资源有限的嵌入式系统中使用。
在实际的应用中，为了提高SPI总线的稳定性和可靠性，通常会在硬件上添加一些额外的电路，比如加上电平转换器、添加阻抗匹配电路等。
而在软件上，通常会使用专门的SPI驱动程序来控制SPI总线的通信，以便更加方便地使用SPI总线进行数据传输。
总的来说，SPI总线是一种非常简单、灵活、高效的通信协议，它在嵌入式系统中得到了广泛的应用。
SPII2CUART三种串行总线协议及其区别SPI（Serial Peripheral Interface）是一种常见的串行总线协议，主要用于单片机和外部设备之间的通信。
SPI协议需要同时使用多个信号线，包括时钟信号、主从选择信号、数据输入信号和数据输出信号。
SPI协议是一种全双工的通信方式，数据可以双向传输。
SPI通信协议的特点包括以下几点：1.时钟信号：SPI协议中的设备之间使用了共享的时钟信号，时钟信号用于同步数据传输。
时钟信号由主设备控制，并且时钟频率可以根据需要调整。
SPI协议没有固定的时钟频率限制，可以根据实际需求进行调整。
2.主从选择信号：SPI协议中的从设备需要通过主从选择信号进行选择。
主设备通过拉低从设备的主从选择信号来选择与之通信的从设备。
可同时与多个从设备通信。
3.数据传输：SPI协议是一种由主设备控制的同步通信协议，数据在时钟的边沿上升移位。
主设备在时钟的上升沿将数据发送给从设备，从设备在时钟的下降沿将数据发送给主设备。
SPI协议的优势在于速度快、可靠性高，适合于需要高速传输的应用，如存储器、显示器驱动等。
I2C（Inter-Integrated Circuit）是一种常见的串行总线协议，主要用于集成电路之间的通信。
I2C协议仅需要两根信号线：序列时钟线（SCL）和串行数据线（SDA）。
I2C协议是一种半双工通信方式，数据只能单向传输。
I2C通信协议的特点包括以下几点：1.序列时钟线（SCL）：SCL是在主设备和从设备之间共享的信号线，用于同步数据传输。
主设备通过拉高和拉低SCL来控制数据传输的时钟频率。
2.串行数据线（SDA）：SDA负责数据的传输。
数据在SCL的上升沿或下降沿变化时，主设备或从设备将数据写入或读取出来。
3.地址寻址：I2C协议使用7位或10位的地址寻址，从设备可以根据地址进行选择。
I2C协议的优势在于可以连接多个设备，节省了引脚，适用于多设备之间的通信，如传感器、温度传感器、压力传感器等。
SPI、I2C接口的定义1、SPI(Serial Peripheral Interface串行外围接口)：高速、全双工、同步串行口。
三或四个信号用于数据交换：SIMO:从进，主出SOMI:从出，主进UCLK:时钟，由主机驱动，从机用它发送和接收数据STE：从机发送允许，用于四线模式中控制多主从系统中的多个从机三线SPI组成：串行时钟(SCLK)、串行数据输出(SDO)、串行数据输入(SDI)。
SPI总线可以实现多个SPI设备互相连接。
提供SPI串行时钟的SPI设备为SPI主机或主设备(Master)，其他设备为SPI从机或从设备(Slave)。
主从设备间可以实现全双工通信，当有多个从设备时，还可以增加一条从设备选择线。
四线SPI模式用附加控制线，来允许从机数据的发送和接收，它由主机控制。
SPI接口是在CPU和外围低速器件之间进行同步串行数据传输,在主器件的移位脉冲下,数据按位传输,高位在前,地位在后,为全双工通信。
如果用通用IO口模拟SPI总线，必须要有一个输出口(SDO)，一个输入口(SDI)，另一个口则视实现的设备类型而定，如果要实现主从设备，则需输入输出口，若只实现主设备，则需输出口即可，若只实现从设备，则只需输入口即可。
UART需要固定的波特率，而SPI则无所谓，因为它是有时钟的协议。
SPI接口主要应用在EEPROM,FLASH,实时时钟,AD转换器,还有数字信号处理器和数字信号解码器之间。
2、I2C(Inter IC Bus)接口定义：I2C总线是双向两线(SCL——串行时钟、SDA——串行数据线)制同步串行总线，具有竞争检测和仲裁机制，可使多个主机任意同时发送数据而不破坏总线上的数据信息。
非常适合在器件之间进行近距离、非经常性的数据通信。
在它的协议体系中，传输数据时都会带上目的设备的设备地址，因此可以实现设备组网。
特点：A、每个连到总线上的器件都可由软件唯一的地址寻址，并建立简单的主从关系。
spi总线工作原理
SPI（Serial Peripheral Interface）总线是一种同步串行通信协议，它主要用于在微控制器或其他数字集成电路之间传输数据。
SPI总线由一个主设备（Master）和一个或多个从设备（Slave）组成。
主设备通过与从设备之间发送和接收数据的方式来与其进行通信。
SPI总线的工作原理如下：
1. 首先，主设备选择要与之通信的从设备。
这是通过在片选引脚上拉低电平来实现的。
其他从设备的片选引脚应保持高电平。
2. 接着，主设备通过时钟引脚（SCK）生成时钟信号，此时数据传输开始。
3. 主设备通过主输出(MOSI)引脚发送数据，从设备通过主输
入(MISO)引脚接收数据。
在每个时钟周期中，主设备和从设
备在SCK上的上升沿或下降沿进行数据交换。
4. 数据传输时，主设备先发送一个起始位（通常是高电平）并将其传输到从设备。
5. 接下来，主设备和从设备同时发送并接收数据，每一个时钟周期传输一个位。
数据传输的顺序是从最高位（MSB）到最
低位（LSB）。
6. 当所有数据位都传输完毕后，主设备通过拉高片选引脚结束
与从设备的通信。
7. 在通信结束后，主设备可以选择与其他从设备进行通信，或者在下一个时钟周期中重新选择与之前的从设备进行通信。
SPI总线的工作原理简单而直观。
它具有高速、可简化电路设计等优点，因此在很多嵌入式系统中得到了广泛应用。
标签：无标签一、 SPI 总线说明串行外围设备接口 SPI (serial peripheral interface)总线技术是Motorola 公司推出的一种同步串行接口， Motorola 公司生产的绝大多数 MCU(微控制器)都配有 SPI 硬件接口，如 68 系列 MCU。
SPI 用于 CPU 与各种外围器件进行全双工、同步串行通讯。
SPI 可以同时发出和接收串行数据。
它只需四条线就可以完成 MCU 与各种外围器件的通讯，这四条线是：串行时钟线(CSK)、主机输入/从机输出数据线(MISO)、主机输出/从机输入数据线(MOSI)、低电平有效从机选择线 CS。
这些外围器件可以是简单的 TTL 移位寄存器，复杂的 LCD 显示驱动器， A/D、D/A 转换子系统或者其他的 MCU。
当 SPI 工作时，在移位寄存器中的数据逐位从输出引脚(MOSI)输出(高位在前)，同时从输入引脚(MISO) 接收的数据逐位移到移位寄存器(高位在前)。
发送一个字节后，从另一个外围器件接收的字节数据进入移位寄存器中。
主 SPI 的时钟信号 (SCK) 使传输同步。
其典型系统框图如下图所示。
SPI 主要特点有: 可以同时发出和接收串行数据 ;可以当做主机或者从机工作 ;提供频率可编程时钟 ;发送结束中断标志 ;写冲突保护 ;总线竞争保护等。
图 2 示出 SPI 总线工作的四种方式，其中使用的最为广泛的是 SPI0 和 SPI3 方式(实线表示):SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性(CPOL)对传输协议没有重大的影响。
如果 CPOL="0"，串行同步时钟的空暇状态为低电平；如果 CPOL=1，串行同步时钟的空暇状态为高电平。
时钟相位 (CPHA) 能够配置用于选择两种不同的传输协议之一进行数据传输。
如果 CPHA=0，在串行同步时钟的第一个跳变沿(上升或者下降)数据被采样；如果 CPHA=1，在串行同步时钟的第二个跳变沿(上升或者下降) 数据被采样。
spi总线协议SPI总线协议。
SPI（Serial Peripheral Interface）是一种用于在数字集成电路之间进行通信的同步串行通信协议。
它通常用于连接微控制器和外围设备，例如存储器芯片、传感器、显示器和无线模块等。
SPI总线协议具有简单、高效、灵活等特点，因此在许多嵌入式系统中得到广泛应用。
本文将对SPI总线协议的基本原理、通信方式、时序特性以及应用进行介绍。
SPI总线协议基本原理。
SPI总线由四根信号线组成，分别为时钟信号（SCLK）、主设备输出（MOSI）、主设备输入（MISO）和片选信号（SS）。
在SPI总线中，通信的主设备通过SCLK信号产生时钟脉冲，控制数据的传输。
MOSI信号用于主设备向从设备发送数据，MISO信号用于从设备向主设备发送数据。
片选信号用于选择从设备，使得主设备可以与多个从设备进行通信。
SPI总线协议通信方式。
SPI总线协议采用全双工通信方式，即主设备和从设备可以同时发送和接收数据。
通信开始时，主设备通过片选信号选择从设备，并在时钟信号的控制下，通过MOSI信号向从设备发送数据，同时从设备通过MISO信号向主设备发送数据。
通信结束后，主设备通过片选信号取消对从设备的选择，从而完成一次数据传输。
SPI总线协议时序特性。
在SPI总线协议中，数据的传输是在时钟信号的控制下进行的。
通常情况下，数据的传输是在时钟的上升沿或下降沿进行的，具体取决于SPI设备的工作模式。
此外，SPI总线协议还可以通过调整时钟信号的极性和相位来适应不同的外设要求，从而实现更灵活的通信方式。
SPI总线协议应用。
SPI总线协议在各种嵌入式系统中得到广泛应用，例如单片机、嵌入式系统、传感器网络等。
在单片机中，SPI总线协议通常用于连接外部存储器、显示器、通信模块等外围设备。
在嵌入式系统中，SPI总线协议可以用于连接各种外设，实现系统的功能扩展和升级。
在传感器网络中，SPI总线协议可以用于连接各种传感器节点，实现数据的采集和传输。
SPI概述SPI：高速同步串行口。
3～4线接口，收发独立、可同步进行.SPI，是英语Serial Peripheral interface的缩写，顾名思义就是串行外围设备接口。
是Motorola首先在其MC68HCXX 系列处理器上定义的。
SPI接口主要应用在EEPROM，FLASH，实时时钟，AD转换器，还有数字信号处理器和数字信号解码器之间。
SPI，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，节约了芯片的管脚，同时为PCB的布局上节省空间，提供方便，正是出于这种简单易用的特性，现在越来越多的芯片集成了这种通信协议，比如AT91RM9200.SPI总线系统是一种同步串行外设接口，它可以使MCU与各种外围设备以串行方式进行通信以交换信息。
外围设置FLASHRAM、网络控制器、LCD显示驱动器、A/D转换器和MCU等。
SPI总线系统可直接与各个厂家生产的多种标准外围器件直接接口，该接口一般使用4条线：串行时钟线（SCK）、主机输入/从机输出数据线MISO、主机输出/从机输入数据线MOST和低电平有效的从机选择线SS(有的SPI接口芯片带有中断信号线INT或INT、有的SPI接口芯片没有主机输出/从机输入数据线MOSI)。
SPI的通信原理很简单，它以主从方式工作，这种模式通常有一个主设备和一个或多个从设备，需要至少4根线，事实上3根也可以（单向传输时）。
也是所有基于SPI的设备共有的，它们是SDI（数据输入），SDO（数据输出），SCK（时钟），CS（片选）。
（1）SDO –主设备数据输出，从设备数据输入（2）SDI –主设备数据输入，从设备数据输出（3）SCLK –时钟信号，由主设备产生（4）CS –从设备使能信号，由主设备控制其中CS是控制芯片是否被选中的，也就是说只有片选信号为预先规定的使能信号时（高电位或低电位），对此芯片的操作才有效。
这就允许在同一总线上连接多个SPI设备成为可能。
接下来就负责通讯的3根线了。
通讯是通过数据交换完成的，这里先要知道SPI是串行通讯协议，也就是说数据是一位一位的传输的。
这就是SCK时钟线存在的原因，由SCK提供时钟脉冲，SDI，SDO则基于此脉冲完成数据传输。
数据输出通过SDO线，数据在时钟上升沿或下降沿时改变，在紧接着的下降沿或上升沿被读取。
完成一位数据传输，输入也使用同样原理。
这样，在至少8次时钟信号的改变（上沿和下沿为一次），就可以完成8位数据的传输。
要注意的是，SCK信号线只由主设备控制，从设备不能控制信号线。
同样，在一个基于SPI的设备中，至少有一个主控设备。
这样传输的特点：这样的传输方式有一个优点，与普通的串行通讯不同，普通的串行通讯一次连续传送至少8位数据，而SPI允许数据一位一位的传送，甚至允许暂停，因为SCK时钟线由主控设备控制，当没有时钟跳变时，从设备不采集或传送数据。
也就是说，主设备通过对SCK时钟线的控制可以完成对通讯的控制。
SPI还是一个数据交换协议：因为SPI的数据输入和输出线独立，所以允许同时完成数据的输入和输出。
不同的SPI设备的实现方式不尽相同，主要是数据改变和采集的时间不同，在时钟信号上沿或下沿采集有不同定义，具体请参考相关器件的文档。
在点对点的通信中，SPI接口不需要进行寻址操作，且为全双工通信，显得简单高效。
在多个从设备的系统中，每个从设备需要独立的使能信号，硬件上比I2C系统要稍微复杂一些。
最后，SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。
AT91RM9200的SPI接口主要由4个引脚构成：SPICLK、MOSI、MISO及/SS，其中SPICLK是整个SPI总线的公用时钟，MOSI、MISO作为主机，从机的输入输出的标志，MOSI是主机的输出，从机的输入，MISO 是主机的输入，从机的输出。
/SS是从机的标志管脚，在互相通信的两个SPI总线的器件，/SS管脚的电平低的是从机，相反/SS管脚的电平高的是主机。
在一个SPI通信系统中，必须有主机。
SPI总线可以配置成单主单从，单主多从，互为主从。
SPI的片选可以扩充选择16个外设,这时PCS输出=NPCS,说NPCS0~3接4-16译码器,这个译码器是需要外接4-16译码器，译码器的输入为NPCS0~3，输出用于16个外设的选择。
SPI协议举例SPI是一个环形总线结构，由ss（cs）、sck、sdi、sdo构成，其时序其实很简单，主要是在sck的控制下，两个双向移位寄存器进行数据交换。
假设下面的8位寄存器装的是待发送的数据10101010，上升沿发送、下降沿接收、高位先发送。
那么第一个上升沿来的时候数据将会是sdo=1；寄存器=0101010x。
下降沿到来的时候，sdi上的电平将所存到寄存器中去，那么这时寄存器=0101010sdi，这样在8个时钟脉冲以后，两个寄存器的内容互相交换一次。
这样就完成里一个spi时序。
举例：假设主机和从机初始化就绪：并且主机的sbuff=0xaa，从机的sbuff=0x55，下面将分步对spi的8个时钟周期的数据情况演示一遍:假设上升沿发送数据这样就完成了两个寄存器8位的交换，上面的上表示上升沿、下表示下降沿，sdi、sdo相对于主机而言的。
其中ss 引脚作为主机的时候，从机可以把它拉底被动选为从机，作为从机的是时候，可以作为片选脚用。
根据以上分析，一个完整的传送周期是16位，即两个字节，因为，首先主机要发送命令过去，然后从机根据主机的命令准备数据，主机在下一个8位时钟周期才把数据读回来。
SPI 总线是Motorola公司推出的三线同步接口，同步串行3线方式进行通信:一条时钟线SCK，一条数据输入线MOSI，一条数据输出线MISO;用于CPU与各种外围器件进行全双工、同步串行通讯。
SPI主要特点有:可以同时发出和接收串行数据;可以当作主机或从机工作;提供频率可编程时钟;发送结束中断标志;写冲突保护;总线竞争保护等。
下图示出SPI总线工作的四种方式，其中使用的最为广泛的是SPI0和SPI3方式(实线表示):SPI总线四种工作方式SPI 模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。
如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。
时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。
如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。
SPI主模块和与之通信的外设备时钟相位和极性应该一致。
SPI总线包括1根串行同步时钟信号线以及2根数据线。
SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。
如果CPOL=0，串行同步时钟的空闲状态为低电平；如果CPOL=1，串行同步时钟的空闲状态为高电平。
时钟相位（CPHA）能够配置用于选择两种不同的传输协议之一进行数据传输。
如果CPHA=0，在串行同步时钟的第一个跳变沿（上升或下降）数据被采样；如果CPHA=1，在串行同步时钟的第二个跳变沿（上升或下降）数据被采样。
SPI主模块和与之通信的外设音时钟相位和极性应该一致。
SPI接口时序如图3、图4所示。
补充：上文中最后一句话：SPI主模块和与之通信的外设备时钟相位和极性应该一致。
个人理解这句话有2层意思：其一，主设备SPI时钟和极性的配置应该由外设来决定；其二，二者的配置应该保持一致，即主设备的SDO同从设备的SDO配置一致，主设备的SDI同从设备的SDI配置一致。
因为主从设备是在SCLK的控制下，同时发送和接收数据，并通过2个双向移位寄存器来交换数据。
工作原理演示如下图：上升沿主机SDO发送数据1，同时从设备SDO发送数据0；紧接着在SCLK的下降沿的时候从设备的SDI接收到了主机发送过来的数据1，同时主机也接收到了从设备发送过来的数据0.SPI协议心得SPI接口时钟配置心得：在主设备这边配置SPI接口时钟的时候一定要弄清楚从设备的时钟要求，因为主设备这边的时钟极性和相位都是以从设备为基准的。
因此在时钟极性的配置上一定要搞清楚从设备是在时钟的上升沿还是下降沿接收数据，是在时钟的下降沿还是上升沿输出数据。
但要注意的是，由于主设备的SDO连接从设备的SDI，从设备的SDO连接主设备的SDI，从设备SDI接收的数据是主设备的SDO发送过来的，主设备SDI接收的数据是从设备SDO发送过来的，所以主设备这边SPI时钟极性的配置（即SDO的配置）跟从设备的SDI接收数据的极性是相反的，跟从设备SDO 发送数据的极性是相同的。
下面这段话是Sychip Wlan8100 Module Spec上说的，充分说明了时钟极性是如何配置的：The 81xx module will always input data bits at the rising edge of the clock, and the host will always output data bits on the falling edge of the clock.意思是：主设备在时钟的下降沿发送数据，从设备在时钟的上升沿接收数据。
因此主设备这边SPI时钟极性应该配置为下降沿有效。
又如，下面这段话是摘自LCD Driver IC SSD1289：SDI is shifted into 8-bit shift register on every rising edge of SCK in the order of data bit 7, data bit 6 …… dat a bit 0.意思是：从设备SSD1289在时钟的上升沿接收数据，而且是按照从高位到地位的顺序接收数据的。
因此主设备的SPI时钟极性同样应该配置为下降沿有效。
时钟极性和相位配置正确后，数据才能够被准确的发送和接收。
因此应该对照从设备的SPI接口时序或者Spec文档说明来正确配置主设备的时钟。
