1开发板简介
基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x，单核TMS320C6655和双核TMS320C6657管脚pin to pin兼容，同等频率下具有四倍于C64x+器件的乘累加能力； 主频1.0/1.25GHz，单核可高达40GMACS和20GFLOPS，包含2个Viterbi协处理器和1个Turbo协处理解码器，每核心32KByte L1P、32KByte L1D、1MByte L2，1MByte多核共享内存，8192个多用途硬件队列，支持DMA传输；
可免装风扇，以最低的功率级别和成本提供最高的性能；
支持PCIe、SRIO、HyperLink、uPP、EMIF16、千兆网口等多种高速接口，同时支持I2C、SPI、UART、McBSP等常见接口；
连接稳定可靠，80mm*58mm，体积极小的C66x核心板，采用工业级高速B2B连接器，关键大数据接口使用高速连接器，保证信号完整性；
提供丰富的开发例程，入门简单，支持裸机和SYS/BIOS操作系统。
图1 开发板正面图
图2 开发板侧面图1
图3 开发板侧面图2
图4 开发板侧面图3
图5 开发板侧面图4
TL665x-EasyEVM是一款基于广州创龙TI KeyStone C66x多核定点/浮点TMS320C665x 核心板SOM-TL665x设计的高端DSP开发板，底板采用沉金无铅工艺的4层板设计，它为用户提供了SOM-TL665x核心板的测试平台，用于快速评估SOM-TL665x核心板的整体性能。
SOM-TL665x引出CPU全部资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。
不仅提供丰富的Demo程序，还提供DSP核间通信开发教程，全面的技术支持，协助客户进行底板设计和调试以及多核软件开发。
2典型运用领域
?数据采集处理显示系统Telecom Tower：远端射频单元(RRU)
?X 射线：行李扫描仪
?专业音频混合器
?军用和航空电子成像
?军用：军需品和目标应用
?军用：雷达/声纳
?军用：雷达/电子战
?打印机
?无线通信测试仪
?机器视觉：帧捕捉器
?机器视觉：摄像机
?条码扫描仪
?点钞机
?电信基带单元
?视频分析服务器
?软件无线电（SDR）
?高速数据采集和生成
3软硬件参数
硬件框图
图6 开发板硬件框图
图7 开发板硬件资源图解1
图8 开发板硬件资源图解2
硬件参数
表1
CPU单核TMS320C6655/双核TMS320C6657，主频1.0/1.25GHz
ROM128/256MByte NAND FLASH
RAM512M/1GByte DDR3
EEPROM1Mbit
SENSOR 1x TMP102AIDRLT，核心板温度传感器，I2C接口
B2B 2x 50pin公座B2B，2x 50pin母座B2B，间距0.8mm，合高5.0mm；
Connector1x 80pin高速B2B连接器，间距0.5mm，合高5.0mm，共280pin，信号速率最高可达10GBaud
LED
2x供电指示灯（核心板1个，底板1个）
5x用户指示灯（核心板2个，底板3个）
KEY 2x复位按键，包含1个系统复位和1个软复位1x NMI按键
1x用户按键
SRIO1x SRIO，四端口四通道，每通道最高通信速率5GBaud
PCIe1x PCIe Gen2，单端口双通道，每通道最高通信速率5GBaud
HyperLink1x HyperLink，最高通信速率40GBaud，KeyStone处理器间互连的理想接口IO
2x 25pin IDC3简易牛角座，间距2.54mm，含uPP、EMIF16拓展信号
2x 25pin IDC3简易牛角座，间距2.54mm，含McBSP、SPI、TIMER、GPIO等拓展信号UART
1x UART0，Micro USB接口，提供4针TTL电平测试端口
1x UART1，DB9接口，提供6针TTL电平测试端口
Ethernet 1x SGMII，RJ45接口，10/100/1000M自适应
JTAG 1x 14pin TI Rev B JTAG接口，间距2.54mm
FAN 1x FAN，12V供电，间距2.54mm
BOOT SET 1x 5bit拨码开关
SWITCH 1x电源开关
POWER 1x 12V 2A直流输入DC417电源接口，外径4.4mm，内径1.65mm
备注：广州创龙SOM-TL6655、SOM-TL6657核心板在硬件上pin to pin兼容。
软件参数
表2
DSP端软件支持裸机、SYS/BIOS操作系统
CCS版本号CCS5.5
软件开发套件提供MCSDK
4开发资料
（1）提供核心板引脚定义、可编辑底板原理图、可编辑底板PCB、芯片datasheet，缩短硬件设计周期；
（2）提供丰富的Demo程序，包含DSP多核通信教程，完美解决多核开发瓶颈；（3）提供完整的平台开发包、入门教程，节省软件整理时间，上手容易；
部分开发例程详见附录A，开发例程主要包括：
裸机开发例程
SYS/BIOS开发例程
多核开发例程
5电气特性
核心板工作环境
表3
环境参数最小值典型值最大值
商业级温度0°C / 70°C
工业级温度-40°C/ 85°C
工作电压5V 9V 16V
功耗测试
表4
类别典型值电压典型值电流典型值功耗
核心板8.95V418.8mA 3.75W
整板12V 597.4mA 7.15W
备注：功耗测试基于广州创龙TL6657-EasyEVM开发板进行。
6机械尺寸图
表5
核心板开发板PCB尺寸80mm*58mm 200mm*106.65mm 安装孔数量4个8个
散热器安装孔数量2个/
图9 核心板机械尺寸图
图10 开发板机械尺寸图
7产品订购型号
表6
型号CPU主频NAND FLASH DDR3温度级别SOM-TL6655-1000-1GN4GD-I 单核1.0GHz 128MByte 512MByte 工业级SOM-TL6655-1000-1GN8GD-I 单核1.0GHz 128MByte 1GByte 工业级SOM-TL6657-1000-1GN4GD-I 双核1.0GHz 128MByte 512MByte 工业级SOM-TL6657-1000-1GN8GD-I 双核1.0GHz 128MByte 1GByte 工业级备注：标配为SOM-TL6655-1000-1GN4GD-I，其他型号请与相关销售人员联系。
型号参数解释
图11
8开发板套件清单
表7
名称数量
TL665x-EasyEVM开发板（含核心板）1块
12V 2A电源适配器1个
资料光盘1套
RS232交叉串口母母线1根
USB转RS232串口线1根
Micro USB线1根
网线1根
HDMI线1根
9技术支持
（1）协助底板设计和测试，减少硬件设计失误；
（2）协助解决按照用户手册操作出现的异常问题；
（3）协助产品故障判定；
（4）协助正确编译与运行所提供的源代码；
（5）协助进行产品二次开发；
（6）提供长期的售后服务。
10增值服务
●主板定制设计
●核心板定制设计
●嵌入式软件开发
●项目合作开发
●技术培训
附录A 开发例程
表8
算法开发例程
例程功能
FFT_Real 快速傅里叶变换/逆变换
FFT_Real_Benchmark 快速傅里叶变换/逆变换（打开/关闭缓存速度对比）FIR 有限长单位冲激响应滤波器
IIR 无限脉冲响应数字滤波器
RGB2Gray RGB24图像转灰度
HIST 灰度图像直方图
InteEqualize 直方图均衡化
ImageReverse 图像反色
Canny 边缘检测
Threshold 灰度图像二值化
LinerTrans 灰度图像线性变换
Zoom 图像缩放
Rotate 图像旋转
MATH 数学函数库
Matrix 矩阵运算
Codec_Universal_Dma_Ti_ECPY 调用EDMA3数据搬移算法
FC_ECPY 数据搬移的应用程序
Codec_MPEG4Encoder MPEG4视频编码
Codec_MPEG4Decoder MPEG4视频解码
Algorithm_LSB_Hide 图片添加水印
Algorithm_Plate_Recognition 车牌识别
表9
SYS/BIOS开发例程
例程功能Task 任务
CLOCK 时钟
Task_MUTEX 抢占式多任务
Task_STATIC 静态创建任务
Timer 定时器（通用）
Timer_C665x 定时器（专用）
Timer_C665x_Runtime 定时器（动态创建）MEMORY 内存分配
HWI_C66x 硬件中断（HWI设备专用组件）HWI_C66x_Hook 硬件中断（HWI挂钩函数）HWI_C66x_Nest 硬件中断（HWI中断嵌套）HWI_Runtime 硬件中断（HWI）
HWI_Runtime_Post_SWI 硬件中断（HWI发布软件中断）HWI_Runtime_Post_Task 硬件中断（HWI触发任务）SWI 软件中断（静态配置）
SWI_Runtime 软件中断（SWI）
SWI_Runtime_Post_Conditionally_andn 软件中断（有条件触发ANDN）SWI_Runtime_Post_Conditionally_dec 软件中断（有条件触发DEC）SWI_Runtime_Post_Unconditionally_or 软件中断（无条件触发OR）Timestamp 时间戳（通用）
Timestamp_C665x 时间戳（专用）
EDMA3 EDMA3一维数据传输
UART1_INT UART1串口中断收发
McBSP0_LoopBack_Test McBSP0外部回环测试
uPP_8Bit_B_TO_A uPP双通道8位外部线路回路读写
uPP_16Bit_B_TO_A uPP双通道16位外部线路回路读写
PCIe PCIe板间通信
SRIO SRIO板间通信
NDK_TCP TCP服务器
NDK_UDP UDP通信
NDK_TCP_Benchmark TCP发送/接收速度测试
NDK_Telnet Telnet协议
NDK_Runtime 网络Web服务器（支持串口输入IP）
NDK_WebServer 网络Web服务器
NDK_TCP_Client TCP客户端
NDK_RawSocket 以太网数据链路层通信
NDK_UIA 于网络传输的系统分析
DSP_FPGA_CL_SRIO CameraLink工业相机高性能实时采集处理系统Board_C665x 开发板全基本功能测试
表10
裸机开发例程
例程功能
GPIO_LED GPIO输出（LED灯）
GPIO_KEY GPIO输入（按键中断）
UART0_POLL UART1串口查询收发
NMI NMI不可屏蔽中断
Timer 定时器2
WatchDog 看门狗（定时器）
SPI_FLASH SPI FLASH读写
IIC_EEPROM IICEEPROM读写
EDMA3 EDMA3一维数据传输
UART1_INT UART1串口中断收发
I2C_TempSensor IIC总线温度传感器测试
I2C_TempSensor_POLL IIC总线温度传感器测试NANDFLASH NANDFLASH读写测试
GPIO_LED_Assembly GPIO输出（标准汇编）
GPIO_LED_LinearAssembly GPIO输出（线性汇编）
NonOS_MPAX 访问相同的逻辑地址
表11
基于Platform平台库（均可不使用操作系统，但是库函数支持在SYS/BIOS下使用）例程功能
EMIF_NandFlash EMIFA总线NAND FLASH测试
Fan 风扇控制
GPIO_KEY 按键状态查询
GPIO_LED LED灯控制
LED灯控制IIC总线EEPROM读写
IIC_TemperatureSensor IIC总线温度传感器测试
Memory_DDR3 DDR3内存读写测试
SPI_Nor_Flash API总线NOR FLASH测试
UART 串口查询收发
Timer 定时器
表12
基于STK的Demo例程（裸机）
例程功能
STK_EMIF NAND FLASH测试
STK_GE 网络测试
STK_KEY 按键测试
STK_LED GPIO输出测试
STK_I2C 内部回环/EEPROM/TMP102温度传感器测试STK_Memory_Test 系统所有内存测试
STK_Memory_Performance 内存性能测试
STK_SPI SPI内部回环/EDMA回环/NOR FLASH测试STK_UART 串口0回环/EDMA/PC机通信测试
STK_Timer 定时器测试
STK_Robust 核心稳健性测试
STK_SRIO SRIO外部线路回环测试
STK_SRIO_FPGA SRIO通过DMA方式收发测试
STK_Multicore_Navigator 多核导航器测试
STK_HyperLink HyperLink内部回环测试
STK_PCIe PCIe PHY回环测试
表13
其它Demo例程演示
例程功能
GPIO_LED_Assembly GPIO输出（标准汇编）
GPIO_LED_LinearAssembly GPIO输出（线性汇编）
表14
多核开发例程
例程功能
MultiCore_SingleImage 多核单镜像通信测试
MultiCore_DualImage 多核多镜像通信测试
MultiCore_SingleImage_SYSBIOS 多核单镜像SYSBIOS通信测试
MultiCore_DualImage_ SYSBIOS 多核多镜像SYSBIOS通信测试
OpenMP_Hello OpenMP的测试
OpenMP_Hello_SYSBIOS 基于SYBIOS的OpenMP测试OpenMP_Matrix-Vector_Multiplication 基于OpenMP的矩阵-向量乘法OpenMP_RGB2Gray 基于OpenMP的RGB24图像转灰度MultiCore_IPC_MessageQ MessageQ模块通讯测试MultiCore_IPC_Notify Notifyn模块通信测试
MultiCore_IPC_SharedRegion SharedRegion模块通信测试MultiCore_IPC_Image_Canny 边缘检测
表15
基于广州创龙编写的RTSC组件的例程
例程功能RTSC_Fan 对散热风扇转速进行控制
RTSC_FFT_Real 快速傅里叶变换/逆变换
RTSC_UART0_POLL UART0串口查询收发
RTSC_UART1_POLL UART1串口查询收发
RTSC_I2C_TempSensor IIC总线温度传感器测试
RTSC_SysMin SysMin组件的输出调试演示RTSC_SysStd SysStd组件的输出调试演示RTSC_LoggerBuf 日志输出到缓冲区的演示例程RTSC_LoggerStd 实时输出日志信息的演示例程RTSC_Benchmark 测量代码性能方法
RTSC_UART0_INTRRUPT UART0串口中断收发
RTSC_LED LED测试
RTSC_KEY 按键测试
附录D What Every Computer Scientist Should Know About Floating-Point Arithmetic 注 – 本附录是对论文《What Every Computer Scientist Should Know About Floating- Point Arithmetic》（作者：David Goldberg，发表于 1991 年 3 月号的《Computing Surveys》）进行编辑之后的重印版本。版权所有 1991，Association for Computing Machinery, Inc.，经许可重印。 D.1摘要 许多人认为浮点运算是一个深奥的主题。这相当令人吃惊，因为浮点在计算机系统中是普 遍存在的。几乎每种语言都有浮点数据类型；从 PC 到超级计算机都有浮点加速器；多 数编译器可随时进行编译浮点算法；而且实际上，每种操作系统都必须对浮点异常（如 溢出）作出响应。本文将为您提供一个教程，涉及的方面包含对计算机系统设计人员产生 直接影响的浮点运算信息。它首先介绍有关浮点表示和舍入误差的背景知识，然后讨论 IEEE 浮点标准，最后列举了许多示例来说明计算机生成器如何更好地支持浮点。 类别和主题描述符：（主要）C.0 [计算机系统组织]：概论—指令集设计；D.3.4 [程 序设计语言]：处理器—编译器，优化；G.1.0 [数值分析]：概论—计算机运算，错 误分析，数值算法（次要） D.2.1 [软件工程]：要求/规范—语言；D.3.4 程序设计语言]：正式定义和理论— 语义；D.4.1 操作系统]：进程管理—同步。 一般术语：算法，设计，语言 其他关键字/词：非规格化数值，异常，浮点，浮点标准，渐进下溢，保护数位，NaN， 溢出，相对误差、舍入误差，舍入模式，ulp，下溢。 D-1
定点与浮点运算DSP 的比较 DSP数字信号处理器是一种特别适合于进行数字信号处理的微处理器，主要用于实时快速地实现各种数字信号处理算法。定点运算DSP 在应用中已取得了极大的成功，而且仍然是DSP 应用的主体。然而，随着对DSP 处理速度与精度、存储器容量、编程的灵活性和方便性要求的不断提高、自80 年代中后期以来，各DSP 生产厂家陆续推出了各自的32bit浮点运算DSP。 和定点运算DSP 相比，浮点运算DSP 具有许多优越性：浮点运算DSP 比定点运算DSP 的动态范围要大很多。 定点DSP 的字长每增加1bit,动态范围扩大6dB。16bit 字长的动态范围为96dB。程序员必须时刻关注溢出的发生。例如，在作图像处理时，图像作旋转、移动等，就很容易产生溢出。这时，要么不断地移位定标，要么作截尾。前者要耗费大量的程序空间和执行时间，后者则很快带来图像质量的劣化。总之，是使整个系统的性能下降。在处理低信噪比信号的场合，例如进行语音识别、雷达和声纳信号处理时，也会发生类似的问题。 32bit 浮点运算DSP 的动态范围可以作到1536dB，这不仅大大扩大了动态范围，提高了运算精度，还大大节省了运算时间和存储空间，因为大大减少了定标，移位和溢出检查。 由于浮点DSP 的浮点运算用硬件来实现，可以在单周期内完成，因而其处理速度大大高于定点DSP。这一优点在实现高精度复杂算法时尤为突出，为复杂算法的实时处理提供了保证。 32bit 浮点DSP 的总线宽度较定点DSP 宽得多，因而寻址空间也要大得多。这一方面为大型复杂算法提供了可能、因为省的DSP 目标子程序已使用到几十MB 存储器或更多；另一方面也为高级语言编译器、DSP 操作系统等高级工具软件的应用提供了条件。 DSP 的进一步发展，必然是多处理器的应用。新型的浮点DSP 已开始在通信口的设置和强化、资源共享等方面有所响应。 TMS320C6000家族为高性能DSP，包括： TMS320C62X定点DSP系列、TMS320C64X定点DSP系列、TMS320C67X定点DSP系列。 TMS320C62X系列 工作频率：150-300MHz，运行速度：1200-2400MIPS，内部2个乘法器、6个算术逻辑单元，超长指令字（VLIW）结构，大容量的片内存储器和大范围的寻址能力，4个DMA接口，2个多通道缓存串口，2个32位片内外设。 TMS320C64X系列 工作频率：400-600MHz，运行速度：3200-4800MIPS，具有特殊功能的指令集。 TMS320C67X系列，为高性能浮点DSP 工作频率：100-225MHz，运行速度：600-1350MIPS，具有4个浮点/定点算术逻辑单元，2个定点算术逻辑单元，2个浮点/定点乘法器。
浮点数的表示和基本运算 1 浮点数的表示 通常，我们可以用下面的格式来表示浮点数 S P M 其中S是符号位，P是阶码，M是尾数 对于IBM-PC而言，单精度浮点数是32位（即4字节）的，双精度浮点数是64位（即8字节）的。两者的S，P，M所占的位数以及表示方法由下表可知 S P M表示公式偏移量 1823(-1)S*2(P-127)*1.M127 11152(-1)S*2(P-1023)*1.M1023 以单精度浮点数为例，可以得到其二进制的表示格式如下 S(第31位)P(30位到 23位) M(22位到 0位) 其中S是符号位，只有0和1，分别表示正负；P是阶码，通常使用移码表示（移码和补码只有符号位相反，其余都一样。对于正数而言，原码，反码和补码都一样；对于负数而言，补码就是其绝对值的原码全部取反，然后加1.） 为了简单起见，本文都只讨论单精度浮点数，双精度浮点数也是用一样的方式存储和表示的。 2 浮点数的表示约定 单精度浮点数和双精度浮点数都是用IEEE754标准定义的，其中有一些特殊约定。 （1） 当P = 0, M = 0时，表示0。 （2） 当P = 255, M = 0时，表示无穷大，用符号位来确定是正无穷大还是负无穷大。
（3） 当P = 255, M != 0时，表示NaN（Not a Number，不是一个数）。 当我们使用.Net Framework的时候，我们通常会用到下面三个常量 Console.WriteLine(float.MaxValue); // 3.402823E+38 Console.WriteLine(float.MinValue); //-3.402823E+38 Console.WriteLine(float.Epsilon); // 1.401298E-45 //如果我们把它们转换成双精度类型，它们的值如下 Console.WriteLine(Convert.ToDouble(float.MaxValue)); // 3.40282346638529E+38 Console.WriteLine(Convert.ToDouble(float.MinValue)); //-3.40282346638529E+38 Console.WriteLine(Convert.ToDouble(float.Epsilon)); // 1.40129846432482E-45 那么这些值是如何求出来的呢？ 根据上面的约定，我们可以知道阶码P的最大值是11111110（这个值是254，因为255用于特殊的约定，那么对于可以精确表示的数来说，254就是最大的阶码了）。尾数的最大值是11111111111111111111111。 那么这个最大值就是：0 11111110 11111111111111111111111。 也就是 2(254-127) * (1.11111111111111111111111)2 = 2127 * (1+1-2-23) = 3.40282346638529E+38 从上面的双精度表示可以看出，两者是一致的。最小的数自然就是- 3.40282346638529E+38。 对于最接近于0的数，根据IEEE754的约定，为了扩大对0值附近数据的表示能力，取阶码P = -126，尾数 M = (0.00000000000000000000001)2 。此时该数的二进制表示为：0 00000000 00000000000000000000001 也就是2-126 * 2-23 = 2-149 = 1.40129846432482E-45。这个数字和上面的Epsilon 是一致的。 如果我们要精确表示最接近于0的数字，它应该是 0 00000001 00000000000000000000000 也就是：2-126 * (1+0) = 1.17549435082229E-38。 3 浮点数的精度问题 浮点数以有限的32bit长度来反映无限的实数集合，因此大多数情况下都是一个近似值。同时，对于浮点数的运算还同时伴有误差扩散现象。特定精度下看似
DSP中的浮点小数与定点小数 在DSP世界中，由于DSP芯片的限制,经常使用定点小数运算。所谓定点小数，实际上就是用整数来进行小数运算。下面先介绍定点小数的一些理论知识，然后以C语言为例，介绍一下定点小数运算的方法。在TI C5000 DSP系列中使用16比特为最小的储存单位，所以我们就用16比特的整数来进行定点小数运算。 先从整数开始，16比特的储存单位最多可以表示0x0000到0xffff，65536种状态，如果它表示C语言中的无符号整数的话，就是从0到65535。如果需要表示负数的话，那么最高位就是符号位，而剩下的15位可以表示32768种状态。这里可以看出，对于计算机或者DSP芯片来说，符号并没有什么特殊的储存方式，其实是和数字一起储存的。为了使得无论是无符号数还是符号数，都可以使用同样的加法减法规则，符号数中的负数用正数的补码表示。 我们都知道-1 + 1 =0，而0x0001表示1，那么-1用什么来表示才能使得-1 + 1 =0呢？答案很简单：0xffff。现在就可以打开Windows的计算器，用16进制计算一下0xffff+0x0001，结果是0x10000。那么0x10000和0x0000等价麽，我们刚才说过用16比特来表达整数，最高位的1是第17位，这一位是溢出位，在运算寄存器中没有储存这一位，所以结果是低16位，也就是0x0000。现在我们知道负数的表达方式了。举个例子：-100。首先我们需要知道100的16进制，用计算器转换一下，可以知道是0x0064，那么-100就是0x10000 - 0x0064，用计算器算一下得0xff9c。还有一种简单的转换符号的方法，就是取反加一：把数x写成二进制格式，每位0变1，1变0，最后把结果加1 就是-x了。 好，复习了整数的相关知识之后，我们进入定点小数运算环节。所谓定点小数，就是小数点的位置是固定的。我们是要用整数来表示定点小数，由于小数点的位置是固定的，所以就没有必要储存它（如果储存了小数点的位置，那就是浮点数了）。既然没有储存小数点的位置，那么计算机当然就不知道小数点的位置，所以这个小数点的位置是我们写程序的人自己需要牢记的。 先以10进制为例。如果我们能够计算12+34=46的话，当然也就能够计算1.2+3.4 或者0.12+0.34了。所以定点小数的加减法和整数的相同，并且和小数点的位置无关。乘法就不同了。12*34=408，而1.2*3.4=4.08。这里1.2的小数点在第1位之前，而4.08的小数点在第2位之前，小数点发生了移动。所以在做乘法的时候，需要对小数点的位置进行调整？！可是既然我们是做定点小数运算，那就说小数点的位置不能动！！怎么解决这个矛盾呢，那就是舍弃最低位。也就说 1.2*3.4=4.1，这样我们就得到正确的定点运算的结果了。所以在做定点小数运算的时候不仅需要牢记小数点的位置，还需要记住表达定点小数的有效位数。上面这个例子中，有效位数为2，小数点之后有一位。 现在进入二进制。我们的定点小数用16位二进制表达，最高位是符号位，那么有效位就是15位。小数点之后可以有0 - 15位。我们把小数点之后有n位叫做Qn，例如小数点之后有12位叫做Q12格式的定点小数，而Q0就是我们所说的整数。 Q12的正数的最大值是0 111.111111111111，第一个0是符号位，后面的数都是1，那么这个数是十进制的多少呢，很好运算，就是0x7fff / 2^12 =
在计算机系统的发展过程中，曾经提出过多种方法表达实数，典型的比如定点数。在定点数表达方式中，小数点位置固定，而计算机字长有限，所以定点数无法表达很大和很小的实数。最终，计算机科学发展出了表达范围更大的表达方式——浮点数，浮点数也是对实数的一种近似表达。 1.浮点数表达方式 我们知道任何一个R 进制数N 均可用下面的形式表示：N R =±S ×R ±e 其中，S—尾数，代表N 的有效数字； R—基值，通常取2、8、16；e—阶码，代表N 的小数点的实际位置(相当于数学中的指数)。 比如一个十进制数的浮点表达1.2345×102，其中1.2345为尾数，10为基数，2为阶码。一个二进制数的浮点表达0.001001×25，0.001001为尾数，2为基数，5为阶码；同时0.001001×25也可以表示成0.100100×23，0.100100为尾数，2为基数，3为阶码。浮点数就是利用阶码e 的变化达到浮动小数点的效果，从而灵活地表达更大范围的实数。 2.浮点数的规格化 一个数用浮点表示时，存在两个问题：一是如何尽可能多得保留有效数字；二是如何保证浮点表示的唯一。 对于数0.001001×25，可以表示成0.100100×23、0.00001001×27等等，所以对于同一个数，浮点有多种表示(也就是不能唯一表示)。另外，如果规定尾数的位数为6位，则0.00001001×27会丢掉有效数字，变成0.000010×27。因此在计算机中，浮点数通常采用规格化表示方法。 当浮点数的基数R 为2，即采用二进制数时，规格化尾数的定义为：1/2<=|S|<1。若尾数采用原码(1位符号位+n 位数值)表示，[S]原=S f S 1S 2S 3…S n (S f 为符号位的数符)，则满足S 1=1的数称为规格化数。即当尾数的最高有效位S 1=1，[S]原=S f 1S 2S 3…S n ,表示该浮点数为规格化数。对0.001001×25进行规格化后，表示为0.100100×23。 3.浮点数的表示范围 求浮点数的表示范围，实质是求浮点数所能表示的最小负数、最大负数、最小正数和最大正数。
定点dsp与浮点dsp的比较 DSP数字信号处理器是一种特别适合于进行数字信号处理的微处理器，主要用于实时快速地实现各种数字信号处理算法 定点运算DSP数字信号处理器在应用中已取得了极大的成功，而且仍然是D SP应用的主体。然而，随着对DSP处理速度与精度、存储器容量、编程的灵活性和方便性要求的不断提高、自80年代中后期以来，各DSP生产厂家陆续推出了各自的32bit浮点运算DSP。 定点DSP指令集 定点DSP指令集是按两个目标来设计的： ·使处理器能够在每个指令周期内完成多个操作，从而提高每个指令周期的计算效率。 ·将存贮DSP程序的存储器空间减到最小（由于存储器对整个系统的成本影响甚大，该问题在对成本敏感的DSP应用中尤为重要）。 和定点运算DSP相比，浮点运算DSP具有许多优越性： 浮点运算DSP比定点运算DSP的动态范围要大很多。定点DSP的字长每增加1bit,动态范围扩大6dB。16bit字长的动态范围为96dB。程序员必须时刻关注溢出的发生。例如，在作图像处理时，图像作旋转、移动等，就很容易产生溢出。这时，要么不断地移位定标，要么作截尾。前者要耗费大量的程序空间和执行时间，后者则很快带来图像质量的劣化。总之，是使整个系统的性能下降。在处理低信噪比信号的场合，例如进行语音识别、雷达和声纳信号处理时，也会发生类似的问题。而32bit浮点运算DSP的动态范围可以作到1536dB，这不仅大大扩大了动态范围，提高了运算精度，还大大节省了运算时间和存储空间，因为大大减少了定标，移位和溢出检查。 由于浮点DSP的浮点运算用硬件来实现，可以在单周期内完成，因而其处理速度大大高于定点DSP。这一优点在实现高精度复杂算法时尤为突出，为复杂算法的实时处理提供了保证。 32bit浮点DSP的总线宽度较定点DSP宽得多，因而寻址空间也要大得多。这一方面为大型复杂算法提供了可能、因为省的DSP目标子程序已使用到几十MB存储器或更多；另一方面也为高级语言编译器、DSP操作系统等高级工具软件的应用提供了条件。 DSP的进一步发展，必然是多处理器的应用。新型的浮点DSP已开始在通信口的设置和强化、资源共享等方面有所响应 ====================================================== TI科学家谈浮点DSP未来发展 自十多年前浮点数字信号处理器(DSP)诞生以来，便为实时信号处理提供了算术上更为先进的备选方案。不过，定点器件至今仍是业界的主流--当然低成本是主要原因。定点DSP每器件产品的价格很低，这对大规模大众市场应用而言是相当重要的优势。 相比较而言，浮点DSP能够实现更快速而简便的开发，因此对开发成本比单位制造成本重要的小规模应用而言，更是最佳的选择。
浮点 DSP 运算效率不高 问题： 该问题由某客户提出，发生在STM32F407IGT6器件上。据其工程师讲述：由于在其产品中，需要使用STM32进行大量的浮点数以及浮点DSP运算，所以针对STM32的浮点数运算能力及 DSP 运算能力做了相关的测试，但测试结果不理想。STM32F407 在144MHz 主频下，对于表（一）程序的运算耗时为：9105uS。没有体现出硬件浮点运算应有的运算能力。 调研： 使用 Keil MDK4.21 创建工程对表（一）的程序进行测试。在工程设置中，选择支持浮点运算指令。将编译器的优化等级设置为 LEVEL1，然后编译运行。通过示波器测量主程序在调用该函数之前和在该函数返回之后在 I/O 管脚上所发出的脉冲之间的时间差，来判断 STM32 运行该函数所花费的时间。
1. 当 STM32 的主频为 168MHz，使用 SRAM2 存贮变量的条件下，测得时间消耗为：7840uS。修改工程设置，将内存的使用由 SRAM2 转成 CCM，重新编译、下载、运行，测得时间消耗为：7840uS。 2. 修改工程设置，将优化等级由 LEVEL1 换成 LEVEL3。为了避免编译器把整个测试函数优化掉，修改该函数如表（二）。重新编译、下载、运行，测得时间消耗为：7660uS。 3. 修改程序代码，将序函数 sin()和 cos()分别替换成 ARM DSP library 中的arm_sin_f32()和arm_cos_f32()，如表（三）所示。重新编译、下载、运行，测得时间消耗为：748uS。 4. 修改代码，将计算中所用到的小数常量，表示成单精度，如表（四）所示。重新编译、下载、运行，测得时间消耗为：130uS。
设两个浮点数X=Mx※2Ex Y=My※2Ey 实现X±Y要用如下5步完成： ①对阶操作：小阶向大阶看齐 ②进行尾数加减运算 ③规格化处理：尾数进行运算的结果必须变成规格化的浮点数，对于双符号位的补码尾数来说，就必须是001×××…×× 或110×××…××的形式, 若不符合上述形式要进行左规或右规处理。 ④舍入操作：在执行对阶或右规操作时常用“0”舍“1”入法将右移出去的尾数数值进行舍入，以确保精度。 ⑤判结果的正确性：即阶码是否溢出 若阶码下溢（移码表示是00…0），要置结果为机器0； 若阶码上溢（超过了阶码表示的最大值）置溢出标志。 例题：假定X=0 .0110011*211，Y=0.1101101*2-10（此处的数均为二进制）?? 计算X+Y；解：[X]浮：0 1010 1100110 [Y]浮：0 0110 1101101 符号位阶码尾数 第一步：求阶差：│ΔE│=|1010-0110|=0100 第二步：对阶：Y的阶码小，Y的尾数右移4位 [Y]浮变为0 1010 0000110 1101暂时保存 第三步：尾数相加，采用双符号位的补码运算 00 1100110 +00 0000110 00 1101100 第四步：规格化：满足规格化要求 第五步：舍入处理，采用0舍1入法处理 故最终运算结果的浮点数格式为：0 1010 1101101， 即X+Y=+0. 1101101*210
①阶码运算：阶码求和（乘法）或阶码求差（除法） 即[Ex+Ey]移= [Ex]移+ [Ey]补 [Ex－Ey]移= [Ex]移+ [－Ey]补 ②浮点数的尾数处理：浮点数中尾数乘除法运算结果要进行舍入处理 例题：X=0 .0110011*211，Y=0.1101101*2-10 求X※Y 解：[X]浮：0 1 010 ******* [Y]浮：0 0 110 1101101 第一步：阶码相加 [Ex+Ey]移=[Ex]移+[Ey]补=1 010+1 110=1 000 1 000为移码表示的0 第二步：原码尾数相乘的结果为： 0 10101101101110 第三步：规格化处理：已满足规格化要求，不需左规，尾数不变，阶码不变。第四步：舍入处理：按舍入规则，加1进行修正 所以X※Y= 0.1010111※2+000
第7章D S P定点数和浮点数（重要） 本期教程主要跟大家讲解一下定点数和浮点数的基础知识，了解这些基础知识对于后面学习ARM官方的DSP库大有裨益。特别是初学的一定要理解这些基础知识。 7.1 定点数和浮点数概念 7.2 IEEE浮点数 7.3 定点数运算 7.4总结 7.1定点数和浮点数概念 如果小数点的位置事先已有约定，不再改变，此类数称为“定点数”。相比之下，如果小数点的位置可变，则称为“浮点数”（定点数的本质是小数，整数只是其表现形式）。 7.1.1定点数 常用的定点数有两种表示形式：如果小数点位置约定在最低数值位的后面，则该数只能是定点整数；如果小数点位置约定在最高数值位的前面，则该数只能是定点小数。 7.1.2浮点数 在计算机系统的发展过程中，曾经提出过多种方法表达实数。典型的比如相对于浮点数的定点数（Fixed Point Number）。在这种表达方式中，小数点固定的位于实数所有数字中间的某个位置。货币的表达就可以使用这种方式，比如 99.00 或者 00.99 可以用于表达具有四位精度（Precision），小数点后有两位的货币值。由于小数点位置固定，所以可以直接用四位数值来表达相应的数值。SQL 中的 NUMBER 数据类型就是利用定点数来定义的。还有一种提议的表达方式为有理数表达方式，即用两个整数的比值来表达实数。 定点数表达法的缺点在于其形式过于僵硬，固定的小数点位置决定了固定位数的整数部分和小数部分，不利于同时表达特别大的数或者特别小的数。最终，绝大多数现代的计算机系统采纳了所谓的浮点数表达方式。这种表达方式利用科学计数法来表达实数，即用一个尾数（Mantissa ），一个基数（Base），一个指数（Exponent）以及一个表示正负的符号来表达实数。比如 123.45 用十进制科学计数法可以表达为 1.2345 × 102，其中 1.2345 为尾数，10 为基数，2 为指数。浮点数利用指数达到了浮动小数点的效果，从而可以灵活地表达更大范围的实数。 提示: 尾数有时也称为有效数字（Significand）。尾数实际上是有效数字的非正式说法。
2.3.4二进制转10进制及10进制转为二进制 【例2-3-4】 把二进制110.11转换成十进制数，及十进制转为二进制。 解： （110.11）2 =1×22＋1×21＋1×20＋1×2-1＋1×2-2 ＝4＋2＋0＋0.5＋0.25＝（6.75）10 把十进制转换为二进制 解： 2 6 0 2 3 1 1 1 所以实数部分为110 0.75×（2×2-1）＝0.75×2×2-1 ＝1×2-1＋0.5×2-1 ＝1×2-1＋1×2-2 所以结果为：（110.11）2 2.3.5 浮点数在计算机中存储形式 当前主流微机中广泛采用的IEEE754标准浮点格式。 按IEEE754标准，常用的浮点数（32位短实数）的格式如图2-3所示。
IEEE754标准浮点格式 N=2e.M （M为浮点尾数，为纯小数，e为浮点数的指数（阶码））尾数部分决定了浮点数的精度，阶码决定了表示范围32为浮点数（IEEE754标准格式0—22为尾数M，23-30为阶码E，31为符号位S），阶码用移码表示。阶码E=指数真值e+127 规格化真值x=(-1)^S*(1.M)*2^(E-127) 将(82.25)10 转换成短浮点数格式。 1）先将(82.25)10 转换成二进制数 (82.25)10 =(1010010.01)2 2）规格化二进制数(1010010.01)2 1010010.01=1.01001001×2 6 尾数M=01001001 3）计算移码表示的阶码=偏置值+阶码真值： E=127+6=133=10000101 4）以短浮点数格式存储该数 因此：符号位=0 S=0表示该数为正数 阶码=10000101 由3）可得 尾数=01001001000000000000000 由2）可得；尾数为23位， 不足在后面添15位0 所以，短浮点数代码为： 0；10000101；01001001000000000000000 表示为十六进制代码为：42A48000H
;/* =============================================================== =============*/ ;/* Copyright (C 2004 YINXING TECHNOLOGY CO., LTD */ ;/* All Rights Reserved. */ ;/* ----------------------------------------------------------------------------*/ ;/* =============================================================== =============*/ ;--------------------------------------------------------------- ; ; USER Program Demo ! ; It Start At 0x1800,and interrupt vector don't changed, ; At 200h ! ; ; Please Don't modify PMST ! ; ; Some data put in 080h DP=1 ; SP may use system stack,so user needn't setup SP ! ; ;------------------------------------------------------------------ .title "for test user program ... " .mmregs .global _c_int00 .ref fs_start,errno op1valh .set 4140h ;floating point number 12.0 op1vall .set 0000h
Altera 28-nm FPGA浮点DSP设计流程和性能的独立分析 作者：Berkeley设计技术有限公司员工 2012年10月
目录 1.引言 (3) 2.实现 (6) 3.设计流程和工具链 (13) 4.性能结果 (17) 5.结论 (21) 6.参考 (22) 1.引言 两个浮点设计实例 数字芯片技术的进步使得复数算法能够在常用的嵌入式计算应用中实现，而这以前只限于研究环境。例如，线性代数多年以来(特别是用于解具有大量联立线性方程的系统)主要用在研究环境中，这种环境能够提供大量的计算资源，但通常不需要进行实时计算。解大规模系统需要矩阵求逆或者某些矩阵分解算法。这些方法不但需要进行大量的计算，而且，如果没有足够的动态范围，还有可能出现数值不稳定问题。因此，只有在浮点器件中才有可能高效精确的实现这类算法。 Altera最近在DSP Builder高级模块库工具链中引入了浮点功能，以简化在Altera FPGA 上的浮点DSP算法实现，此功能与传统的FPGA设计方法相比提高了浮点设计的性能和效率。BDTI在以前的一篇白皮书[1]中分析并评估了Altera Quartus II软件v11.0工具链单通道浮点Cholesky求解器实现实例的性能和效率，针对40-nm Stratix IV和Arria IV FPGA进行了综合。 在本文中，我们评估Altera使用新版Quartus II软件v12.0工具链方法的效率，以及Altera 28-nm Stratix V和Arria V FPGA的性能。针对这一评估，BDTI的重点是使用两类分解方法来解大规模联立线性方程：多通道Cholesky矩阵分解以及使用Gram-Schmidt过程的QR分解。这些分解结合了前向和后向代换，在一组联立线性方程Ax =B中，解出矢量x。 矩阵分解用在很多高级军用雷达应用中，例如，空时自适应处理(即，STAP)，以及数字通信中的各类估算问题等。QR分解常用于普通m乘n矩阵A中，而Cholesky分解以其计算 阵首选算法。这些分解方法的计算量非常大，需要很高的数据精度，因此，必须使用浮点计算。此外，本文中研究的这两个例子在其核心算法中使用矢量点乘和嵌套循环算法，很多涉及到线性代数和有限冲击响应(FIR)滤波器的数字信号处理应用都使用了这些算法。 在本文所介绍的例子中，采用这两种方法解一组联立复数线性方程，并得出其结果。第4部分介绍了使用QR求解器，Altera Stratix V FPGA能够以运行速率为203 MHz完成每秒315次400×400矩阵分解计算，浮点运算是每秒162×109次(GFLOPS)。 本文评估的这两个设计实例是其DSP Builder软件v12.0工具链的一部分，也可以通过floatingpoint@https://www.doczj.com/doc/719562012.html,申请获得。 浮点设计流程 传统上，FPGA并不是要求较高的浮点应用的平台选择。FPGA供应商虽然提供了浮点基本库，但是，FPGA在浮点应用中的性能表现非常有限。由于浮点算子很深的流水线特性以及较宽的算法结构，产生了较大的数据通路延时和布线拥塞，因此，传统的浮点
C语言和C#语言中，对于浮点类型的数据采用单精度类型（float）和双精度类型(double)来存储，float数据占用32bit,double数据占用64bit,我们在声明一个变量float f= 2.25f的时候，是如何分配内存的呢？如果胡乱分配，那世界岂不是乱套了么，其实不论是float还是double在存储方式上都是遵从IEEE 的规范的，float遵从的是IEEE R32.24 ,而double 遵从的是R64.53。 无论是单精度还是双精度在存储中都分为三个部分： 1.符号位(Sign) : 0代表正，1代表为负 2.指数位（Exponent）:用于存储科学计数法中的指数数据，并且采用移 位存储 3.尾数部分（Mantissa）：尾数部分 其中float的存储方式如下图所示： 而双精度的存储方式为: R32.24和R64.53的存储方式都是用科学计数法来存储数据的，比如8.25 用十进制的科学计数法表示就为:8.25*,而120.5可以表示 为:1.205*,这些小学的知识就不用多说了吧。而我们傻蛋计算机根本不认 识十进制的数据，他只认识0，1，所以在计算机存储中，首先要将上面的数更改为二进制的科学计数法表示，8.25用二进制表示可表示为1000.01,我靠，不会连这都不会转换吧?那我估计要没辙了。120.5用二进制表示为：1110110.1用二进制的科学计数法表示1000.01可以表示为
1.0001*,1110110.1可以表示为1.1101101*,任何一个数都的科学计 数法表示都为1.xxx*,尾数部分就可以表示为xxxx,第一位都是1嘛，干嘛还要表示呀？可以将小数点前面的1省略，所以23bit的尾数部分，可以表示的精度却变成了24bit，道理就是在这里，那24bit能精确到小数点后几位呢，我们知道9的二进制表示为1001，所以4bit能精确十进制中的1位小数点，24bit就能使float能精确到小数点后6位，而对于指数部分，因为指数可正可负，8位的指数位能表示的指数范围就应该为:-127-128了，所以指数部分的存储采用移位存储，存储的数据为元数据+127，下面就看看8.25和120.5在内存中真正的存储方式。 首先看下8.25，用二进制的科学计数法表示为:1.00001* 按照上面的存储方式，符号位为:0，表示为正，指数位为:3+127=130 ,位数部分为,故8.25的存储方式如下图所示: 而单精度浮点数120.5的存储方式如下图所示:
1 前言 DSP结构可以分为定点和浮点型两种。其中,定点型DSP可以实现整数、小数和特定的指数运算,它具有运算速度快、占用资源少、成本低等特点;灵活地使用定点型DSP进行浮点运算能够提高运算的效率。目前对定点DSP结构支持下的浮点需求也在不断增长,主要原因是:实现算法的代码往往是采用C/C++编写,如果其中有标准型的浮点数据处理,又必须采用定点DSP器件,那么就需要将浮点算法转换成定点格式进行运算。同时,定点DSP结构下的浮点运算有很强的可行性,因为C语言和汇编语言分别具有可移植性强和运算效率高的特点,因此在定点DSP中结合C语言和汇编语言的混合编程技术将大大提高编程的灵活度,以及运算速度。 大多数DSP的开发工具只是在C语言的基础上支持标准的浮点运算,而定点DSP硬件一般都是面向定点的运算,不支持标准的浮点运算,缺乏硬件的支持极大地限制了浮点的应用,因而标准的浮点运算在实际定点DSP应用中并不多见。C5509是一款16位定点DSP。在本文中,对C5509输入FTSK信号,用C语言和汇编语言混合编程的方式对输入浮点型的FTSK信号进行相关运算,并输出浮点运算结果。这里叶变换(FFT是一种高效实现离散傅里叶变换(DFT的快速算法,是数字信号处理中最为重要的工具之一,它在声学,语音,电信和信号处理等领域有着广泛的应用。 2 方案设计 2.1 方案的提出 DSP (数字信号处理器与一般的微处理器相比有很大的区别,它所特有的系 统结构、指令集合、数据流程方式为解决复杂的数字信号处理问题提供了便利,本文选用TMS320C54X 作为DSP 处理芯片,通过对其编程来实现FFT 的浮点DSP 实现。DSP 应用系统设计的一般流程如下图所示:
一种高性能浮点DSP芯片TMS320C6713及其最小系统的设计 TMS320C6713是美国德州仪器公司(TI)继TMS320C62X系列定点DSP芯片后开发的一种32 bit新型浮点DSP芯片,该芯片的内部结构在TMS320C62X基础上改进，具有如下革命性的特点： (1)处理速度快，工作主频最高可达到300 MHz，峰值运算能力为2 400 MIPS/1 800 MFLOPS； (2)硬件支持IEEE格式的32 bit单精度与64 bit双精度浮点操作； (3)集成了32×32 bit的乘法器，其结果可为32 bit或64 bit； (4)TMS320C62X指令无需任何改变即可在TMS320C6713上运行。 1结构特点 TMS320C6713是TI新推出的高速浮点DSP，工作主频200 MHz，其单指令执行周期仅5 ns；具有强大的定点浮点运算能力，运算速度可达1 600 MIPS/1 200 MFLOPS。与TMS320其他系列DSPs相比，C6000系列DSPs最主要的特点是在体系结构上采用了VelociTI超长指令字VLIW(Very long Instruction Word)结构，VLIW体系结构中，是由一个超长的机器指令字来驱动内部的多个功能单元的（这也是VLIW名字的由来）。每个指令字包含多个字段（指令），字段之间相互独立，各自控制一个功能单元，因此可以单周期发射多条指令，实现很高的指令级并行效率。C6000的VLIW采用了类RISC指令集，使用大统一的寄存器堆，结构规整，具有潜在的易编程性和良好的编译性能，在科学应用领域可以发挥良好的性能。 TMS320C6713是一种支持浮点运算的DSP芯片，是德州仪器公司设计的用于高端处理的长指令、多功能的DSP芯片。其内部结构功能模块如图1所示，它主要包括中央处理器CPU、片内存储器和片内集成外设3部分。 1.1 CPU内核的功能单元 TMS320C6713的CPU是最新采用VelociTI体系结构的DSP芯片。VelociTI是高性能、先进的VLIW结构，多个功能单元并行工作，共享公用的大型寄存器组，同时执行的各种
STM32-F4属于Cortex-M4构架，与M0、M3的最大不同就是有硬件浮点运算FPU，数学计算速度相比普通cpu运算快上几十倍。想要使用FPU首先包含#include “arm_math.h”，还有在keil的target选项中勾选use single precision。 1.1 简单的FPU运算性能测试 测试条件是开启一个100ms定时器，定时串口打印计算次数，优化级别是0，main函数中运行的代码如下： float a=1.1,b=1.2,c=1.3,d=1.4; 1、FPU运算474566次，CPU运算64688次，除法速度快了7.3倍多。 c = b / d; 2、FPU运算722169次，CPU运算244271次，乘法运算快了3倍。FPU的乘法运算比除法运算快1.5倍。 c = b * d; 3、FPU运算19398次，CPU运算19628次，FPU的双精度除法运算没有优势，比单精度运算慢了24.5倍 c = b / 1.4; 4、FPU运算503321次，CPU运算65450次，单精度常数和变量的运算差不多，单精度常数的除法快6%左右，这根编译器的关系比较大。 c = b / 1.4f; 5、FPU运算519073次，跟下面比较说明整形常数和单精度常数的除法运算速度几乎一样。
c = b / 3; 6、FPU运算519057次 c = b / 3.0f; 7、FPU运算263643次 c = arm_cos_f32(1.3f); 8、FPU运算3949次，说明IT给的DSP库运算速度还是很给力的，速度快了67倍 c = cos(1.3f); 1.2 代码设置 旧版本的keil设置如下，但是发现我使用的keil5包含的新固件库已经不需要这一步了。 如果没有启动FPU而使用数学函数运算时，CPU执行时认为遇到非法指令而跳转到HardFault_Handler()中断函数中死循环。因此，需要在系统初始化时开启FPU。在system_stm32f4xx.c中的SystemInit()函数中添加如下代码： /* FPU settings ------------------------------------------------------------*/ #if (__FPU_PRESENT == 1) && (__FPU_USED == 1) SCB->CPACR |= ((3UL << 10*2)|(3UL << 11*2)); /* set CP10 and CP11 Full Access */ #endif 当__FPU_PRESENT=1且__FPU_USED=1时，编译时就加入了启动FPU的代码，CPU也就能正确高效的使用FPU进行简单的加减乘除。需要使用固件库自带的arm_math.h而非编译器自带的math.h，这个文件根据编译控制项（__FPU_USED ==1）来决定是使用哪一种函数方法：如果没有使用FPU，那就调用keil的标准math.h头文件中定义的函数；如果使用了FPU，那就是用固件库自带的优化函数来解决问题。
1开发板简介 基于TI KeyStone C66x多核定点/浮点DSP TMS320C665x，单核TMS320C6655和双核TMS320C6657管脚pin to pin兼容，同等频率下具有四倍于C64x+器件的乘累加能力； 主频1.0/1.25GHz，单核可高达40GMACS和20GFLOPS，包含2个Viterbi协处理器和1个Turbo协处理解码器，每核心32KByte L1P、32KByte L1D、1MByte L2，1MByte多核共享内存，8192个多用途硬件队列，支持DMA传输； 可免装风扇，以最低的功率级别和成本提供最高的性能； 支持PCIe、SRIO、HyperLink、uPP、EMIF16、千兆网口等多种高速接口，同时支持I2C、SPI、UART、McBSP等常见接口； 连接稳定可靠，80mm*58mm，体积极小的C66x核心板，采用工业级高速B2B连接器，关键大数据接口使用高速连接器，保证信号完整性； 提供丰富的开发例程，入门简单，支持裸机和SYS/BIOS操作系统。 图1 开发板正面图 图2 开发板侧面图1
图3 开发板侧面图2 图4 开发板侧面图3 图5 开发板侧面图4 TL665x-EasyEVM是一款基于广州创龙TI KeyStone C66x多核定点/浮点TMS320C665x 核心板SOM-TL665x设计的高端DSP开发板，底板采用沉金无铅工艺的4层板设计，它为用户提供了SOM-TL665x核心板的测试平台，用于快速评估SOM-TL665x核心板的整体性能。 SOM-TL665x引出CPU全部资源信号引脚，二次开发极其容易，客户只需要专注上层运用，降低了开发难度和时间成本，让产品快速上市，及时抢占市场先机。 不仅提供丰富的Demo程序，还提供DSP核间通信开发教程，全面的技术支持，协助客户进行底板设计和调试以及多核软件开发。 2典型运用领域 ?数据采集处理显示系统Telecom Tower：远端射频单元(RRU) ?X 射线：行李扫描仪 ?专业音频混合器 ?军用和航空电子成像 ?军用：军需品和目标应用 ?军用：雷达/声纳 ?军用：雷达/电子战
计算机组成与结构 之 浮点数的加减法运算 学生组所在学院：燕山大学信息学院 学生组所在班级：2014级计算机1 班 学生组姓名：陈朝俊张海傅晓欣曲佳彤
地址：中国河北省秦皇岛市河北大街438号邮编：066004 电话： 传真： 网址：
浮点数加减法运算简介 大型计算机和高档微型机中，浮点加减法运算是由硬件完成的。低档的微型机浮点加减法运算是由软件完成的，但不论用硬件实现还是软件实现，基本原理是一致的。 浮点加减法运算要经过对阶、尾数加减运算、结果规格化、舍入处理、溢出判断五步操作。其中尾数运算与定点加减法运算相同，而对阶、规格化、舍入和溢出判断，则是浮点加减法运算和定点加减法运算不同的操作之处。 在补码浮点运算中，阶码与尾数可以都用补码表示。在硬件实现的运算中，阶码和数符常采用双符号位。 浮点数的表示形式 浮点数的表示形式(假设以2为底)： N=M·2E 其中，M为浮点数的尾数，一般为绝对值小于1的规格化二进制小数，用原码或补码形式表示；E为浮点数的阶码，一般是用移码或补码表示的整数。 阶码的底除了2以外，还有用8或16表示的，这里暂且只以2为底进行讨论。
浮点数加减法运算的步骤 设两浮点数X、Y进行加减运算，其中：X=M X·2EX，Y=M Y·2EY 一般由以下五个步骤完成：
规 格 化 浮 点 数 加 减 运 算 流 程 一、对阶 1.对阶是指将两个进行运算的浮点数的阶码对齐的操作。对阶的目
的是为了使两个浮点数的尾数能够进行加减运算。因为，当进行MX·2EX 与MY·2EY加减运算时，只有使两浮点数的指数值部分相同，才能将相同的指数值作为公因数提出来，然后进行尾数的加减运算。 2.对阶的具体方法是：首先求出两浮点数阶码的差，即ΔE＝Ex-Ey，将小阶码加上ΔE，使之与大阶码相等，同时将小阶码对应的浮点数的尾数右移ΔE位，以保证该浮点数的值不变。 3.几点注意： （1）对阶的原则是小阶对大阶，因为若大阶对小阶，则尾数的数值部分的高位需移出，而小阶对大阶移出的是尾数的数值部分的低位，这样损失的精度更小。 （2）若ΔE＝0，说明两浮点数的阶码已相同，无需再做对阶操作。（3）尾数右移时，对原码表示的尾数，符号位不参加移位，尾数数值部分的高位补0；对补码表示的尾数，符号位参加右移，并保持原符号位不变。 （4）由于尾数右移时是将最低位移出，会损失一定的精度，为减少误差，可先保留若干移出的位，供以后舍入处理用。 二、尾数的加减运算