当前位置：文档之家 › 第2章MCS-51单片机芯片的结构及原理

第2章MCS-51单片机芯片的结构及原理

  • 格式：pptx
  • 大小：1.46 MB
  • 文档页数：171

下载文档原格式

  / 171

合集下载

单片机原理 第2章 MCS-51单片机体系结构

单片机原理 第2章 MCS-51单片机体系结构
8051单片机的内RAM共有128个单元，应用最为灵活，用于 存放变量的值、运算结果和标志位等信息。按其用途可分为三个 区域。
2.4.2 MCS-51单片机数据存储器
2.4.2 MCS-51单片机数据存储器
1. 工作寄存器区
字节地址为00H~1FH的32个单元是4组通用工作寄存器区，每组占用8个 字节，都标记为R0~R7。在某一时刻，CPU只能使用其中的一组工作寄存 器，工作寄存器的选择由程序状态字寄存器PSW中RS1、RS0两位来确定 ，如表2-3所示。
2. 数据总线DB 数据总线宽度为8位（D0~D7），由P0提供。
3. 控制总线CB 控制总线由P3口的第二功能状态和4根独立控制线RESET、 和ALE组成。
2.3 MCS-51单片机的中央处理器
• 8051系列单片机的中央处理器CPU是单片机 的指挥中心和执行机构，它的作用是产生合适的 时序，读入和分析每条指令代码，根据每条指令 代码的功能要求，指挥并控制单片机的有关部件 和器件，具体执行指定的操作。
2.2.3 并行I/O引脚
3. P2口
P2口，为准双向I/O口，具有内部上拉电阻。一共8位，有P2.0～P2.7共8 条引脚。当8051系列单片机扩展外部存储器及I/O接口芯片时，P2口作为 地址总线（高8位），和P0输出的低8位地址一起构成16位地址，可以寻址 64KB的地址空间。
P2口位结构图如图2-3 （c）所示，它比P1口多了 一个转换控制部分，当P2 与P0配合作为“地址/数据总 线”方式下的高8位数据线 （A8~A15）时，CPU将写 控制信号“1”使MUX切换到 右边，在“地址/数据总线” 方式下，无论P2口剩余多 少地址线，均不能被用于 普通I/O操作。
（2）控制引脚—— 、

第二讲 第2章 MCS-51单片微型计算机结构

第二讲 第2章 MCS-51单片微型计算机结构

S1
S2
S3
读下一个操作 码（丢弃） P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P S1 S2 S3 S4 S5 S6 S1 （a） 单字节，单周期指令 例：MOV A R1
读操作码 读操作码 读第二字节
2
P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P2 P1 P S1 S2 S3 S4 S5 S6 S1 （b） 双字节，单周期指令 例：ADD A dir 读操作码
MCS-51单片机的结构原理
一、计算机的经典组成 计算机的经典结构见 图1.1 所示。这种结 构是由计算机的开 拓者——数学家约 翰· 诺依曼最先提 冯· 出的，所以就称之 为冯· 诺依曼计算机 体系结构，也叫普 林斯顿结构。
图 1.1 计算机经典结构
二、 MCS-51单片机的基本组成
(一) 8051单片机的结构
﹡IP B8H ﹡IE A8H TMOD ﹡TCON TL0 TH0 TL1 TH1 PCON ﹡SCON 寄存器 SBUF
IP.7～IP.0 BFH～B8H 中断优先控制器 IE.7～IE.0 AFH～A8H 中断允许控制器 89H 定时器方式选择 88H TCON.7～TCON.0 8FH～88H 定时控制寄存器 8AH 定时器T0低8位 8CH 定时器T0高8位 8BH 定时器T1低8位 8DH 定时器T1高8位 87H 电源控制及波特率选择 98H SCON.7～SCON.0 9FH～98H 串行口控制 99H 串行口数据缓冲器
F0H E0H D0H B8H B0H A8H A0H 98H 90H 88H 80H
特 殊 功 能 寄 存 器 中 位 寻 址
FFFFH 外部 RAM

第二章--MCS-51单片机的结构

第二章--MCS-51单片机的结构

基 本 组 成
5)布尔处理器 MCS-51的CPU是8位微处理器，它还具有1位微处理器的 功能。布尔处理器具有较强的布尔变量处理能力，以位 (bit)为单位进行运算和操作。它以进位标志(Cy)作为累 加位，以内部RAM中所有可位寻址的位作为操作位或存储 位，以P0～P3的各位作为I/O位，同时布尔处理器也有自 己的指令系统。
FFFFH 片外ROM 1000H 0FFFH 0FFFFH
片外RAM或 I/O口
片内ROM
EA =1
片外ROM
EA =0
0000H
0000H
基 本 组 成
图2-2 8051存储器配置图
从用户使用的角度看，8051存储空间分为三类：片内、 片外统一编址0000H～0FFFFH的64KB的程序存储器地址 空间；256字节数据存储器地址空间，地址从00H～0FFH； 64KB片外数据存储器或I/O口地址空间，地址也从 0000H～0FFFFH。上述三个空间地址是重叠的，即程序 存储器中片内外低4KB地址重叠，数据存储器与程序存储 器64KB地址全部重叠，虽然地址重叠，但由于采用了不 同的操作指令及控制信号EA、PSEN的选择，因此不会发生 混乱。
基 本 组 成
在任一时刻，CPU只能使用其中的一组寄存器，并且 把正在使用的那组寄存器称为当前寄存器组。当前寄存器 组由程序状态寄存器PSW中RS1、RS0位的状态组合决定。 非当前寄存器组可作为一般的数据缓冲器使用。
基 本 组 成
图2-3 8051内部数据寄存器配置图
位寻址区(20H～2FH) 内部RAM的20H～2FH单元为位寻址区 ，这16个单元 (共计128位)的每一位都有一个8位表示的位地址，位寻址 范围为00H～7FH。位寻址区的每一个单元既可作为一般 RAM单元使用，进行字节操作，也可以对单元中的每一 位进行位操作。

第2章MCS--51系列单片机的结构及原理

第2章MCS--51系列单片机的结构及原理
（3）软件标志FO（PSW.5）：这是可由用户定义的一个 状态标志，可由用户置位或复位。F1的定义与F0相同。
（4）工作寄存器组选择位RS1、RS0（PSW.4，
PSW.3）： RS1、RS0与工作寄存器组的对应关系
如下：
RS1 RS0 工作寄存器组 片内RAM地址
00
第0组
00H～07H
01
第1组
指令执行后，A=D1H最高位无进位，故Ｃ=0；低半字节有进位，AC=1； OV=0 1=1，发生溢出；A中1的个数为偶数，故P=0。
CPU时序
一．振荡器
CPU执行指令的一系列动作是在时序电路的控制下一拍一拍进行的。 其节拍信号由振荡器产生，MCS--51系列单片机的内部有一个高增益的反 相放大器。外接晶体后可构成自激振荡器产生节拍信号，接法见图2-1, 也可使用片外振荡器，采用不同工艺制造的单片机芯片接法不同：
RST/VPO：双功能引脚，在单片机工作期间， 当此引脚上出现连接2个机器周期的高电平时可 实现复位操作，详见2.4节。
在Vcc掉电期间，若该引脚接备用电源 （+5v），可向片内RAM供电，以保存片内RAM中 的信息。
2.2 MCS—51系列单片机的微处理器与CPU时序
运算器由算逻运算单元ALU、累加器A、B寄存器、暂存器1、 暂存器2、及程序状态字PSW构成。程序状态字PSW是1个8位 的专用寄存器，用于存放程序运行中的各种状态信息，可 进行位寻址，
P
图2—3 程序状态字各位的含义
（1）进位标志C（PSW.7）；很多算术逻辑运算指令执行 后都会影响进位标志C。例如加减运算，若运算结果有进 位或借位，则C=1，若无，则C=0。可用专门的指令或硬件 将C置位或清零，在进行位操作时，C又起着位累加器的作 用，类似于累加器A。

MCS-51系列单片机的结构及原理

MCS-51系列单片机的结构及原理

阻。P1口可驱动4个LSTTL门电路。
第2章 MCS-51系列单片机的结构及原理
图2-4 P1口的位结构图
第2章 MCS-51系列单片机的结构及原理
(2) P1口其他功能。
P1口在EPROM编程和验证程序时输入低8位地址；在 8032/8052系列中P1.0和P1.1是多功能的，P1.0可作定时器/计数 器2的外部计数触发输入端T2，P1.1可作定时器/计数器2的外部 控制输入端T2EX。 3) P2口——准双向口 P2口(P2.0～P2.7，21～28脚)的位结构如图2-5所示，引脚 上拉电阻同P1口。在结构上，P2口比P1口多一个输出控制部分。
第2章 MCS-51系列单片机的结构及原理
图2-3 P0口的位结构图来自第2章 MCS-51系列单片机的结构及原理
(1) P0口作地址/数据复用总线使用。
若从P0口输出地址或数据信息，此时控制端应为高电平， 转换开关MUX将反相器输出端与输出级场效应管V2接通，同 时与门开锁，内部总线上的地址或数据信号通过与门去驱动V1 管，又通过反相器去驱动V2管，这时内部总线上的地址或数据 信号就传送到P0口的引脚上。例如，若地址/数据为0时，该信 号一方面通过与门使V1截止，另一方面，在控制信号作用下， 该信号经反相器使V2导通，从而在引脚上输出0信号；反之， 若地址/数据为1时，将会使V1导通，V2截止，引脚输出1信号。 工作时低8位地址与数据线分时使用P0口。低8位地址由ALE信 号的负跳变使它锁存到外部地址锁存器中，而高8位地址由P2
第2章 MCS-51系列单片机的结构及原理
4个并行I/O端口作为通用I/O口使用时，共有写端口、读端
口和读引脚三种操作方式。写端口实际上就是输出数据，是将 累加器A或其他寄存器中的数据传送到端口锁存器中，然后经 输出锁存器自动从端口引脚线上输出。读端口不是真正地从外 部输入数据，而是将端口锁存器中的输出数据读到CPU的累加 器。读引脚才是真正的输入外部数据的操作，是从端口引脚线 上读入外部的输入数据。端口的上述三种操作实际上是通过指 令或程序来实现的，这些将在以后的章节中详细介绍。

第2章 MCS-51单片机

第2章 MCS-51单片机

（4）可寻址外部程序存储器和数据存储器，各64KB；
（5）两个16位定时器／计数器； （6）32位可编程并行I／O口； （7）一个可编程全双工串行I／O口； （8）二十多个特殊功能寄存器； （9）5个中断源，两个优先级嵌套中断结构。
2. 微处理器 8051微处理器的组成如下所示：
累 加 器 ACC（ Accumulator） 程 序 状 态 字 寄 存 器 PSW（ Program Status Word） 运算器 暂存寄存器 CPU 寄存器B 指 令 寄 存 器 IR 控制器 指 令 译 码 器 ID 程 序 计 数 器 PC
(2)位寻址区
内部RAM的0x20～0x2F为位寻址区，这16个字节的每
一位都对应一个8位地址，位地址范围为0x00～0x7F。该区 域可按字节读写，也可按位读写，位地址从0x20单元最低位 开始，共有16×8位，即128个位地址。 如果系统需要位操作，最好保留0x20～0x2F单元的部分
或全部，作为位存储区，以支持位处理操作。位寻址区的每
一位都可以直接进行位操作。通常把各种程序状态标志位控 制变量，设在位寻址区内，同时，位寻址区的RAM单元也 可以作一般的数据缓冲器使用。RAM寻址区位地址映象如 表2-5所示。
位 寻 址 区 地 址 映 象
(3)缓冲器区
内部RAM的0x30～0x7F的地址区，可作为数据缓冲器 使用，存放数据，由于该区有丰富的操作指令，使用十分 方便。 2.外部数据存储器 在51系列中，允许用户扩展外部数据存储器和I/O接口， 用户可以通过P0、P2口最多扩展连接64K个外部单元（每
片机系统。
MCS-51的典型产品是8051、8031、8751。8051是ROM型单片 机，内部有 4KB 掩膜 ROM ； 8031 无片内 ROM ， 8751 片内有

单片机-第二章MCS51单片机结构及原理


OC门
频率低于 12MHz
外时钟方式电路图
MCS-51 CPU时序
一、机器周期、状态、相位
· 一个机器周期包括6个S 状态S1～S6，每个S状态
分为2 (拍)个振荡周期（相位P1，相位P2）。 · 1个机器周期＝ 6个S状态＝12 (拍)个振荡周期 · 采用主频为 12MHz 振荡源，每个机器周期为1µ S
定时元件采用由石英晶体和电容组成并联谐振 电路。晶体和电容尽可能靠近单片机芯片。
振荡频率 1.2MHz~12MHz
19
电容通常 选择为 30PF 左右
XTAL1
C1 C2
晶 振
单 片 机
XTAL2
18
内时钟方式电路图
⑵ 控制信号 名称 功
PSEN
能
片外取指信号（片外程序存储器读）输出端 低电平有效。通过P0口读回指令或常数。
一、51单片机的管脚功能 1、按功能分类 I/O口线 控制口线 电 时 源 钟 P0 、 P1 、 P2 、 P3 共32条
PSEN、ALE、EA/VPP、RESET 共4条
Vcc、 Vss
共2条
XTAL1、 XTAL2 共2条
2、管脚的功能
（1）电源与时钟 Vcc：接+5V电源端 Vss：接地端 XTAL1：片内振荡电路输入端 XTAL2：片内振荡电路输出端 内时钟方式 时钟电路： 外时钟方式 在XTAL1、XTAL2上外接定时 内时钟方式： 元件，使其形成自激振荡器。
定时元件采用由石英晶体和电容组成并联谐振 电路。晶体和电容尽可能靠近单片机芯片。
振荡频率 1.2MHz~12MHz
19
电容通常 选择为 30PF 左右
XTAL1
C1 C2

第2章 MCS-51单片机的硬件结构

CPU访问片外存储器时，模拟开关打向右边。P2 口上送出PC高8位地址或DPTR高8位地址信息。再不作 I/O口使用。
(2)通用I/O接口功能
P2口作准双向口使用，与P1口相同，也有输入、 输出、端口操作三种工作方式。
3.P2口负载能力
4个LSTTL负载，输出电流≥ 400uA
三、P3口
1. P3口1位结构原理图如图所示
P 奇偶标志
A中1的个数若为奇数P=1,否则P=0
例如：MOV A, #7FH ADD A, #4FH 0111,1111B + 0100,1111B 1100,0110B
结果:(A)=C6H, C=0,AC=1,OV=1,P=0
2.控制器 3.片内存储器
4.4个I/O接口
5.串行接口
6.定时/计数器
先片内、后片外，片内片外连续，二者 一般不作重叠。 EA＝0，只访问片外程序存储器 EA＝1，先访问片内程序存储器。当PC >0FFFH（51子系统）或PC>1FFFH(52子系统) ，再去访问片外程序存储器。
存储器编址图如下图所示
0000H
片内ROM /EA=1 0FFFH 0FFFH 1000H 片外ROM 0000H 片外ROM /EA=0 00H 7FH 80H FFH 片外RAM 片内RAM 0000H
有5个中断源
11.111条指令，含乘、除法，有很强
的位处理能力 12.片内采用单总线结构，单一＋5V
电源
52系列主要有8032、8052两种机型。 与51系列不同在于：片内数据存储器增 至256个字节，3个16位定时/计数器，6 个中断源。
二、内部结构
MCS-51系列单片机的内部结构如 下图所示：
1 2 . . .

第二章 MCS-51系列单片机结构与工作

• （1）地址总线（AB）：地址总线为16位，可寻址范围为 216=64KB。16位地址总线由并口P0经地址锁存器提供低8位地址 （A0至A7）；并口P2直接提供高8位地址（A8至A15）。由于P0口 还要作数据总线，只能分时用作低8位地址线，所以P0输出的低8位 地址必须用锁存器锁存。锁存器的锁存控制信号为ALE输出信号。P2 口具有输出锁存功能，所以不需外加锁存器。 • （2）数据总线（DB）：数据总线为8位，由并口P0提供，用于单片 机与外部存储器和I/O设备之间传送数据。P0口为三态双向口，可以 进行双方向的数据传送。 • （3）控制总线（CB）：由并口P3的第二功能状态和4根独立控制线 RESET、EA、ALE、PSEN组成。
2.3.1运算器 2.3.1运算器
• 4．程序状态字寄存器PSW • 程序状态字寄存器PSW是8位寄存器，用来存储当前指令执行后的状 态，便于程序查询和判别。程序状态字寄存器各位的定义如表2-2。
• （1）进位标志位C：又名CY，在加法和减法运算时， 表示运算结果 最高位的进位或借位情况。
2.3.1运算器 2.3.1运算器
2.2.1 MCS-51系列单片机的引脚与功能 MCS-51系列单片机的引脚与功能
• （8）XTAL2（18脚）：片内振荡电路反向放大器的输出端，采用外 部时钟时该引脚为振荡信号的输入端。 • （9）P0口：P0.0～P0.7依次为第39～32脚，P0口除了可以作普通 的双向I/O口使用外，也可以在访问外部存储器时用作低8位地址线和 数据总线。 • （10）P1口：P1.0～P1.7依次为第1～8脚，P1口是带内部上拉电 阻的双向I/O口，向P1口写入“1” 时，P1口被内部上拉为高电平， 可用作输入口。当作为输出脚时，被外部拉低的P1口会因为内部上拉 电阻的存在而输出电流。

第2章 MCS-51单片机的结构和原理


2.1 MCS-51系列单片机的结构 系列单片机的结构
2.1 MCS-51系列单片机的结构 系列单片机的结构
• MCS-51系列单片机的性能如下表
2.1 MCS-51系列单片机的结构 系列单片机的结构
• 2.1.2 MCS-51单片机的内部结构 单片机的内部结构（见下图） 单片机的内部结构
2.1 MCS-51系列单片机的结构 系列单片机的结构
2.3 8051存储器的配置 存储器的配置
• 保留单元和中断矢量地址
2.3 8051存储器的配置 存储器的配置 2.3.2 数据存储器的地址空间 片外RAM 一、片外 最大范围：0000H~FFFFH，64KB；用指 令MOVX访问. 片内RAM 二、片内 最大范围：00H~FFH，256B；用指令 MOV访问. 分为两部分：低128B（00~7FH）为真正的 RAM区， 高128B（80~FFH）为特殊功能寄存器（SFR） 区。见下页图2-5。
2.6 输入 输出端口结构 输入/输出端口结构
2.6.4 P0口 口
1、组成与工作原理 、 2、特点 、 （1）总线口，分时 分时 输出低8位地址和传 输出低 位地址和传 送数据； 送数据 （MOVX、 MOVC、取指） (2)其I/O口为准双向 准双向 口，总线口为双向 双向 口； （3）对读—修改 读 修改 修改— 写指令为读锁存器; （4）负载能力强
2.3 8051存储器的配置 存储器的配置
2、高128B RAM----特殊功能寄存器（SFR） 、 特殊功能寄存器（ ） 特殊功能寄存器 8051在高128B中，只有21个SFR，离散地分 布在80H~FFH中（见表2-6）。只能够直接访问。
2.3 8051存储器的配置 存储器的配置
• 专用寄存器区(SFR)
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

的数据存储器地址空间，片内128 B的特殊功能寄存器
(SFR)。在访问这3个不同的逻辑空间的时候，应选用不 同形式的指令(例如：MOV、MOVC、MOVX)。如图 2-4所示为MCS-51系列单片机存储器的分配图。
第2章 MCS-51单片机芯片的结构及原理
图2-4 MCS-51单片机系统的存储器结构和存储器空间分布
电压。
(3) ALE/ PROG (30脚)：地址锁存允许信号输出引脚/ 编程脉冲输入引脚。 (4) PSEN (29脚)：外部程序存储器读选通控制信号。
第2章 MCS-51单片机芯片的结构及原理
4) 输入/输出口线 (1) P0口(32～39脚)：8位漏极开路型双向并行I/O口。 (2) P1口(1～8脚)：8位具有内部上拉电阻的准双向 I/O口。 (3) P2口(21～28脚)：8位具有内部上拉电阻的准双
第2章 MCS-51单片机芯片的结构及原理 算术/逻辑单元(ALU)由加法器和相应的控制器逻辑电
路组成。其功能强大，既可以实现8位数据的加、减、乘、 除算术运算和与、或、异或、循环、求补等逻辑运算，同 时还具有位处理功能。运算的结果送入累加器A，同时影 响标志位寄存器的状态。
累加器A是一个特殊的寄存器。用于向ALU提供操作
部振荡器时，引脚作为外部振荡信号的输入端。
3) 控制线
EA PROG
第2章 MCS-51单片机芯片的结构及原理
(1) RST/VPD(9脚)：复位信号输入引脚/备用电源输入 引脚。
(2)
EA
/VPP(31脚)：片内外程序存储器选择引脚/片内
EPROM(FlashROM)变成电压输入引脚。 对片内EPROM编程时，此引脚(作VPP)接入21 V编程
算结果、暂存数据和数据缓存。因此，同上所说的内部数
据寄存器一般是指前128 B单元，简称内部RAM。
第2章 MCS-51单片机芯片的结构及原理 内部程序寄存器包括ROM(4 KB × 8)和程序地址
寄存器等。MCS-51单片机共有4 KB ROM，用于存放 程序和原始数据。因此称之为程序寄存器，简称片内 ROM。其地址范围为0000H～07FFH。 3) 定时器/计数器
数和存放运算的结果。在运算时将一个操作数经暂存寄存 器送至ALU，与另一个来自暂存寄存器的操作数在ALU中 进行运算，运算后的结果又送入累加器A中。
第2章 MCS-51单片机芯片的结构及原理
同一般微型机一样，MCS-51单片机在结构上也 以累加器A为中心，大部分指令的执行都要通过累加 器A进行。 寄存器B在乘、除运算时用来存放一个操作数，
机和其他数据设备之间的串行数据的传送。它既可作为
全双工异步通信收发器使用，也可作为同步移位器使用。 6) 中断控制系统
MCS-51单片机共有5个中断源，即2个外部中断，2
个定时/计数中断，1个串行中断。其中中断优先权分为 高级和低级两个中断优先级。
第2章 MCS-51单片机芯片的结构及原理
5) 串行口 MCS-51单片机有一个全双工的串行口，以实现单片
第2章 MCS-51单片机芯片的结构及原理
图2-2 MCS-51单片机的内部结构框图
第2章 MCS-51单片机芯片的结构及原理
1) 中央处理器(CPU) MCS-51单片机的核心部分是中央处理器，简称CPU。CPU
是单片机的核心，完成运算和控制操作。它由运算器和控制
器两大部分组成。 (1) 运算器。MCS-51单片机的运算器用来完成算术运算、 逻辑运算及进行位操作(布尔处理)。它由算术/逻辑单元 (ALU)、累加器A、寄存器B、暂存寄存器、程序状态字寄 存器PSW等组成。
制逻辑电路等部分组成。
第2章 MCS-51单片机芯片的结构及原理 程序计数器PC是16位的计数器。它总是存放下一
条要读取的指令所在存储单元的16位地址。即CPU总是 把PC的内容作为地址，按该地址从内存中读取指令。 因此，每当取完一个字节后，PC的内容自动加1，为取 下一个字节做好准备。只有在执行转移指令、子程序调
也用来存放运算后的一部分结果，还可以作为通用
的寄存器使用。 暂存寄存器用来暂时存放数据总线和其他寄存 器送来的操作数。它作为ALU的数据输入源，向 ALU提供操作数。
第2章 MCS-51单片机芯片的结构及原理 程序状态字寄存器PSW是状态标志寄存器，它用来
保存ALU运算结果的特征(如运算结果是否为0等)和处理 状态。这些特征和状态可以作为控制程序转移的条件， 供程序判别和查询。 (2) 控制器。控制器同一般微处理器的控制器一样， 是用来统一控制和协调计算机进行工作的部件。它由程 序计数器PC、指令寄存器IR、指令译码器ID和定时及控
第2章 MCS-51单片机芯片的结构及原理
2) 存储器 MCS-51单片机的存储器在物理上设计成程序存储器
和数据存储器两个独立的空间。
内部数据存储器包括RAM(128 B × 8)和RAM地址寄 存器等。实际上MCS-51单片机应共有256 B RAM单元， 但其中后128个单元被特殊功能寄存器占用(80H～FFH)， 供用户使用的只有前128 B单元(00H～7FH)，用于存放运
128 B的数据存储器(可外部扩展至64 KB)； 特殊功能寄存器SFP。
第2章 MCS-51单片机芯片的结构及原理
3) I/O口和其他功能单元
这部分包括：
4个并行I/O口；
2个16位定时器/计数器；
1个全双工异步串行口；
中断系统(含5个中断源，2个优先级)。
第2章 MCS-51单片机芯片的结构及原理
第2章 MCS-51单片机芯片的结构及原理
2.1.2 MCS-51 单片机引脚分布及功能 采用HMOS制造工艺制造的MCS-51单片机，都采 用40引脚双列直插式封装。而采用CHMOS制造工艺的 80C51/80C31，除采用40引脚双列直插式封装外，还采 用方形的封装方式。图2-3为采用双列直插式封装的 MCS-51系列单片机80C51引脚排列和逻辑符号。
P3.4(T0)：定时器/计数器0外部事件计数输入端。
P3.5(T1)：定时器/计数器1外部事件计数输入端。
P3.6( WR )：外部数据存储器写选通信号，低电平
有效。
P3.7(
有效。
RD
)：外部数据存储器读选通信号，低电平
第2章 MCS-51单片机芯片的结构及原理
2.2 MCS-51单片机的存储器
理功能，对位进行置位、复位、求反以及逻辑运算。
第2章 MCS-51单片机芯片的结构及原理 9) 总线
上述各部分都是通过总线连接的，构成一个完整的
单片机系统。系统的地址信号、数据信号和控制信号都
是通过总线传送的，减少单片机的连线和引脚，提高了
集成度和可靠性。
从上述内容可以看出，虽然MCS-51单片机只是一个 芯片，但实际上它已是一个简单的微型计算机系统。
第2章 MCS-51单片机芯片的结构及原理
第2章 MCS-51单片机芯片的结构及原理
2.1 MCS-51单片机基本结构与封装
2.2 MCS-51单片机的存储器
2.3 MCS-51单片机I/O口电路 2.4 MCS-51单片机的时钟电路与工作时序 2.5 MCS-51单片机工作方式 2.6 其他单片机的对照描述 本章小结 练习与思考题
第2章 MCS-51单片机芯片的结构及原理
2.2.1 MCS-51单片机的程序存储器 程序存储器用于存放调试好的应用程序和表格常数。 MCS-51单片机采用16位的程序计数器PC和16位的地址总 线，使64 KB的程序存储器空间连续、统一。 对于内部有ROM的单片机(如80C51/87C51)，在正常
第2章 MCS-51单片机芯片的结构及原理
图2-3 80C51单片机引脚图
第2章 MCS-51单片机芯片的结构及原理
引脚功能说明如下： 1) 电源引脚 VCC(40脚)：接+5 V。 VSS(20脚)：接地。 2) 时钟信号引脚
XTAL1(19脚)：晶体振荡器接入的一个引脚。采用外部
振荡器时，引脚接地。 XTAL2(18脚)：晶体振荡器接入的另一个引脚。采用外
向I/O口。
(4) P3口(10～17脚)：8位具有内部上拉电阻的准双 向I/O口，每一位又具有如下的特殊功能(或称第二功能)：
P3.0(RXD)：串行输入端。
P3.1(TXD)：串行输出端。
第2章 MCS-51单片机芯片的结构及原理ቤተ መጻሕፍቲ ባይዱ
P3.2( INT0 )：外部中断0输入端，低电平有效。 P3.3( INT1 )：外部中断1输入端，低电平有效。
第2章 MCS-51单片机芯片的结构及原理
图2-1 MCS-51单片机系统结构框图
第2章 MCS-51单片机芯片的结构及原理
MCS-51单片机主要由以下几部分组成。 1) CPU系统 CPU系统包括： 8位CPU，含布尔代数处理器； 时钟电路；
总线控制逻辑。
2) 存储系统 存储系统包括：
4 KB的程序存储器(可外部扩展至64 KB)；
第2章 MCS-51单片机芯片的结构及原理
2.1 MCS-51单片机基本结构与封装
2.1.1 MCS-51单片机的基本结构与内部结构 1. MCS-51单片机基本结构 微型计算机基本结构都是由运算器、控制器、存储器、
输入设备以及输出设备共5个基本部分组成。单片机与微
型计算机的基本结构非常相似，所不同的是单片机将运算 器、控制器、少量的存储器、最基本的输入/输出口电路、 串行口电路、中断和定时电路等集成在一个芯片上。以 MCS-51为例，单片机系统结构如图2-1所示。
机和其他数据设备之间的串行数据的传送。它既可作为全
双工异步通信收发器使用，也可作为同步移位器使用。
6) 中断控制系统
MCS-51单片机共有5个中断源，即2个外部中断，2个