DSP 第八章片内外设2

格式：ppt
大小：1.05 MB
文档页数：61

下载文档原格式

dsp片内外设

第六章：片内外设 ——可编程定时器初始化定时器：
(1) 将TCR中的TSS位置1，停止定时器。
(2。
(4) 重新启动定时器。TSS位为0，TRB位为l, 以重载定时器周期值，使能定时器。
使能定时器中断(假定INTM=1)： (1) 将IFR中的TINT位置1，清除尚未处理完(挂起)的定时器中断。 (2) 将IMR中的TINT位置l，使能定时器中断。 (3) 可以将ST1中的INTM位清0，使能全局中断。
控制扩展寄存器(BSPCE)控制，其各位的定义如表6-5所示。
第六章：片内外设 ——串行口缓冲工作模式的操作过程
其功能主要由自动缓冲单元ABU来完成
• 自动缓冲单元(ABU)可独立于CPU自动完成控制串行口与固定缓冲内存区中的数据交换。它包括
地址发送寄存器(AXR)
块长度发送寄存器(BKX) 地址接收寄存器(ARR) 块长度接收寄存器(BKR) 串行口控制寄存器(BSPCE) • 当发送或接收缓冲区的一半或全部满或空时，ABU才产生CPU 的中断，避免了CPU直接介入每一次传输带来的资源消耗。
• ABU利用独立于CPU的专用总线，让串行口直接读/写C54x内部存储器。这样可以使串行口处理事务的开销最省，并能达到较快的数据率。 • BSP有两种工作方式：非缓冲方式和自动缓冲方式。
• ABU具有自身的循环寻址寄存器组，每个都与地址产生单元相关。发送和接收缓冲存储器位于一个指定的C54x DSP内部存储器的2K字块中。该块可作为通用的存储器，但却是唯一的自动缓冲能使用的存储块。
第六章：片内外设 ——可编程定时器 CounterSet .set 100 PERIOD .set 49999 .asg AR1,Counter ；定义计数次数；定义计数周期；AR1做计数指针，重新命名以便识别 STM #CounterSet,Counter ；设计数器初值 STM #0000000000010000B,TCR ；停止计数器 STM #PERIOD,TIM ；给TIM设定初值49999 STM #PERIOD,PRD ；PRD与TIM一样 STM #0000011001101001B,TCR；开始定时器 STM #0008H,IMR ；开TIME0的中断 RSBX INTM ；开总中断 NOP B End

DSP-第9讲-片上外设资料

定时器控制寄存器(TCR)：包含定时器的控制和状态位。
§9.3.1 定时器寄存器—续
定时器号定时器0
定时器1 (仅C5402有)
定时器的寄存器
定时器地址
寄存器
0024h
TIM
0025h
PRD
0026h
TCR
0030h
TIM1
0031h
PRD1
0032h
TCR1
描述定时器寄存器定时器周期寄存器定时器控制寄存器定时器1寄存器定时器1周期寄存器定时器1控制寄存器
C54x DSP有两种类型的PLL ：硬件可配置的；软件可编程的
NC(不连接)
外部时钟信号
VDD
输出
晶体振荡器
NC GND
§9.4.2 硬件可配置的PLL
硬件配置的PLL：就是通过配置C54x的3个引脚CLKMD1、 CLKMD2和CLKMD3的状态，来选定时钟方式。
模式选择引脚
时钟模式
CLKMD1 CLKMD2 CLKMD3
§9.4时钟发生器
§9.4.1 时钟发生器的硬件连接
时钟发生器可以采用两种方法实现：
(1)使用具有内部振荡电路的晶体振荡器（必须配置CLKMD引脚以使能内部振荡器）
(2)使用外部时钟（可以采用封装好的晶体振荡器，此时内部振荡器无效）
C54x DSP的时钟发生器包括一个内部振荡器和一个锁相环(PLL)
选项1
0
0
0
使用外部时钟源，PLL×3
选项2 使用外部时钟源，PLL×5
1
1
0
使用外部时钟源，PLL×2 使用外部时钟源，PLL×4
1
0
0
使用内部振荡器，PLL×3 使用内部振荡器，PLL×5

第4章 DSP片内外设

SCIRXD
XINT1 CAP1/QEP1 CAP2/QEP2
IOPA1
IOPA2 IOPA3 IOPA4
5
6 7 8
MCRA.5
MCRA.6 MCRA.7 MCRA.8
CAP3
PWM1 PWM2 PWM3
IOPA5
IOPA6 IOPA7 IOPB0
9
10 11 12
MCRA.9
MCRA.10 MCRA.11 MCRA.12
• 端口A数据和方向控制寄存器（PADATDIR）-地址7098h
D15 D14 D13 D12 A4DIR D11 A3DIR D10 A2DIR D9 A1DIR D8 A0DIR A7DIR A6DIR A5DIR
RW_0 RW_0 D7 D6
IOPA7 RW_* IOPA6 RW_*
RW_0 D5
引脚功能选择特殊功能（MXRB.n=1） W/R BIO SPISIMO SPISOMI SPICLK SPISTE CANTX CANRX XINT2/ADCSOC EMU0 EMU1 TCK TDI TDO TMS TMS2 通用I/O功能（MXRB.n=0） IOPC0 IOPC1 IOPC2 IOPC3 IOPC4 IOPC5 IOPC6 IOPC7 IOPD0 保留位保留位保留位保留位保留位保留位保留位
IOPA5 RW_*
RW_0 D4
IOPA4 RW_*
RW_0 D3
IOPA3
RW_0 D2
IOPA2 RW_*
RW_0 D1
RW_*
RW_0 D0
RW_*
IOPA1 IOPA0
RW_*
注：R=读；W=写；_0后为复位值；_*=复位后的值和相应引脚的状态有关。

C54x DSP片内外设

Copyright © 2003 Texas Instruments. All rights reserved.
HPI接口框图
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
HPI的外部接口为8位的总线，通过两个连续的8位字节组合在一起形成一个16位字，HPI就可以为C54x DSP提供16位的数。当主机使用HPI寄存器执行一个数据传输时， HPI控制逻辑自动执行对一个专用2K字的HPI内部的双访问RAM的访问，以完成数据处理。 C54x DSP然后可以在它的存储器空间访问读写数据。HPI RAM也可以用作通用目标双访问数据或程序RAM。 HPI具有两种工作模式： ☆ 共用访问模式（SAM）——此模式，主机和C54x DSP 都能访问HPI存储器。异步的主机访问可以在HPI内部重新得到同步。 ☆ 仅仅主机访问模式（HOM）——此模式，只有主机可以访问HPI， C54x DSP 处于复位状态或者处于IDLE2空闲状态。
CLKMD各位定义续
Copyright © 2003 Texas Instruments. All rights reserved.
PLL乘法系数
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
C54x DSP 片内都有一个标准主机接口（ HPI ）。HPI 是一个8位并行口，用来与主设备或主处理器与C54x DSP 的接口。信息在C54x DSP 和主机间通过C54x DSP 存储器进行交换，主机和C54x DSP 均可以访问存储器。主机是HPI的主控者， HPI作为一个外设与主机相连接，使主机的访问操作很容易。主机通过以下单元与HPI通信：专用地址和数据寄存器、 HPI控制寄存器以及使用外部数据和接口控制信号。主机和C54x DSP 都可以访问HPI控制寄存器。下面给出HPI的接口框图：

《DSP片内外设》课件

DSP片内外设功能
时钟与定时器
功能：提供精确的时钟信号和定时功能应用：用于控制DSP片内外设的运行和操作特点：高精度、低功耗、可编程工作模式：单次触发、循环触发、连续触发等
中断控制器
功能：处理来自片内外设的中断请求
结构：包括中断源、中断控制器、中断服务程序工作原理：中断源产生中断请求，中断控制器接收并处理，最后由中断服务程序执行应用：广泛应用于实时控制系统、通信系统等领域
存储器类型：随机存取存储器（RAM）和只读存储器（ROM）存储器大小：根据DSP芯片的型号和规格而定存储器访问速度：直接影响DSP芯片的处理速度存储器映射：将物理地址空间映射到逻辑地址空间，便于访问和操作
输入输出接口
输入接口：用于接收外部信号，是DSP与外部设备进行数据传输的通道输出接口：用于将DSP处理后的信号输出到外部设备，实现控制或数据传输功能接口类型：并行接口、串行接口、GPIO接口等
DSP片内外设应用实例
数字音频处理应用实例
数字音频处理：将模拟音频信号转换为数字信号进行处理
应用实例：音乐播放器、语音识别系统、音频处理软件等
特点：高保真、低延迟、高稳定性
技术实现：DSP片内外设、音频编解码算法、音频处理算法等
图像处理应用实例
图像增强：提高图像质量，如对比度、亮度、色彩饱和度等图像去噪：去除图像中的噪声，如高斯噪声、椒盐噪声等图像分割：将图像中的不同区域分割开来，如边缘检测、阈值分割等图像识别：识别图像中的物体或特征，如人脸识别、车牌识别等
接口特点：高速、稳定、灵活，可满足多种应用需求
总线结构
总线类型：数据总线、地址总线、控制总线
数据总线：用于传输数据，如指令、数据等

DSP原理及应用-(修订版)--课后习题答案

第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。

(1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现；(3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4)用通用的可编程 DSP 芯片实现。

与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；(5) 用专用的 DSP 芯片实现。

在一些特殊的场合，要求的信号处理速度极高，用通用 DSP 芯片很难实现（ 6）用基于通用 dsp 核的asic 芯片实现。

2、简单的叙述一下 dsp 芯片的发展概况？答：第一阶段， DSP 的雏形阶段（ 1980 年前后）。

代表产品： S2811。

主要用途：军事或航空航天部门。

第二阶段， DSP 的成熟阶段（ 1990 年前后）。

代表产品： TI 公司的 TMS320C20主要用途：通信、计算机领域。

第三阶段， DSP 的完善阶段（ 2000 年以后）。

代表产品：TI 公司的 TMS320C54 主要用途：各个行业领域。

3、可编程 dsp 芯片有哪些特点？答： 1、采用哈佛结构（ 1）冯。

诺依曼结构，（ 2）哈佛结构（ 3）改进型哈佛结构2、采用多总线结构 3.采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的 dsp 指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗4、什么是哈佛结构和冯。

诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。

冯。

诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。

DSP(知识点+思考题)

DSP复习要点第一章绪论1、数的定标：Qn表示。

例如：16进制数2000H=8192，用Q0表示16进制数2000H=0.25，用Q15表示2、‟C54x小数的表示方法：采用2的补码小数；．word 32768 *707／10003、定点算术运算：乘法：解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1，让相乘的结果自动左移1位。

第二章CPU结构和存储器设置一、思考题：1、C54x DSP的总线结构有哪些特点？答:TMS320C54x的结构是围绕8组16bit总线建立的。

（1）、一组程序总线(PB)：传送从程序存储器的指令代码和立即数。

（2）、三组数据总线(CB，DB和EB)：连接各种元器件，（3）、四组地址总线（PAB，CAB，DAB和EAB)传送执行指令所需要的地址。

2、C54x DSP的CPU包括哪些单元？答:'C54X 芯片的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、比较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。

1）、累加器A和B分为三部分：保护位、高位字、地位字。

保护位保存多余高位，防止溢出。

2）、桶形移位寄存器：将输入数据进行0~31bits的左移（正值）和0~15bits的右移（负值）3）、乘法器/加法器单元：能够在一个周期内完成一次17*17bit的乘法和一次40位的加法4）、比较选择和存储单元：用维比特算法设计的进行加法/比较/选择运算。

5）、CPU状态和控制寄存器：状态寄存器ST0和ST1，由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1，ST0，PMST的主要功能。

答：’C54x DSP的ST1，ST0，PMST的主要功能是用于设置和查看CPU的工作状态。

•ST0主要反映处理器的寻址要求和计算机的运行状态。

DSP片内外设及应用

中断标志寄存器IFR
当CPU接收到可屏蔽中断请求时,IFR相应的位置1,直到中断得到处理为止.
图7-2
中断标志寄存器（IFR）结构图
接收中断请求
IFR的相应位置位否可屏蔽中断不可屏蔽中断
否
中断可屏蔽？是
图、中断操作流程
INTM=0？关闭所有可屏是开放所有可屏 IMR屏蔽位为1？中断是否被屏蔽否是中断被响应 IACK中断信号产生是
5．链接命令文件 times.cmd如下：
MEMORY {PAGE 0: RAM1: origin =1000h ,length =500h PAGE 1: SPRAM1: origin=0060h,length=20h SPRAM2: origin=0100h,length=200h } SECTIONS { .text :>RAM1 PAGE 0 .data :>RAM1 PAGE 0 vars :>SPRAM1 PAGE 1 STACK :>SPRAM2 PAGE 1 }
将定时器设置为1ms,中断服务程序中计数期设置为1000，则在计数1ms X 1000=1s 输出取反一次，得到一个周期为2S的方波
为将定时器设置为1ms，设定TDDR=9 ，则：
设置周期寄存器PRD：
t 1103 PRD 1 1639 9 T (1 TDDR ) 6110 (1 9)
（3）设置定时控制寄存器TCR： 15~12位设置为0000 11 位(soft)=0和10位（free）=1 9~6位预定标计数器PSC=TDDR=1001 5位定时器重新加载控制位，TRB=1 4位定时器停止控制位：TSS=0，定时器启动开始工作 3~0预标定分频系数：TDDR=1001H

DSP-3DSP存储器配置及外设

中断矢量表中断矢量表 (外部存储器) (外部存储器)
FF7FH
外部存储器中断矢量表
FF7FH FF7FH FF80H FF80H
FFFFH
FFFFH FFFFH
电气与信息工程学院
DSP技术及应用
程序存储空间的分页扩展
’C54x存储器及片内外设
• 在’C54x系列芯片中，有些芯片采用分页扩展的方法，使程序存储空间可扩展到1M-8M。 • 如：’C5409和’C5416可扩展到8M。’C5402有20 条外部程序地址总线，其程序空间只能扩展到1M。分页扩展技术的特点：
OVLY=1 保留 OVLY=1 保留 007FH OVLY=0 外部存储器 OVLY=1 保留 OVLY=0 外部存储器
DSP技术及应用
程序存储空间
微处理器模式： MP/ MC=1
地址
0000H 0000H 007FH
’C54x存储器及片内外设
程序存储空间
OVLY=1 OVLY=1 保留保留留保 OVLY=0 外部存储器 OVLY=1 保留 OVLY=0 外部存储器 OVLY=0 外部存储器 OVLY=1 内部DARAM OVLY=1 内部DARAM OVLY=0 外部存储器 OVLY=1 内部DARAM OVLY=0 外部存储器 OVLY=0 外部存储器
• ROM可以灵活地映射到程序存储空间，同时也可以部
分地映射到数据存储空间。
• 存储空间的任何一种存储器都可以驻留在片内或片外。
电气与信息工程学院
DSP技术及应用
TMS320VC5402存储器配置结构
地址
0000H 007FH 0080H 3FFFH 4000H 外部存储器 EFFFH F000H

DSP原理及应用TMS320C54x片内外设及应用实例

应用领域拓展
随着数字信号处理技术的不断发展，DSP的应用领域也在不断拓展，需要不断探索新的应用场景和市场需求。
人才培养和生态系统建设
为了推动DSP技术的发展和应用，需要加强人才培养和生态系统建设，建立完善的开发环境和工具链。
06
参考文献
参考文献
1
[1] 张雄伟, 杨吉斌. 数字信号处理——原理、算法与实现[M]. 北京: 清华大学出版社, 2011.
应用场景
在音频处理、信号测量、控制系统等领域广泛应用。
存储器和I/O引脚
存储器和I/O引脚功能
01
TMS320C54x芯片具有外部存储器和多个I/O引脚，用于扩展外
部存储空间和连接外设。
工作原理
02
通过读写外部存储器实现数据存储，I/O引脚用于输入输出电平
信号。
应用场景
03
在数据存储、外设控制、信号采集等方面具有广泛应用。
FFT在TMS320C54x上的实现
TMS320C54x的硬件结构支持FFT运算，其乘法器和累加器运算单元可以高效地完成 FFT计算。在实现FFT时，需要注意数据的位序和存储方式。
FFT应用实例
通过FFT算法，可以分析语音、图像、雷达等信号的频谱成分，从而实现信号的频域分析、滤波、调制解调等功能。
TMS320C54x的优势与局限性
• 丰富的外设接口：TMS320C54x系列DSP具有多种外设接口，如串行通信接口、并行输入输出接口等，方便与外部设备进行数据交换。
TMS320C54x的优势与局限性
价格较高
由于TMS320C54x系列DSP采用高性能的制程技术和复杂的内部结构，导致其价格较高，增加了应用成本。

1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

一相桥臂上的一对带死区的互补驱动信号
Q5
Q1
Q3
Va
Vb
Vc
DT P Ha_
DT P Hb_
Q2 GND
Q4
DT P Hc_
Q6
b
o
a
c
§8. 4 用全比较单元产生三相脉宽调制电路PWM 组成：非对称／对称波形发生器；可编程的死区单元(DBU)；输出逻辑；空间矢量PWM状态机。
P W M 电路结构框图
全比较单元的寄存器
比较控制寄存器A (COMCONA) ——7411H
位15 —— CENABLE。比较使能位。 0 1 禁止比较操作使能比较操作
全比较单元的寄存器
比较控制寄存器A (COMCONA) ——7411H
位14-13 —— CLD1/0。比较寄存器CMPRx重载条件。 00 当T1CNT＝0时(即下溢) 01 当T1CNT＝0或T1CNT＝T1PR时(即下溢或周期匹配) 10 立即 11 保留
全比较单元的寄存器
比较方式控制寄存器A (ACTRA) ——7413H
位11-10 —— CMP6ACTl1/0。引脚PWM6/IOPB3的比较输出方式选择位。 00 强制低 01 低有效 10 高有效 11 强制高
全比较单元的寄存器
比较方式控制寄存器A (ACTRA) ——7413H
√2/√3 1/√6 -1/√6 -√2/√3 -1/√6 1/√6 0 0
Uq
0 1/√2 1/√2 0 -1/√2 -1/√2 0 0
利用基本空间电压矢量形成输出空间电压矢量
U OUT T0 T1 T2 = U x + U x + 60 + U 0 TP TP TP
Ux—— U0(001) , Ux+60——U60(011) U0 —— O000或O111
a
1 1 0 0 0 1 0 1 U240(100)
Uao
2/3 1/3 -1/3 -2/3 -1/3 1/3 0 0
Ubo
-1/3 1/3 2/3 1/3 -1/3 -2/3 0 0
Uco
-1/3 -2/3 -1/3 1/3 2/3 1/3 0 0
Uab
1 0 -1 -1 0 1 0 0 U300(101)
全比较单元操作所需的寄存器配置
全比较单元的中断和复位
每个比较单元都有一个可屏蔽的中断标志使能位。如果比较操作被使能，比较匹配后的1个CPU时钟周期后比较单元的中断标志将置位。如果中断没有被屏蔽，则将产生一个外设中断请求。当任何复位事件发生时，所有与比较单元相关的寄存器都复位为0，且所有的比较输出引脚被置成高阻态。
位11-8 —— DBT3-DBT0。死区定时器周期这些位规定了3个4位死区定时器的周期值m
死区控制寄存器DBTCONA/B —— 7415H
位7 —— EDBT3。死区定时器3使能位 (对比较单元3的引脚PWM5和PWM6而言)。 0 1 禁止使能
死区控制寄存器DBTCONA/B —— 7415H
全比较单元的寄存器
比较控制寄存器A (COMCONA) ——7411H
位9 —— FCOMPOE。比较输出使能位， PDPINTA有效时，此位清0 0 禁止PWM输出,引脚为高阻态 1 使能PWM输出
全比较单元的寄存器
比较控制寄存器A (COMCONA) ——7411H
位8 —— PDPINTA STATUS。这一位反映了当前PDPINTA引脚的状态。
死区的产生
对应于每个死区输入信号PHx，产生两个输出信号 DTPHx和DTPHx_ 。信号完全相同。当比较单元的死区单元使能时，这两个信号的跳变沿被 p 一段称作死区的时间间隔分开。该时间间隔由DBTCONx寄存据中的相应位决定，死区时间间隔= m×p / x
m
当比较单元和相关输出的死区未被使能时，这两个输出
通用定时器1的计数器不断与比较寄存器的值进行比较；当发生匹配时，比较单元的两个输出将根据方式控制寄存器(ACTRA) 中的位进行跳变（高有效触发或低有效触发）；当发生匹配且比较使能时，比较单元的比较中断寄存器将被置位；如果中断不屏蔽，则产生外设中断请求信号；。输出跳变的时序、中断标志位的设置和中断请求的产生都与通用定时器的比较操作相同。输出逻辑、死区单元和空间矢量PWM单元可改变比较单元在比较模式下的输出。
位6 —— EDBT2。死区定时器2使能位 (对比较单元2的引脚PWM3和PWM4而言)。 0 1 禁止使能
死区控制寄存器DBTCONA/B —— 7415H
位5 —— EDBT1。死区定时器1使能位 (对比较单元1的引脚PWM1和PWM2而言)。 0 1 禁止使能
死区控制寄存器DBTCONA/B —— 7415H
1. 设置ACTRx寄存器用来定义比较输出引脚的输出方式； 2. 设置COMCON x寄存器来使能比较操作和空间矢量PWM模式，并把CMPRx 的重载条件设置为下溢； 3. 将通用定时器1或3设置成连续增／减计数模式，并启动定时器。 4. 确定在二维d-q坐标系下输入到电机的电压Uout ,(大小、相位、转向），确定每个PWM周期的以下参数：两个相邻矢量，Ux和Ux+60 根据Uout ,的大小、相位计算参数T1、T2和To；
比较单元的PWM输出极性和方式通过ACTRx寄存器中相应的位
PWM信号产生的设置步骤
应用全比较单元和相关电路产生的三相PWM波形输出的事件管理器相关寄存器设置步骤如下；设置和装载ACTRx寄存器——设定输出的极性和方式设置和装载DBTCONx寄存器—— 使能死区，设定死区宽度；设置和装载T1PR或T3PR寄存器——设定PWM波形（载波）的周期；初始化CMPRx寄存器，设置和装载COMCONx寄存器——使能比较、比较输出等；设置和装载T1CON或T3CON寄存器——设定计数模式等，不对称波形：连续增计数模式对称波形：连续增/减计数模式
全比较单元结构框图
全比较输入／输出
比较单元的输入: 控制寄存器的控制信号；通用定时器1(T1CNT)及它们的下溢和周期匹配信号；复位信号。比较单元的输出：比较匹配信号，如果比较操作使能，该匹配信号将置中断标志位比较单元相关的两个输出引脚上发生跳变。
全比较操作模式(EVA)
位9-8 —— CMP5ACTl1/0。引脚PWM5/IOPB2的比较输出方式选择位。 00 强制低 01 低有效 10 高有效 11 强制高
§8. 4 用全比较单元产生三相脉宽调制电路PWM
主要用于产生三相逆变器的六个功率器件的PWM驱动信号
三相逆变器
Ud
DT P Ha DT P Hb DT P Hc
全比较单元的寄存器
比较控制寄存器A (COMCONA) ——7411H
位12 —— SVENABLE。空间矢量PWM模式使能位。 0 1 禁止空间矢量PWM模式使能空间矢量PWM模式
全比较单元的寄存器
比较控制寄存器A (COMCONA) ——7411H
位11-10 —— ACTRLD1/0。方式控制寄存器重载条件。 00 当T1CNT＝0时(即下溢) 01 当T1CNT＝0或T1CNT＝T1PR时(即下溢或周期匹配) 10 立即 11 保留
更新CMPRx寄存器的值，改变输出PWM波形的占空比。
比较单元和PWM电路产生非对称PWM波形
比较单元和PWM电路产生对称PWM波形
SPWM信号的产生
事件管理器的空间矢量PWM波形产生
空间矢量PWM是指构成三相功率转换器的6个功率晶体管之间的一种特殊开关机制; 可以使三相交流电动机绕组中产生的电流谐波失真最小。因此．广泛应用于交流电动机控制系统中。与传统的采用正弦波调制来产生PWM信号的方法相比，它可以更有效地利用电源电压。
可编程的死区单元
EVA和EVB模块都有各自的可编程的死区单元可编程死区单元具有以下特点：一个可读／写的16位死区控制寄存器DBTCONA/B；一个输入时钟预分频器： X/1，X/2，X/4，X/8，x/16 内部CPU时钟输入； 3个4位减计数定时器；控制逻辑。
死区控制寄存器DBTCONA/B —— 7415H
8
A C
按180度的工作方式，六个晶体管的闭合及断开状态共有8种可能组合。形成了8种对应的电动机的线电压、相电压(以直流电源电压Ud为单位)。
三相功率转换电路通断状态与输出电压
c
U0 U60 U120 U180 U240 U300 U000 U111 0 0 0 1 1 1 0 1
b
0 1 1 1 0 0 0 1
全比较单元的寄存器
比较方式控制寄存器A (ACTRA) ——7413H
位15 —— SVRDIR：空间矢量PWM旋转方向位．仅用于空间矢量PWM输出的产生 0 正向(CCW) 1 反向(CW)
全比较单元的寄存器
比较方式控制寄存器A (ACTRA) ——7413H
位14-12 —— D2,D1,D0。基本的空间矢量位。仅用于空间矢量PWM输出的产生。
三相功率转换电路
Ud
DT P Ha DT P Hb DT P Hc
状态
Q1 Q3 Q5
a 0 1 1 0 0 0 1 1
b 0 0 1 1 1 0 0 1
c 0 0 0 0 1 1 1 1
1 2
Vc
Va
Vb
3
DT P Ha_ DT P Hb_
Q4 GND
Q6
DT P Hc_
Q2
4 5 6 7
B
o
位4-2 —— DBTPS2-DBTPS0。
死区定时器的预分频器 p 000 X／1 010 X／4 100 X／16 110 X／64 001 X／2 011 X／8 101 X／32 111 X／128