当前位置：文档之家 › C54x DSP片内外设

C54x DSP片内外设

  • 格式：pdf
  • 大小：1.11 MB
  • 文档页数：28

下载文档原格式

  / 28

合集下载

第7章 TMS320C54x片内外设

第7章 TMS320C54x片内外设
加 成 器 T12））S立载0S按期减域SS=即Too0此。中1ffItt计开M定==分当的01数，始时,,频P数FF器以定S器rr系加Cee，时Tee启减数载==D当。00动到D对到::§定 定P工R0CPS中后时时S作CL7CK的，减.器器3，O数以到立在TU定TT值0即计ITS或MD进S加时停数D=减定行载1R止器1器时中定分P。工减器S的时频作到C复数器。，0位时加停T以时R停载止改B，止P工变总ST工作定是CD作。D时读R周位
3）定S时o器ft=主x要,F由re3e个=1存:不储考器映虑象So寄ft存位器，组定成时：器继续运行
保总为留定定0 时时器器周寄存期器寄（存器TIM（，PR地D址，：地0址0：240H0）25，H减）1为计T数IM器提；供初值；
定时器控制寄存器（TCR，地址0026H）控制定时器状态。
定时器
图7-4 定时器组成框图
;执行Next代码段，然后返回；
;若AR1=0，则执行下一条指令
STM #9,
AR1 ;为AR1赋初值
BITF AR2, #1 ;（AR2）&1→TC
BC ResetXF, TC ;若TC=1，则PC执行ResetXF
;代码段，否则执行下一条指令
SSBX XF
STM #1,
B
Next
;XF置为高电平 AR2
定时器 定时器的定时周期：
T定时周期 TCLKOUT TDDR 1 PRD 1
TCLKOUT: CPU时钟周期；TDDR: 定时器的分频系数; PRD: 计数周期。
定时器的主要作用: 用于定时控制、延时及外部事件的计数; 产生外围电路所需的采样时钟信号。
采样时钟信号的产生方法： 一是直接利用TOUT信号； 二是利用中断，周期地读一个寄存器。

DSP-第9讲-片上外设资料

DSP-第9讲-片上外设资料
定时器控制寄存器(TCR)：包含定时器的控制和状态位。
§9.3.1 定时器寄存器—续
定时器号 定时器0
定时器1 (仅C5402有)
定时器的寄存器
定时器地址
寄存器
0024h
TIM
0025h
PRD
0026h
TCR
0030h
TIM1
0031h
PRD1
0032h
TCR1
描述 定时器寄存器 定时器周期寄存器 定时器控制寄存器 定时器1寄存器 定时器1周期寄存器 定时器1控制寄存器
C54x DSP有两种类型的PLL ： 硬件可配置的 ；软件可编程的
NC(不连接)
外部时钟信号
VDD
输出
晶体振荡器
NC GND
§9.4.2 硬件可配置的PLL
硬件配置的PLL：就是通过配置C54x的3个引脚CLKMD1、 CLKMD2和CLKMD3的状态，来选定时钟方式。
模式选择引脚
时钟模式
CLKMD1 CLKMD2 CLKMD3
§9.4时钟发生器
§9.4.1 时钟发生器的硬件连 接
时钟发生器可以采用两种方法实 现：
(1)使用具有内部振荡电路的晶体振荡器 （必须配置CLKMD引脚以使能内部振 荡器 ）
(2)使用外部时钟 （可以采用封装好的晶体 振荡器，此时内部振荡器无效）
C54x DSP的时钟发生器包括一 个内部振荡器和一个锁相环(PLL)
选项1
0
0
0
使用外部时钟源，PLL×3
选项2 使用外部时钟源，PLL×5
1
1
0
使用外部时钟源，PLL×2 使用外部时钟源，PLL×4
1
0
0
使用内部振荡器，PLL×3 使用内部振荡器，PLL×5

DSPTMS320C54X系列芯片结构与基本特征精

DSPTMS320C54X系列芯片结构与基本特征精

TMS32QC54x 的 基本结构和特征TMS320C54X 系列有多种芯片型号,如表5.1,基本结构 相同，主要区别是片内存储器容量、片内外设、供电电压和封 装上3.1 TMS32OC54X 的基本结构4条程序/数据总线PB 、CB. DB 、EB8个辅助寄存器 2个寻•址单.元程序/数据ROA(l5〜0) D(l5 〜0)由CPU.存 储器和片内 外设组成。

V __________________程数拥RAM内部总线I 17XI7乘法器 40bitALU 40bi （加法器比较选抒中元 、丄舍入和饱和 (viterbi 加速器1 桶形移位器 指数编码器40bit 桶形 C16.31)寻址单元 4()bit || 4()bil ACCA ||ACCBIEEE 1149-1 标准测试/仿JXCPUMACALU3.2 CPU结构TMS320C54X CPU包扌舌：40位算术逻辑运算单元ALU、40位累加器A 和B、移位-16-30位的40位柿形移位器、乘法器/加法器单元、寻址单元和状态和控制寄存器。

1、算术逻辑单元ALU使用算术逻辑单元(ALU)和两个累加器(A、B)能够完成二进制的补码运算，同时，ALU还能够完成布尔运算。

算术逻辑单元的输入操作数可以來自：• 16位的立即数；•数据存储器中的16位字；•暂存器T中的16位字；•数据存储器屮读出的2个16位字；•累加器A或B中的40位数；•移位寄存器的输出。

•即町完成双16位运算(C16=l)，也町进行40位运算。

2、比较选择存储单元CSSU通信领域常常用到维持比(Viterbi)算法，该算法需要完成大量的加法/比较/选择(ACS)运算。

CSSU单元支持各种Viterbi 算法，其中加法由ALU单元完成，将ST1中的C16置1,所有的双字指令都会变成双16位算术运算指令，这样ALU就可以在一个机器周期内完成两个16位数的加/减法运算，其结果分别存放在累加器的高16位和低16位屮。

DSP第四章TMS320C54x定时器／计数器

DSP第四章TMS320C54x定时器／计数器
分频（DIV）方式，其比例系数为1/2和1/4，在此 方式下，片内PLL电路不工作以降低功耗。
CLKMD 1 0 0 0 1 1 1 1 0
表4-4 复位时的时钟方式（C5402）
CLKMD 2 0
0
CLKMD 3 0
1
CLKMD寄存 器
E007H
9007H
时钟方式
乘15，内部振荡器工作，PLL工作 乘10，内部振荡器工作，PLL工作
(2)中断初始化
●中断允许寄存器IFR中的定时中断位TINT=1， 清除未处理完的定时中断。
●中断屏蔽寄存器IMR中的定时屏蔽位TINT=1， 开放定时中断。
●状态控制寄存器ST1中的中断标志位INTM位 清零，开放全部中断。
(3)方波发生器程序清单
2．脉冲频率监测
第四章 TMS320C54x 定时器／计数器
TMS320C54x片内外设简介
1．通用I/O引脚 2．定时器 3．时钟发生器 4．主机接口（HPI） 5．串行口 6．软件可编程等待状态发生器 7．可编程分区转换逻辑
4.1 定时器结构
定时器的组成框图如图4-1所示。它有3个 存储器映象寄存器：TIM、PRD和TCR。这 3个寄存器在数据存储器中的地址及其说明 如表4-1所示。定时器控制寄存器（TCR） 位结构如图4-2所示，各控制位和状态位的 功能如表4-2所示。
图4-1 定时器组成框图
表4-1 定时器的三个寄存器
Timer0 地址
0024H
0025H
0026H
Timer1 地址
0030H
0031H
0032H
寄存器
说明
定时器寄存器，每计数一次自动减
TIM
1
定 时 器 周 期 寄 存 器 ， 当 TIM 减 为 0

第7章 TMS320C54x片内外设

第7章 TMS320C54x片内外设

主机接口
主机接口
HPI8/16的标准特性如下： 1）连续访问（自动增加）或随机访问传送； 2）主机和C54x中断功能。
增强型部分特性如下： 1）通过DMA通道访问整个片内RAM； 2）在仿真期间连续传输的能力； 3）16位双向数据总线； 4）多数据检测和控制信号允许无缝连接多个主机； 5）在混合模式中使用18位地址总线来访问内部存储器。 HPI具有两种工作模式： 1）共用访问模式(SAM)。 2）仅仅主机访问模式(HOM)。
定时器 2、初始化定时器可采用如下步骤： (1) 将TCR中的TSS位置1，停止定时器。 (2) 加载PRD。 (3) 重新加载TCR以初始化TDDR。
(4) 重新启动定时器。通过设置TSS位为0，并设置TRB位为l
以重载定时器周期值，使能定时器。 3、使能定时器中断的操作步骤如下(假定INTM=1)： (1) 将IFR中的TINT位置1，清除尚未处理完的定时器中断。 (2) 将IMR中的TINT位置l，使能定时器中断。
停止模式
外部时钟源，PLL×1
停止模式
时钟产生器
2、软件可编程PLL
两种时钟方式： （1）PLL模式：输入时钟乘以从0.25～15共31档系数之一； （2）DIV(分频)模式：输入时钟CLKIN的2分频或4分频。
表7-3 复位时设置的时钟方式
引脚状态
CLKMD1 CLKMD2 CLKMD3
CLKMD寄 存器复位值 0000h 9007h 4007h
16
装载控制 逻辑 RSR(16) 清0 字节/字 计数器 时钟 清0 时钟 装载控制 逻辑 装载
16
RXR-XSR 传送时 的发送中断 XINT XSR(16) 字节/字 计数器 发送 数据

C54X DSP 的基本知识点

C54X DSP 的基本知识点

C54X DSP 的基本知识点
• 9、C54X有两类特殊功能寄存器,它们都映 象到数据存贮器空间的0页,第一类是CPU 寄存器,它们映象到数据空间的0000～ 001FH地址范围内,主要用于程序的运算处 理和寻址方式的选择及设定,第二类是外围 电路寄存器,它们映象到数据空间的 0020H～005FH区域内,主要用于控制片内 外设,包括串行通信控制寄存器组、定时器 控制寄存器组、机器周期设定寄存器组等。
• 11、对于C54X来说,不同型号器件的CPU 是相同的,它由以下基本部件组成:40位的 ALU、2个40位累加器、桶形移位寄存器 （移位数为－16～31）、乘法器/加法器单 元、比较选择和存储单元CSSU、指数编码 器、CPU状态和控制寄存器。
C54X DSP 的基本知识点
• 12﹑累加器A和B都可分为三部分：保护位 ﹑高阶位和低阶位。其中,保护位用作计算 时的数据余量,以防止诸如自相关那样的迭 代运算时溢出。
C54X DSP 的基本知识点
• 20﹑C54X共有七种寻址方式,分别为立即 寻址﹑绝对寻址﹑累加器寻址﹑直接寻址 ﹑间接寻址﹑存贮器映象寄存器寻址﹑堆 栈寻址。
C54X DSP 的基本知识点
• 21﹑立即寻址就是在指令中已经包含有执 行指令所需的操作数。 C54X中的立即数有 两种形式;即短立即数和长立即数。
C54X DSP 的基本知识点
• 1、DSP芯片内部采用改进的哈佛结构,允许同时取指令和 取数据,而且还允许在程序空间和数据空间之间相互传送 数据。 • 所谓哈佛结构,是将程序和数据的存贮空间分开,各有各的 地址总线和数据总线。这样同一条指令可以同时对不同的 存贮空间进行读操作或写操作,从而提高了处理速度。 • 和哈佛结构相配合的就是流水线操作。如果一条指令仅仅 对一个数据空间操作,哈佛结构就失去其存在的意义。而 DSP指令又不可避免地需要一些单操作数指令。 • 所谓流水线操作,就是将各条指令执行过程的几个阶段(取 指、译码、取操作数、执行)重迭进行,执行完第一条指令 的第一步后,紧接执行该指令的第二步,同时执行下条指令 的第一步,使得指令执行加快,使大多数指令都可以在单个 指令周期内完成。

第6章 C54x系列DSP的外设及应用 《DSP原理及实践应用》电子课件

第6章 C54x系列DSP的外设及应用 《DSP原理及实践应用》电子课件

第六章 C54X系列DSP的外设及应用
#include "cpu_reg.h" int j; int ms; ioport unsigned portf000; int motor; void main() { asm(" STM #0000h,CLKMD "); while(*CLKMD & 0x01 ); asm(" STM #97FFh,CLKMD "); //设置CPU运行频
PSC:定时器预定标计数器。这是一个减1 计数器， 当PSC减到0后，TDDR寄存器的值装载到PSC寄存器， TIM减1。PSC可被TCR读取，PSC的作用相当于预分 频器。
第六章 C54X系列DSP的外设及应用
TRB : 定时器重新加载位，用来复位片内定时器。当 TRB=1时，TIM寄存器装入PRD寄存器中的数，并且预定标 计数器PSC装入TDDR寄存器中的值。TRB总是读成0。
率＝100M /* 40C7h:5*clkin =100M 30c7h:4*clkin =80M 20c7h:3*clkin =60M 10C7h:2*clkin =40M */
第六章 C54X系列DSP的外设及应用
asm(" stm #4240h, SWWSR "); //等待片上的程序1
asm(" stm #00a0h, PMST "); //MP/MC = 0, IPTR = 001,ovly=0
if(motor == 0x0) motor=0x8; /* 只有低4 位有效 */ }
第六章 C54X系列DSP的外设及应用
while(ms<100); ms=0; asm(" SSBX XF "); //位置位 motor=0x8; for(j=0;j<6;j++) { portf000=motor; /* send drive pluse to motor */ motor=motor >> 1; if(motor == 0x0) motor=0x8; /* 只有低4 位有效 */

DSP技术及其应用_第6讲_TMS320C54x DSP的片内外设

DSP技术及其应用_第6讲_TMS320C54x DSP的片内外设

• XF（外部标志输出引脚）：
– 软件控制，可以用来给外部器件发信号。通过对ST1中 的XF字段置位或清零来对XF引脚的输出电位进行控制。 – SSBX（状态寄存器置位）和RSBX （状态寄存器复位） 指令可以分别对XF进行置位和清零。
C54x系列DSP的片内外设
• • • • • • • • 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 串口 主机接口HPI 直接存储器访问（DMA）控制器
C54x系列DSP的片内外设
• • • • • • • • 通用IO引脚（BIO和XF） 时钟产生器 定时器 JTAG（IEEE1149.1） 外部总线接口 主机接口（HPI） 串口 直接存储器访问（DMA）控制器
HPI
引 脚 图
HPI（Host Port Interface）
• 并行口，用来与一个主器件或主处理器连接。 • 通过C54x DSP片内既能被主机访问也能被 C54x访问的存储器，在主机和C54x DSP之间 交换信息。 • 主机接口的类型
– 共享访问 – 主机独享
• 主机独享模式下允许非同步主机访问
标准型主机接口
• 主机是接口的控制者。 • 主机通过标准型HPI可访问C54x DSP片内固定的2K RAM • 主机通过专用的地址、数据寄存器和HPI控制寄存器与 HPI通信，直接使用外部数据和控制信号进行控制， C54x DSP不能直接访问这些专用地址和数据寄存器，但 主机和C54x都能直接访问HPI控制寄存器。 • HPI将16位数据分成两个8位数据进行传递。 • 操作模式
时钟产生器
• 设计者可以通过时钟产生器选择时钟源。可驱 动时钟产生器的时钟源有:
– 一个带有内部振荡器电路的晶振。晶振电路跨接在 C54x DSP 的X1和X2/CLKIN 引脚之间。CLKMD 引脚 必须设置以启动内部振荡器。 – 一个外部时钟。外部时钟源直接连接到X2/CLKIN 引 脚， X1引脚悬空。

第5章 'C54x片内外设

第5章 'C54x片内外设

X
HINT
0
SMOD
0
④ ’C54x写HPIC寄存器 高12位为任意值X
15~12 11 10 9 8 6~4 3
DSIPNT=0
2 1
BOB=0
0
X
HINT
X
SMOD
X
2013年7月2日
DSP技术及应用
任意值X
6.2 ’C54x的定时器
在工业应用中，计数器和定时器常用于检测和 控制中的时序协调及控制。 ’C54x的片内定时器是一个可编程的定时器， 可用于周期地产生中断。定时器的最高分辨率为处 理器的CPU时钟速度。通过带4位预定标器的16位计 数器，可以获得较大范围的定时频率。
第6章
TMS320C54x片内外设
6.1 ’C54x的主机接口 6.2 ’C54x的定时器
6.3 ’C54x的串行接口
6.4 ’C54x的中断系统
2013年7月2日
DSP技术及应用
.
6.1 ’C54x的主机接口
’C54x的主机接口(HPI)是一个8位并行口，用 来实现与主设备或主处理器的通信。 主机与HPI的通信，可通过专用地址和数据寄存 器、HPI控制寄存器以及使用外部数据与接口控制信 号来实现。 HPI口作为主机的外围设备，提供8根外部数据 线HD(0~6)与主机(或主设备)交换信息。当’C54x与 主机传送数据时，HPI能自动地将外部接口连续传来 的8位数组成16位数，并传送至’C54x。当主机使用 HPI寄存器执行数据传输时，HPI控制逻辑自动执行 对’C54x内部的双寻址RAM的访问,以完成数据处理 2013年7月2日 DSP技术及应用 。
2013年7月2日 DSP技术及应用
.
1．HPI与主机的连接

DSP原理及应用TMS320C54x片内外设及应用实例

DSP原理及应用TMS320C54x片内外设及应用实例

应用领域拓展
随着数字信号处理技术的不断发展，DSP的应用领 域也在不断拓展，需要不断探索新的应用场景和市 场需求。
人才培养和生态系统建设
为了推动DSP技术的发展和应用，需要加强 人才培养和生态系统建设，建立完善的开发 环境和工具链。
06
参考文献
参考文献
1
[1] 张雄伟, 杨吉斌. 数字信号处理——原理、算 法与实现[M]. 北京: 清华大学出版社, 2011.
应用场景
在音频处理、信号测量、控制系统 等领域广泛应用。
存储器和I/O引脚
存储器和I/O引脚功能
01
TMS320C54x芯片具有外部存储器和多个I/O引脚，用于扩展外
部存储空间和连接外设。
工作原理
02
通过读写外部存储器实现数据存储，I/O引脚用于输入输出电平
信号。
应用场景
03
在数据存储、外设控制、信号采集等方面具有广泛应用。
FFT在TMS320C54x上的实现
TMS320C54x的硬件结构支持FFT运算，其乘法器和累加器运算单元可以高效地完成 FFT计算。在实现FFT时，需要注意数据的位序和存储方式。
FFT应用实例
通过FFT算法，可以分析语音、图像、雷达等信号的频谱成分，从而实现信号的频域分 析、滤波、调制解调等功能。
TMS320C54x的优势与局限性
• 丰富的外设接口：TMS320C54x系列DSP具有多种外设接口， 如串行通信接口、并行输入输出接口等，方便与外部设备进行 数据交换。
TMS320C54x的优势与局限性
价格较高
由于TMS320C54x系列DSP采用高性能的制程技术和复杂的内 部结构，导致其价格较高，增加了应用成本。

DSP原理及应用TMS320C54x片内外设及应用实例

DSP原理及应用TMS320C54x片内外设及应用实例
DSP原理及应用 TMS320C54x片内外设及 应用实例
数字信号处理是如何工作的？TMS320C54x提供了强大的处理能力和片内外 设，可以帮助我们实现各种各样的应用，本次演示将带您深入了解高效的 DSP应用。
DSP原理介绍
1 DSP快速傅里叶变换
用于信号频谱分析及滤波。
3 数字模拟转换器
将模拟信号转换为数字信号。
片内外设介绍
1
高速串行接口
用于连接其他高速设备以及DSP的外
可编程外设接口
2
设模块。
可以实现各种外设和DSP之间的灵活
通讯。
3
嵌入式闪存
可储存程序代码、数据，提高运行速 度。
应用实例1
声音信号处理
实现语音信号的压缩、降 噪和增强等功能。
医疗电子设备
通过DSP对医疗设备信号 进行处理，实现医疗仪器 的精准度和效率的高度提 升。
应用实例3
1
机器视觉
基于DSP的运算速度和精度，可以实时处理图像和视频等信号。
2
雷达信号处理
通过DSP实现雷达信号的识别、追踪和跟踪等功能。
3
电力控制系统
通过嵌入式闪存存储电力控制程序，实现高效电力控制和管理。
应用实例4
1 无线通信
通过DSP实现信号调制、解调等关键功能，提高通讯效率和可靠性。
2 车载信息娱乐系统
自控制
配合传感器实现智能化控 制，提高生产效率、节约 资源。
应用实例2
数字音频工作站
通过数字信号处理技术和DSP 实现音频采集、混音、修剪等 功能。
噪音控制
对噪声信号进行频谱分析和滤 波处理，实现噪音消除和降噪 功能。
音乐制作
DSP可以高效处理各种乐器的 信号，帮助音乐家实现更加理 想的音乐作品。

TMS320C54x系列DSP的CPU与外设——第3章存储器

TMS320C54x系列DSP的CPU与外设——第3章存储器

TMS320C54x系列DSP的CPU与外设——第3章存储器第3章存储器本章介绍了TMS320C54x DSP存储器的构成和操作。

⼀般来说，C54x器件共有192K 16位字的存储窨，这个空间分成3个专⽤的部分：64K字程序、64K字数据和64K字I/O⼝。

在某些C54x器件中，存储器结构已经通过重叠和分页的⽅法加以改变，这样就增加了存储器空间的容量。

C54x体系结构上的并⾏特点和⽚内RAM的双存取能⼒使C54x可以在任意给定的机器周期内同时进⾏4个存储器操作：⼀条指令的读取操作、两个操作数读操作以及⼀个操作数写操作。

在⽚内存储器中操作有如下⼏个优点：Higher performance because no wait states are requiredLower cost than external memoryLower power than external memoryThe main advantage of operating from off-chip memory is the ability to access a larger memory space.3.1 存储器空间C54x DSP的存储器划分成3种独⽴可选的空间：程序、数据和I/O。

这些空间中的RAM、ROM、EPROM、EEPROM或者存储器映射的外设可以位于⽚内或⽚外。

程序存储器中包含要执⾏的指令和执⾏指令时所需的表，数据存储器空间存储指令所需的数据，I/O存储空间连接外部的存储器映射外设，也可作外部数据存储空间。

按芯⽚各类的不同，C54x的⽚内存储器有这样⼏种类型：双存取RAM(DARAM)、单存取(SARAM)、双向共享RAM和ROM。

RAM总是映射到数据空间，但也可以映射到程序空间。

ROM可以被激活并映射到程序空间，也可部分映射到数据空间。

在CPU状态寄存器中有3位影响存储器的结构。

这3位产⽣的影响因器件不同⽽不同。

TMS320C54x数字信号处理器硬件结构

TMS320C54x数字信号处理器硬件结构

在片仿真接口 ● 具有符合IEEEll49.1标准的在片仿真接口（JTAG）。 速度 ● 单周期定点指令的执行时间为25/20/15/15/10-ns(40 MIPS/50 MIPS/66 MIPS/80 MIPS/100
MIPS)。
图1 TMS320C54x DSP的内部硬件组成框图1
返回本节
保留 （DROM=1） 外部（DROM=0）
FFFFH
MP/ MC=0 （微型计算机模式）
图2 TMS320VC5402存储器分配图
0 0000H
Page 0 64K
1 0000H
1 3FFFH 1 4000H
Page1: 低16K
外部
Page1: 高48K
外部
2 0000H
2 3FFFH 2 4000H
返回首页
3 TMS320C54x的存储器分配
● 3.1 存储器空间 ● 3.2 程序存储器 ● 3.3 数据存储器 ● 3.4 I/O存储器
返回首页
3.1 存储器空间
● TMS320C54x存储器由3个独立的可选择空间组成：程序空间、数据空间和I/O空间。 ● 程序存储器空间包括程序指令和程序中所需的常数表格；数据存储器空间用于存储需要程序处理
在片外围电路（如图1所示） ● 软件可编程等待状态发生器。 ● 可编程分区转换逻辑电路。 ● 带有内部振荡器。 ● 外部总线关断控制，以断开外部的数据总线、地址总线和控制信号。 ● 数据总线具有总线保持器特性。 ● 可编程定时器。并行主机接口（HPl）。
电源 ● 可用IDLEl、IDLE2和IDLE3指令控制功耗，以工作在省电方式。 ● 可以控制关断CLKOUT输出信号。
图1 TMS320C54x DSP的内部硬件组成框图2

第8章 TMS320C54x片内外设及应用实例

第8章 TMS320C54x片内外设及应用实例

9～6
PSC
5
TRB
4
TSS
3～0
TDDR
三.定时器的工作过程
重新加载 4bit PSC 4bit TDDR
PSC加载 减”1”/CLKOUT “0”
16bit PRD
16bit TIM 减”1”
TIM 减至”0”
定时中断(TINT)
● 定时器中断周期 :TINTt=CLKOUT×(PRD+1) × (TDDR+1)
8.1定时器 一.定时器组成
1.定时器组成框图
2.定时器的三个寄存器
Timer0地址 0024H 0025H 0026H Timer1地址 0030H 0031H 0032H 寄存器 TIM PRD TCR 说明 定时器寄存器,每计数一次自动减1 定时器周期寄存器,当TIM减为0后,CPU 自动将PRD的值装入TIM 定时器控制寄存器,包含定时器的控制 和状态位
乘5，内部振荡器工作，PLL工作 乘2，内部振荡器工作，PLL工作 乘1，内部振荡器工作，PLL工作 乘1/2，内部振荡器工作，PLL不工作 乘1/4，内部振荡器工作，PLL不工作 保留
●ＤＳＰ复位后 修改寄存器ＣＬＫＭＤ的值重新设置时钟方式，得希望的乖系数。
PLLNDIV 0 0 1 1 1 1 PLLDⅣ X X 0 0 1 1 PLLMUL 0～14 15 0～14 15 0或偶数 奇数 比例系数 0.5 0.25 PLLMUL+1 1 (PLLMUL+1)÷2 PLLMUL÷4
第8章 TMS320C54x片内外设及应用实例
8.0 通用I/O引脚
一.输入引脚 BIO ●用来监控外围设备的状态。
●
条件指令XC
译码阶段

第6章TMS320C54x片内外设

第6章TMS320C54x片内外设

PLL时钟发生器选择位。决定时钟发生器的工作方式 1 PLLNDIV PLLNDIV=0 采用分频器(DIV)方式
PLLNDIV=1 采用PLL方式 与PLLMUL以及PLLDIN一起定义频率的乘数(见表6-3)
PLLNDIV 0 0 1 1 1 1
表6-3 PLL 的 乘 数
PLLDIV X X 0 0 1 1
1
1
0
用外部时钟源，PLL×2
用外部时钟源，PLL×4
1
0
0
用内部振荡器，PLL×3
用内部振荡器，PLL×5
0
1
0
用外部时钟源，PLL×1.5
用外部时钟源，PLL×4.5
0
0
1
用外部时钟源，频率除以2
用外部时钟源，频率除以2
1
1
1
用内部振荡器，频率除以2
用内部振荡器，频率除以2
1
0
1
用外部振荡器，PLL×1
2) IDLE2模式 IDLE2暂停CPU和片内外设的工作。由于片内外设 也停止了工作，不能产生中断，因而其唤醒方式不同 于IDLE1，但是，其功耗却明显降低。
3) IDLE3模式 IDLE3模式类同于IDLE2，它使片内锁相环PLL暂 停工作，这样就完全使TMS320C54x停止了工作。与 IDLE2相比，IDLE3更显著地降低了功耗。 4) HOLD模式 HOLD模式是另外一种节电模式，它使外部地址总 线、数据总线和控制总线进入高阻状态，也可以使 CPU暂停工作，这取决于HM位的状态。
6.2 中 断 系 统
6.2.1 中断结构 1．中断类型 TMS320C54x中断既支持硬件中断，也支持软件中
断 。 软 件 中 断 由 程 序 指 令 引起 ， 如 INTR 、 TRAP 或 RESET。硬件中断有外部硬件中断和内部硬件中断。 外部硬件中断由外部中断口的信号触发；内部硬件中 断由片内外围电路的信号触发。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

Copyright © 2003 Texas Instruments. All rights reserved.
HPI接口框图
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
HPI的外部接口为8位的总线，通过两个连续的8位字节组 合在一起形成一个16位字，HPI就可以为C54x DSP提供16位 的数。当主机使用HPI寄存器执行一个数据传输时， HPI控制 逻辑自动执行对一个专用2K字的HPI内部的双访问RAM的访 问，以完成数据处理。 C54x DSP然后可以在它的存储器空 间访问读写数据。HPI RAM也可以用作通用目标双访问数据 或程序RAM。 HPI具有两种工作模式： ☆ 共用访问模式（SAM）——此模式，主机和C54x DSP 都 能访问HPI存储器。异步的主机访问可以在HPI内部重新得到 同步。 ☆ 仅仅主机访问模式（HOM）——此模式，只有主机可以访 问HPI， C54x DSP 处于复位状态或者处于IDLE2空闲状态。
CLKMD各位 定义续
Copyright © 2003 Texas Instruments. All rights reserved.
PLL乘法系数
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
C54x DSP 片内都有一个标准主机接口（ HPI ）。HPI 是一个8位并行口，用来与主设备或主处理器与C54x DSP 的 接口。信息在C54x DSP 和主机间通过C54x DSP 存储器进 行交换，主机和C54x DSP 均可以访问存储器。 主机是HPI的主控者， HPI作为一个外设与主机相连接， 使主机的访问操作很容易。主机通过以下单元与HPI通信： 专用地址和数据寄存器、 HPI控制寄存器以及使用外部数据 和接口控制信号。主机和C54x DSP 都可以访问HPI控制寄 存器。 下面给出HPI的接口框图：
TCR 寄存器
Copyright © 2003 Texas Instruments. All rights reserved.
TCR寄存器 各位定义
Copyright © 2003 Texas Instruments. All rights reserved.
定时器
定时器是一个片内向下（递减）计数器，可以用于产生周 期性的CPU中断。定时器由每个CPU时钟周期减少1的预定标 器驱动。每次当计数器减少到0时，会产生一个定时器中断，并 且计数器重载周期值。
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
HPI支持主机与C54x DSP之间高速传输数据。 在SAM模式，DSP运行在40MHZ以下工作频率时，不 要求插入等待状态。 在HOM方式下，HPI支持更快的主机访问速度，每 50ns寻址一个字节，与C54x DSP的时钟速度无关。
外部标志 时序图
Copyright © 2003 Texas Instruments. All rights 一个可编程的定时器，它由三个寄存器 组成，分别为定时器寄存器（TIM）、定时器周期寄存器 （PRD）和定时器控制寄存器（TCR）。 片内定时器可以用于周期地产生中断。定时器的最高 分辨率为处理器的CPU时钟速度。通过带4位预定标器的 16位计数器，可以获得较大范围的定时器频率。 注：C5402有两个片内定时器
CLKMD寄存器
Copyright © 2003 Texas Instruments. All rights reserved.
软件可配置的PLL
CLKMD 各位定义
Copyright © 2003 Texas Instruments. All rights reserved.
软件可配置的PLL
Copyright © 2003 Texas Instruments. All rights reserved.
时钟模式 配置表格
Copyright © 2003 Texas Instruments. All rights reserved.
软件可配置的PLL
软件可编程PLL具有高度的灵活性，并且包括提供各种时钟 乘法器系数的时钟定标器、直接使能或禁止PLL的功能、用于延 迟转换PLL时钟模式的PLL锁定定时器。具有软件可编程PLL的 DSP器件可以选用以下两种时钟方式之一来配置： ☆ PLL模式——输入时钟（CLKIN）乘以从0.25～15共31个 系数之一，这些系数通过使用PLL电路来获得。 ☆ DIV模式——输入时钟（CLKIN）除以2或4。当使用DIV方 式时，所有的模拟电路，包括PLL电路都被禁止，以使功耗最小。 复位后，时钟模式由3个外部引脚（ CLKMD1、 CLKMD2、 CLKMD3 ）的状态所决定。
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
☆ 主机接口的基本功能描述 外部HPI包括8位的HPI数据总线，以及配置和控制接口的 控制信号。 HPI接口可以不需要任何附加逻辑连接各种主机设 备。
HPI与主机设 备连接框图
TMS320C5000™ : 片内外设
Copyright © 2003 Texas Instruments. All rights reserved.
C54x DSP的片内外设 C54x DSP的片内外设
所有C54x DSP器件都有通用I/O引脚、定时器、时钟发 生器和主机接口这四种外设，而且结构基本一致。 通过访问存储器映射控制和数据寄存器来操作和控制外 设。这些寄存器可以从外设取数据或者将数据传输到外设。 设置和清除控制寄存器的位可以使能、禁止、初始化和动态 重配置外设器件。串行口和定时器操作是通过中断或中断查 询来实现与CPU同步的。当外设不处于工作状态，内部时钟 可以关闭，因此外设在正常运行模式或节电模式下，其功耗 较低。 通常，外设寄存器被映射到第0页数据页面，寻址外设 一般需要2个时钟周期。
注：复位时，TIM和PRD被设置为最大值FFFFh，分频系数清0，启动定时器。
Copyright © 2003 Texas Instruments. All rights reserved.
时钟发生器
☆ 时钟发生器的硬件连接 ◆ 使用具有内部振荡电路的晶体振荡器——晶体振 荡器电路连接到C54x DSP的X1和X2/CLKIN引脚。另外 CLKMD引脚必须配置以使能内部振荡器。 ◆ 使用外部时钟——将一个外部时钟信号直接连接 到X2/CLKIN引脚，并且X1引脚空置不连接，内部振荡器 无效。 C54x DSP的时钟发生器包括一个内部振荡器和一个 锁相环（PLL）。目前， C54x DSP有两种类型的PLL， 有些器件具有硬件可配置的PLL电路，而其他器件具有的 是软件可编程的PLL电路。
Copyright © 2003 Texas Instruments. All rights reserved.
定时器
定时器由三个寄存器组成，分别为定时器寄存器（TIM）、 定时器周期寄存器（PRD）和定时器控制寄存器（TCR）。 ☆ 定时器寄存器（TIM）——16位的存储器映射定时器寄 存器（TIM）加载周期寄存器（PRD）的值并随计数而减少； ☆ 定时器周期寄存器（PRD）——16位的存储器映射定 时器周期寄存器（PRD）用于重载定时器寄存器（TIM）。 ☆ 定时器控制寄存器（TCR）——16位的存储器映射定 时器控制寄存器（TCR）包含定时器的控制和状态位。
Copyright © 2003 Texas Instruments. All rights reserved.
主机接口（HPI）
8位数据总线（HD0~HD7）与主机之间交换信息。因为 C54x DSP的16位字的结构，所以主机与DSP之间数据传输 必须包含两个连续的字节。专用的HBIL引脚信号确定传输的 第一个还是第二个字节。HPI控制寄存器HPIC的BOB位决定 第一个或第二个字节放置在16位字的高8位，而主机不必破坏 两个字节的访问顺序。 两个数据选通信号（/HDS1和/HDS2）、读写选通信号 （HR/W）和地址选通信号（/HAS），可以使HPI与各种工业 标准主机设备进行连接。 HPI准备引脚（HRDY）允许为准备输入的主机插入等待 状态，这样可以调整主机对HPI的访问速度。 HRDY引脚可以 自动调整适应于更快速度的C54x DSP或转换HPI模式。
定时器逻辑 框图
注：C5402的定时器1 输出只有当HPI-8被禁 止才有效，并且TOUT1 位在GPIO控制寄存器中 设置。
Copyright © 2003 Texas Instruments. All rights reserved.
定时器
定时器中断的速度可由如下公式计算：
TINT
rate
1 = t c ( C ) (TDDR + 1) × ( PRD + 1)
Copyright © 2003 Texas Instruments. All rights reserved.
硬件可配置的PLL
PLL的外部频率源可以比CPU机器周期速度要低，这个特 性可以降低因为高速开关时钟带来的高频噪声。内部振荡器或 外部时钟源为PLL提供时钟，外部时钟源或内部振荡器频率乘 以一个系数N产生内部CPU时钟。如果用户正在使用内部振荡 器电路，内部CPU时钟由时钟源除以2产生。如果用户使用外 部时钟，则内部CPU时钟为PLL X N。在一般情况下，PLL要 求一个50ms的短暂锁定时间。 C54x DSP的PLL硬件配置时钟模式是通过配置CLKMD1、 CLKMD2和 CLKMD3引脚来实现的。对于不使用PLL的器件， 其CPU时钟频率为晶体振荡器频率或外部时钟频率的一半。
Copyright © 2003 Texas Instruments. All rights reserved.