当前位置：文档之家 › dsp片内外设

dsp片内外设

  • 格式：ppt
  • 大小：939.00 KB
  • 文档页数：57

下载文档原格式

  / 57

合集下载

三大DSP系列结构之比较

三大DSP系列结构之比较

TI公司三大系列DSP芯片内部结构之比较班级：SJ1126 姓名：张晖学号：201120195012摘要：随着数字信号处理技术和集成电路技术的发展，以及数字系统的显著优越性，导致了DSP芯片的产生和迅速发展，DSP技术的地位凸显出来。

在世界上众多的DSP厂商中，德州仪器公司的DSP始终占据着较大的市场份额（45% ~60%），本文概略的介绍目前得到广泛应用的TI三大DSP处理器系列，TMS320C2000、TMS320C5000和TMS320C6000。

关键字：TI DSP正文：一、TMS320系列DSP命名TMS 320 F 2812 PGF A温度范围（缺省为L）前缀L=0 ~70℃TMX=A=-40 ~85℃TMP=Q=-40~125℃TMS=封装形式DSP PGF=176—引脚LQFP320=TMS320系列PAG=64—引脚塑料TQFPPGE=144-引脚塑料TQFPPZ=100-引脚塑料TQFP器件型号工艺C=COMSE=COMS EPROMF=Flash EEPROMLC=Low—voltage COMS（3.3V）VC=Low—voltage COMS（3V）TMS320包括了定点、浮点和多处理器数字信号处理芯片。

主要分为三种不同指令集的三大系列：TMS320C2000、TMS320C5000和TMS320C6000。

TMS320系列中的同一子系列产品具有相同的CPU结构，只是片内存储器和片内外设配置不同，同一子系列产品的软件完全兼容。

二、TMS320C2000系列TMS320C2000是作为优化控制的DS P系列。

TMS320C2000系列DSP集成CPU核和控制外设于一体，提供了高速的ADC和PWM发生器等，集成强大灵活的特定控制接口。

C2000 DSP既具有数字信号处理能力，又具有强大的事件管理能力和嵌入式控制功能，非常实用于工业、汽车、医疗和消费类市场中数字电机控制、数字电源和高级感应技术。

第5章DSP片内外设

第5章DSP片内外设

模/数转换模块方框图
模/数转换模块方框图
为讲解方便，规定排序器的状态如下： 排序器SEQ1：CONV00-CON07 排序器SEQ2：CONV08-CON15 排序器SEQ： CONV00-CON15 转换触发特性： SEQ1：软件、EVA、外部引脚，仲裁优先级高于SEQ2 SEQ2：软件、EVB，仲裁优先级低于SEQ1 SEQ： 软件、EVA、EVB、外部引脚，无仲裁优先级 为每个排序所选的模拟输入通道排序控制寄存器 （CHSELSEQn)的CONVnn位所定义。 CONVnn位为4位长,可指定16通道中的任何一个。
5.2事件管理器模块EVA/EVB 5.2事件管理器模块 事件管理器模块EVA/EVB
• 通用定时器 GPT (General Purpose Timer) • 比较单元与PWM发生器 (Pulse Width Modulation) • 捕获单元Capture • 正交脉冲编码电路QEP (Quadrature Encoder Pulse ) 240x DSP 提供两个完全相同的事件管理器模块 EVA/EVB。而24x(240,243等）DSP有一个。事件管 理器中断分为三组（INT2, INT3, INT4），每组分配一 个中断。每组中断皆有多个中断源。
5.3.2.ADC模块的寄存器 表5-1 （ADC)模块的寄存器 地址 寄存器 70A0h ADCCTRL1 70A1h ADCCTRL2 70A2h MAXCONV 70A3h CHSELSEQ1 70A4h CHSELSEQ2 70A5h CHSELSEQ3 70A6h CHSELSEQ4 70A7h AUTO_SEQ_SR
事件管理器结构图
事件管理器: 事件管理器:通用定时器 GPT
通用定时器 GPT

DSP常见问题解答

DSP常见问题解答

DSP常见问题解答如何选择外部时钟？DSP的内部指令周期较高，外部晶振的主频不够，因此DSP大多数片内均有PLL。

但每个系列不尽相同。

1)TMS320C2000系列：TMS320C20x：PLL可以÷2，×1，×2和×4，因此外部时钟可以为5MHz－40MHz。

TMS320F240：PLL可以÷2，×1，×1.5，×2，×2.5，×3，×4，×4.5，×5和×9，因此外部时钟可以为2.22MHz－40MHz。

TMS320F241/C242/F243：PLL可以×4，因此外部时钟为5MHz。

TMS320LF24xx：PLL可以由RC调节，因此外部时钟为4MHz－20MHz。

TMS320LF24xxA：PLL可以由RC调节，因此外部时钟为4MHz－20MHz。

2)TMS320C3x系列：TMS320C3x：没有PLL，因此外部主频为工作频率的2倍。

TMS320VC33：PLL可以÷2，×1，×5，因此外部主频可以为12MHz －100MHz。

3)TMS320C5000系列：TMS320VC54xx：PLL可以÷4，÷2，×1-32，因此外部主频可以为0.625MHz－50MHz。

TMS320VC55xx：PLL可以÷4，÷2，×1-32，因此外部主频可以为6.25MHz－300MHz。

4)TMS320C6000系列：TMS320C62xx：PLL可以×1，×4，×6，×7，×8，×9，×10和×11，因此外部主频可以为11.8MHz－300MHz。

TMS320C67xx：PLL可以×1和×4，因此外部主频可以为12.5MHz－230MHz。

DSP硬件系统概述

DSP硬件系统概述
• MCU顺序执行上述4个步骤,所以一个指令周期 要由多个机器周期组成.
• 而DSP并行执行上述4个步骤,所以指令周期等于 机器周期.也就是说,上述4步DSP以流水线方式 运行,提高了CPU执行速度.
• 流水线有一个建立的过程,只有在完整的流水线 时,才会发挥DSP最高效率,所以在程序中应尽量 避免破坏流水线.
DSP芯片的厂家
目前世界上生产DSP芯片的公司主要 有TI德州仪器公司,AD美国模拟器件公司 ,Technologics朗讯技术公司和Motorola摩 托罗拉公司四大公司,而TI公司则是世界上 最大的DSP芯片供应商.TMS320系列产品 就是该公司的DSP产品.
德州仪器公司的DSP产品
• DSP器件的应用对象可以分为三类 – 工业控制领域 – 低成本嵌入式应用系统 – 需要用复杂算法对大量数据进行处理 的应用
多总线结构
• 数据、地址和控制总线是微处理器访问各种部 件的基础,我们称之为3总线.
• MCU无论片内还是片外均为三总线结构,而DSP 片内为多总线结构多条数据、地址和控制总线 片外为三总线结构,有的DSP甚至片外也有多条 总线.
多总线结构：片内多条数据、地址和控制总线.
外部地址 总线
外部数 据总线
数字信号处理器的流水线
流水线结构将指令的执行分解为取指、译 码、取操作数和执行等几个阶段
– TMS320C54xx DSP 采用6级流水线 – TMS320C6xxx DSP 采用8级流水线 – TMS320C55xx DSP的流水线分为
• 指令流水线 • 执行流水线
数字信号处理器的其他特点
• 硬件乘法累加单元
• 存储器
– Flash存储器、RAM存储器
• 功耗 – 低工作电压 、休眠或空闲模式 、可编程时钟分 频器 、外围控制

《DSP片内外设》课件

《DSP片内外设》课件

DSP片内外设功能
时钟与定时器
功能：提供精确的时钟信号和定时功能 应用：用于控制DSP片内外设的运行和操作 特点：高精度、低功耗、可编程 工作模式：单次触发、循环触发、连续触发等
中断控制器
功能：处理来自片内外设的中断请求
结构：包括中断源、中断控制器、中断服务程序 工作原理：中断源产生中断请求，中断控制器接收并处理，最后由中断 服务程序执行 应用：广泛应用于实时控制系统、通信系统等领域
存储器类型：随机存取存储器（RAM）和只读存储器（ROM） 存储器大小：根据DSP芯片的型号和规格而定 存储器访问速度：直接影响DSP芯片的处理速度 存储器映射：将物理地址空间映射到逻辑地址空间，便于访问和操作
输入输出接口
输入接口：用于接收外部信号，是DSP与外部设备进行数据传输的通道 输出接口：用于将DSP处理后的信号输出到外部设备，实现控制或数据传 输功能 接口类型：并行接口、串行接口、GPIO接口等
DSP片内外设应用实例
数字音频处理应用实例
数字音频处理：将 模拟音频信号转换 为数字信号进行处 理
应用实例：音乐播 放器、语音识别系 统、音频处理软件 等
特点：高保真、低 延迟、高稳定性
技术实现：DSP片 内外设、音频编解 码算法、音频处理 算法等
图像处理应用实例
图像增强：提高图像质量，如对比度、亮度、色彩饱和度等 图像去噪：去除图像中的噪声，如高斯噪声、椒盐噪声等 图像分割：将图像中的不同区域分割开来，如边缘检测、阈值分割等 图像识别：识别图像中的物体或特征，如人脸识别、车牌识别等
接口特点：高速、稳定、灵活，可满足多种应用需求
总线结构
总线类型：数据总线、地址总 线、控制总线
数据总线：用于传输数据，如 指令、数据等

DSP原理与应用2011-第五章 TMS320F28335片内外设_ad转换SCI

DSP原理与应用2011-第五章 TMS320F28335片内外设_ad转换SCI
教学目标：
掌握TMS320F28335内核结构，例如A/D转换、串行通信接口、 串行 外设接口。
重点：
TMS320F28335内部A/DC的正确使用，串行通信接口应用。
难点：
TMS320F28335的ADC寄存器操作和串行通信寄存器操作。
教学内容分两部分
§5.1：TMS320F28335内模拟/数字转换 §5.2 ：TMS320F28335系列串行通信接口SCI和Modbus协议介绍
7
§5.1 .2 ADC有关的寄存器
控制寄存器
通道顺序选 择寄存器
结 果 寄 存 器
DSP原理与应用
2012年9月3日
8
ADC有关的寄存器（序）
控制寄存器 状态寄存器
参考电压选择寄存器 偏移电压调整寄存器
DSP原理与应用
2012年9月3日
9
§5.1.3 ADC 操作模式
根据采样模式划分，包括顺序采样和同步采样 1) 顺序采样模式（Sequential Sampling Mode）
DSP原理与应用
2012年9月3日
10
2) 同步采样模式（Simultaneous Sampling Mode）
DSP原理与应用
2012年9月3日
11
根据转换模式划分，包括： 级联模式转换和和双序列模式转换 1） 级联模式转换
DSP原理与应用
2012年9月3日
12
2） 双序列模式转换
DSP原理与应用
DSP原理与应用
4
Sequencer can be operated as two independent 8-state sequencers or as one large 16-state sequencer (i.e., two cascaded 8-state sequencers).

DSP原理与应用技术-考试知识点总结

DSP原理与应用技术-考试知识点总结

DSP原理与应用技术-考试知识点总结第一章1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。

P2图1-1-12、TMS320系列DSPs芯片的基本特点：XXX结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。

3、XXX结构：是一种将程序指令储存和数据储存分开的储存器结构。

特点：并行结构体系，是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器，每个存储器独立编址，独立访问。

系统中设置了程序和数据两条总线，使数据吞吐率提高一倍。

4、TMS320系列在XXX结构之上DSPs芯片的改进：（1）允许数据存放在程序存储器中，并被算数运算指令直接使用，增强芯片灵活性（2）指令储存在高速缓冲器中，执行指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。

5、XXX结构：将指令、数据、地址存储在同一存储器中，统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址，取指令和去数据都访问同一存储器，数据吞吐率低。

6、流水线操作：TMS320F2812采用8级流水线，处理器可以并行处理2-8条指令，每条指令处于流水线的不同阶段。

解释：在4级流水线操作中。

取指令、指令译码、读操作数、执行操作可独立地处理，执行完全重叠。

在每个指令周期内，4条不同的指令都处于激活状态，每条指令处于不同的操作阶段。

7、定点DSPs芯片：定点格式工作的DSPs芯片。

浮点DSPs芯片：浮点格式工作的DSPs芯片。

（定点DSPs可以浮点运算，但是要用软件。

浮点DSPs 用硬件就可以）8、DSPs芯片的运算速度衡量标准：指令周期（执行一条指令所需时间）、MAC时间（一次乘法和加法的时间）、FFT执行时间（傅立叶运算时间）、MIPS（每秒执行百万条指令）、MOPS（每秒执行百万次操作）、MFLOPS （每秒执行百万次浮点操作）、BOPS（每秒十亿次操作）。

DSP(知识点+思考题)

DSP(知识点+思考题)

DSP复习要点第一章绪论1、数的定标：Qn表示。

例如：16进制数2000H=8192，用Q0表示16进制数2000H=0.25，用Q15表示2、‟C54x小数的表示方法：采用2的补码小数；．word 32768 *707／10003、定点算术运算：乘法：解决冗余符号位的办法是在程序中设定状态寄存器STl中的FRCT位为1，让相乘的结果自动左移1位。

第二章CPU结构和存储器设置一、思考题：1、C54x DSP的总线结构有哪些特点？答:TMS320C54x的结构是围绕8组16bit总线建立的。

（1）、一组程序总线(PB)：传送从程序存储器的指令代码和立即数。

（2）、三组数据总线(CB，DB和EB)：连接各种元器件，（3）、四组地址总线（PAB，CAB，DAB和EAB)传送执行指令所需要的地址。

2、C54x DSP的CPU包括哪些单元？答:'C54X 芯片的CPU包括:（1）、40bit的算术逻辑单元（2）、累加器A和B（3）、桶形移位寄存器（4）、乘法器/加法器单元（5）、比较选择和存储单元（6）、指数编码器（7）、CPU状态和控制寄存器（8）、寻址单元。

1）、累加器A和B分为三部分：保护位、高位字、地位字。

保护位保存多余高位，防止溢出。

2）、桶形移位寄存器：将输入数据进行0~31bits的左移（正值）和0~15bits的右移（负值）3）、乘法器/加法器单元：能够在一个周期内完成一次17*17bit的乘法和一次40位的加法4）、比较选择和存储单元：用维比特算法设计的进行加法/比较/选择运算。

5）、CPU状态和控制寄存器：状态寄存器ST0和ST1，由置位指令SSBX和复位指令RSBX控制、处理器模式状态寄存器PMST2-3、简述’C54x DSP的ST1，ST0，PMST的主要功能。

答：’C54x DSP的ST1，ST0，PMST的主要功能是用于设置和查看CPU的工作状态。

•ST0主要反映处理器的寻址要求和计算机的运行状态。

DSP原理及应用TMS320C54x片内外设及应用实例

DSP原理及应用TMS320C54x片内外设及应用实例

应用领域拓展
随着数字信号处理技术的不断发展，DSP的应用领 域也在不断拓展，需要不断探索新的应用场景和市 场需求。
人才培养和生态系统建设
为了推动DSP技术的发展和应用，需要加强 人才培养和生态系统建设，建立完善的开发 环境和工具链。
06
参考文献
参考文献
1
[1] 张雄伟, 杨吉斌. 数字信号处理——原理、算 法与实现[M]. 北京: 清华大学出版社, 2011.
应用场景
在音频处理、信号测量、控制系统 等领域广泛应用。
存储器和I/O引脚
存储器和I/O引脚功能
01
TMS320C54x芯片具有外部存储器和多个I/O引脚，用于扩展外
部存储空间和连接外设。
工作原理
02
通过读写外部存储器实现数据存储，I/O引脚用于输入输出电平
信号。
应用场景
03
在数据存储、外设控制、信号采集等方面具有广泛应用。
FFT在TMS320C54x上的实现
TMS320C54x的硬件结构支持FFT运算，其乘法器和累加器运算单元可以高效地完成 FFT计算。在实现FFT时，需要注意数据的位序和存储方式。
FFT应用实例
通过FFT算法，可以分析语音、图像、雷达等信号的频谱成分，从而实现信号的频域分 析、滤波、调制解调等功能。
TMS320C54x的优势与局限性
• 丰富的外设接口：TMS320C54x系列DSP具有多种外设接口， 如串行通信接口、并行输入输出接口等，方便与外部设备进行 数据交换。
TMS320C54x的优势与局限性
价格较高
由于TMS320C54x系列DSP采用高性能的制程技术和复杂的内 部结构，导致其价格较高，增加了应用成本。

第六章DSP片内外设

第六章DSP片内外设

6.2.2 定时器的控制寄存器TCR
15 ~ 12 11 10 9~6 5 4 3~0
TCR 0026h
保留
Soft
Free
PSC
TRB
TSS
TDDR
保留位
软件调试控制位
预定标 计数器
重新 加载位
停止 状态位
分频 系数
① 保留位：总是读为0； ② 软件调试控制位：控制 调试断点时定时器的工作；
Soft 0 1
6.2 可编程定时器
6.2.1 定时器的结构及特点
• C5402内部有定时器0和定时器1两个定时器。结构一样. • 每个定时器有3个控制寄存器，都是存储器映像寄存器 TIM定时器寄存器:是减1计数器，可加载周期寄存器PRD的 值，并随计数减少。
PRD定时器周期寄存器:PRD中存放定时器的周期计数值，
定时器的中断周期
TCLK (TDDR 1) ( PRD 1)
定时器的工作过程
or 3 or 2
(3) 提供一些必须的特殊功能。如JTAG口、等待状态发生 器等。
片内外设分为两大类： 片内外设:串行接口、定时器、通用I/O引脚和标准主机接 口(HPI8)等。
增强型外设:多通道缓冲串口(McBSP)、主机接口(8位增强
HPI－8、16位增强HPI－16)、直接存储器访问（DMA)控 制器等。 控制寄存器:被映射到数据存储空间的第0页(地址20h～
1、复位PLLNDIV,选择DIV方式。 2、检测PLL状态，即读PLLSTATUS位，若该位为0，表明已经 切换到DIV方式。 3、根据要切换的倍频，选择PLLNDIV,PLLDIV,PLLMUL 的组合。 4、根据所需要的牵引时间，设置PLLCOUNT的当前值。 5、设定CLKMD寄存器。

dsp简介

dsp简介

DSP的产生和发展世界上第一片DSP芯片是1978年AMI公司的S2811，1979年美国Intel公司宣布生产的商用可编程器件2920是DSP芯片的一个主要标志。

但是，这两种芯片内部都没有现代DSP芯片所必须的单周期乘法器。

1980年，日本NEC公司推出的μPD7720是第一片具有硬件乘法器的商用DSP芯片。

美国德州仪器公司(TI公司)在1982年成功推出其第一代DSP 芯片TMS32010及其系列产品。

第一个采用CMOS工艺生产浮点DSP芯片的是日本的日立（Hitachi）公司，该公司于1982年推出了浮点DSP芯片。

而第一片高性能的浮点DSP芯片是AT&T公司于1984年推出的DSP32。

飞思卡尔（Freescale）公司的前身摩托罗拉公司半导体部，1986年推出了定点处理器MC56001。

1990年推出了与IEEE浮点格式兼容的浮点DSP芯片MC96002。

到2005年，飞思卡尔公司推出了56F8300系列的定点DSP，如56F83367、56F8334等。

美国模拟器件公司(Analog Devices, 简称AD)也相继推出了一系列具有自己特点的DSP 芯片,其定点DSP 芯片有ADSP2101/2103/2105 、ASDP2111/2115 、ADSP2161/2162/2164 以及ADSP2171/2181 等。

经过30多年的不断技术创新，DSP芯片得到了突飞猛进的发展，主要表现在以下几个方面：(1) 制造工艺不断提高。

(2) 片内存储器容量不断加大。

(3) 内部结构日益完善，片内外设接口不断丰富。

(4) 处理速度不断加快。

(5) 运算精度不断提高。

(6) 开发工具更加智能化，功能也日益强大。

DSP处理器的结构和特点为了实现高速数字信号处理以及实时地进行系统控制，DSP芯片一般都采用了不同于通用CPU和MCU的特殊软硬件结构。

尽管不同公司的DSP其结构不尽相同，但是在处理器结构、指令系统等方面有许多共同点。

DSP知识点复习

DSP知识点复习
DSP技术及应用
22
TMS320C54x的指令系统符号和意义见P51-53
表3-1
DSP技术及应用
23
寻址方式
C54共有7种基本寻址方式

立即寻址
绝对寻址 累加器寻址


直接寻址
间接寻址 存储器映像寄存器寻址

堆栈寻址
DSP技术及应用
24
寻址方式
• 循环寻址的算法： If 0≤index+step〈BK； Index =index+step； Else if index+step ≥BK； Index =index+step-BK； Else if index+step〈0； Index =index+step+BK；
DSP技术及应用
25
寻址方式

循环寻址
使用循环寻址时，必须遵循以下三个原则：
① 循环缓冲区的长度 R<2N，且地址从一个低N位为0的地址开始； ② 步长小于或等于循环缓冲区的长度； ③ 所使用的辅助寄存器必须指向缓冲区单元。
DSP技术及应用
26
指令系统
TMS320C54X共有129条指令 按功能分为4大类（每大类又分为若干小类） ：
DSP技术及应用
5
TMS320C54x硬件结构框图
TMS320C54x内部结构（3大块） (1)CPU：包括算术逻辑运算单元(ALU)、乘法器、 累加器、移位寄存器、各种专门用途的寄存器、地址生 成器及内部总线。 (2)存储器系统：包括片内程序ROM、片内单访问的 数据RAM和双访问的数据RAM、外接存储器接口。 (3)片内外设与专用硬件电路：包括片内定时器、 各种类型的串口、主机接口、片内锁相环(PLL)、时钟 发生器及各种控制电路。

第2章TMS320F2812DSP内部结构

第2章TMS320F2812DSP内部结构

内容摘要
TMS320C2000概述 2.1 TMS320F2812中央处理单元 2.2 TMS320F2812存储器配置 2.3 TMS320F2812的引导加载方式 2.4 TMS320F2812的低功耗模式
2
TMS320C2000概述
TMS320C2000是TI公司继第二代定点DSP 处理器TMS320C2X和第三代定点DSP处理器 TMS320C5X之后出现的一种低价格、高性能的 定点DSP芯片。 主要包括: TMS320C24X、TMS320C28X两个子系列。
EVA/EVB
16通道
12位ADC
XRS
X1/XCLKIN X2 XF_XPLLDIS
系统控制 （振荡器、 PPL、外设时 钟、低功耗模 式、看门狗）
RS
CLKIN 存储器总线 外设总线
26
代码保护的模块
2.1.1 TMS320F2812CPU内部结构
TMS320F2812中包含一个高性能低功耗的32位 定点CPU内核，它主要负责DSP内部指令的控制和 数据的处理，主要由CPU内部寄存器、总线及相应 控制逻辑组成： 1．32位中央算术逻辑单元（CALU） 2．32位累加器（ACC） 3．能进行16bit×16bit或32bit×32bit定点乘法运 算的硬件乘法器（MUL） 4．桶形移位器 5．辅助寄存器算术单元（ARAU）及地址产生逻辑 6. 程序地址产生器及控制逻辑
Register Bus / Result Bus Data/Program-write Data Bus (32) Data-write Address Bus (32)
乘法器
Program Bus Data Bus
32 16 32
操作数1

DSP 第9讲 片上外设

DSP 第9讲 片上外设

§9.3.2 定时器操作—续
定时器中断的周期： TOUT周期＝(TDDR+1)×(PRD+1) ×CLKOUT CLKOUT为CPU时钟周期， PRD为定时器周期值， TDDR为定时器分频系数。 当复位时，PRD=FFFFH，TIM=FFFFH， TDDR=0H，TSS=0 （可见复位时，定时器已经开始工作）
(4)设置PLLCOUNT位为所期望的锁定时间。
§9.4.3 软件可配置的PLL—续
注：在除以2模式和除以4模式之间的转换是不可能的。为了 转换这两种模式，时钟发生器必须首先设置为PLL模式， 然后设置回期望的除数配置的DIV模式。 例：将时钟模式从PLL×(X)转换为PLL× 1： STM #0b，CLKMD ；转换为DIV模式 TstStatu： LDM CLKMD，A AND #1b，A ；查询PLLSTATUS位 BC TstStatu，ANEQ STM #0000 0 01111101 111b，CLKMD ；转换为PLL×1模式
Soft
0
位10
Free
0
位9～6 位5
PSC
-
TRB
位4
TSS
0
位3～0
TDDR
0000
§9.3.2 定时器操作


主定时器模块：由PRD和TIM组成 预定标器模块：由TCR的TDDR和PSC位组成 定时器由CPU提供时钟 系统复位
定时器重载 定时器分频系数(4bit) 预定标计数器(4bit) 0：启动 1：停止 定时器中断送到 CPU 定时器输出引 脚（84）
VDD
晶体振荡器
NC GND
§9.4.2 硬件可配置的PLL

硬件配置的PLL：就是通过配置C54x的3个引脚CLKMD1、 CLKMD2和CLKMD3的状态，来选定时钟方式。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。

第六章：片内外设 ——可编程定时器 初始化定时器：
(1) 将TCR中的TSS位置1，停止定时器。
(2。
(4) 重新启动定时器。TSS位为0，TRB位为l, 以重载定时器周期值， 使能定时器。
使能定时器中断(假定INTM=1)： (1) 将IFR中的TINT位置1，清除尚未处理完(挂起)的定时器中断。 (2) 将IMR中的TINT位置l，使能定时器中断。 (3) 可以将ST1中的INTM位清0，使能全局中断。
控制扩展寄存器(BSPCE)控制，其各位的定义如表6-5所示。
第六章：片内外设 ——串行口 缓冲工作模式的操作过程
其功能主要由自动缓冲单元ABU来完成
• 自动缓冲单元(ABU)可独立于CPU自动完成控制串行口与固定 缓冲内存区中的数据交换。它包括
地址发送寄存器(AXR)
块长度发送寄存器(BKX) 地址接收寄存器(ARR) 块长度接收寄存器(BKR) 串行口控制寄存器(BSPCE) • 当发送或接收缓冲区的一半或全部满或空时，ABU才产生CPU 的中断，避免了CPU直接介入每一次传输带来的资源消耗。
• ABU利用独立于CPU的专用总线，让串行口直接读/写C54x内 部存储器。这样可以使串行口处理事务的开销最省，并能达到 较快的数据率。 • BSP有两种工作方式：非缓冲方式和自动缓冲方式。
• ABU具有自身的循环寻址寄存器组，每个都与地址产生单元 相关。发送和接收缓冲存储器位于一个指定的C54x DSP内部存 储器的2K字块中。该块可作为通用的存储器，但却是唯一的自 动缓冲能使用的存储块。
第六章：片内外设 ——可编程定时器 CounterSet .set 100 PERIOD .set 49999 .asg AR1,Counter ；定义计数次数 ；定义计数周期 ；AR1做计数指针，重 新命名以便识别 STM #CounterSet,Counter ；设计数器初值 STM #0000000000010000B,TCR ；停止计数器 STM #PERIOD,TIM ；给TIM设定初值49999 STM #PERIOD,PRD ；PRD与TIM一样 STM #0000011001101001B,TCR；开始定时器 STM #0008H,IMR ；开TIME0的中断 RSBX INTM ；开总中断 NOP B End
(3) 有复位功能。
(4) 可以选择调试断点时定时器的工作方式。
第六章：片内外设 ——可编程定时器 6.2.2 定时器的控制寄存器TCR PSC (9～6位): 定时器预定标计数器。当PSC中的数值减到0后， TIM减1 ， TDDR中的数加载到PSC; TRB(5位): 定时器重新加载控制位。复位片内定时器。当TRB置 位时，TIM重新装载PRD的值，PSC重新装载TDDR中的值。 TSS(4位):定时器停止位，TSS=0 定时器开始工作，TSS=1 定
第六章：片内外设
第6章
DSP片内外设
•可编程定时器 •串行口 •主机接口 •通用I/O •软件等待状态发生器 •分区转换逻辑
第六章：片内外设
——概述
6.1
DSP片内外设概述
含义: DSP的片内外设是集成在芯片内部的外部设备。
访问:CPU核对片内外设的访问是通过对相应的控制寄
存器的访问来完成的。 优点： (1) 片内外设访问速度快。 (2) 可以简化电路板的设计。如将A/D转换、D/A转换、 定时器集成在片内。 (3) 提供一些必须的特殊功能。如JTAG口、等待状态发 生器等。
End:
第六章：片内外设 ——可编程定时器 中断服务程序：TINT0_ISR TINT0_ISR: PSHM ST0 ；保护ST0，因要改变TC BANZ Next，*Counter；计数器不为0，计数器减
1，退出中断
STM #CounterSet，Counter ； BITF *AR2，#1 ；计数器为0, 根据当前XF的状态，
；分别到setXF或ResetXF
setXF：
ResetXF：
BC ResetXF，TC SSBX XF ST #1，*AR2 B Next RSBX XF ST #0， *AR2
；置XF为高
；置XF为低
第六章：片内外设 ——可编程定时器 Next： POPM RETE end ST0
第六章：片内外设 ——串行口
(7) 可以以查询和中断两种方式工作。
第六章：片内外设 ——串行口 2.串行口控制寄存器(SPC) • 串行口的操作是由串行口控制寄存器(SPC)决定的。
• SPC寄存器的控制位及功能如表6-4所示。
• 要复位和重新配置串行口，需要对SPC寄存器写两次。 第一次，对SPC寄存器的RRST和XRST位写0，其余位写入所 希望的配置。 第二次，对SPC寄存器的RRST和XRST位写1，其余位是所希 望的配置，再一道重新写一次。
TIM重载用。 TCR定时器控制寄存器:TCR包含定时器的控制和状态位，控制 定时器的工作过程。
第六章：片内外设 ——可编程定时器
主定时器模块(由PRD和TIM组成) 预定标器模块(由TCR的TDDR和PSC位组成)。
第六章：片内外设 ——可编程定时器
主要特点：
(1)定时器是一个减计数器。
(2)由16位计数器和4位预分频计数器组成。16 位计数器的触发脉冲由预分频计数器提供，预 分频计数器由CPU工作时钟决定。
时器停止
TDDR(3～0位): 当PSC减为0时，TDDR中的值被装载到PSC中
第六章：片内外设 ——可编程定时器 6.2.3 定时器的操作过程 •PSC由CPU提供时钟，每个CPU时钟信号将使PSC减1 。 •TDDR的内容重新加载到PSC。 •TIM由预定标器PSC提供时钟，每个来自预定标块的输出时钟使 TIM减l。 PRD中的内容重新加载到TIM。 定时器的中断周期 = TC LK (TT D D R 1) (T P R D 1)
第六章：片内外设 ——串行口 2. 缓冲串行口的控制寄存器(6个)
•
• • • • •
数据接收寄存器(BDRR)
数据发送寄存器(BDXR) 控制寄存器(BSPC): 控制扩展寄存器(BSPCE) 数据接收移位寄存器(BRSR) 数据发送移位寄存器(BXSR)
缓冲串行口在标准串行口的基础上新增了许多功能，这些特殊功能受
第六章：片内外设 ——串行口 3.操作过程:
发送数据时，数写到DXR→XSR → DX引脚输出。在发送期间，
DXR中的数据复制到XSR后，串行口控制寄存器(SPC)中的发送
准备好(XRDY)位由0变为1，随后产生一个串行口发送中断(XINT) 信号，通知CPU可以对DXR重新加载。
接收数据时，来自DR引脚的数据→ RSR → DRR，CPU从
第六章：片内外设 ——串行口 6.3.1 标准同步串行口(SP)
1.结构:
• 2个存储器映像寄存器用于传送数据 接收数据寄存器(DRR) 发送数据寄存器(DXR) • 一个串口控制寄存器(SPC)
• 每个串行口的发送和接收部分都有独立的时钟、帧同步脉冲以
及串行移位寄存器。 接收移位寄存器(RSR)、 发送移位寄存器(XSR)
第六章：片内外设 ——串行口 2) 串口中断服务程序
(1) 保存当前工作状态到堆栈中。
(2) 读DRR或写DXR或同时操作，从DRR读出的数据写入存储器 中，将要发送的数据从存储器中取出写入DXR。 (3) 恢复现场。 (4) 用RETE从中断子程序返回。
第六章：片内外设 ——串行口 6.3.2 带缓冲的串行接口(BSP) 结构和特点: • 缓冲串行口在标准同步串行口的基础上增加了一个自动缓冲 单元(ABU)，并以CLKOUT频率计时。
第六章：片内外设 ——可编程定时器
【例6.1】 利用定时器Timer0在XF引脚产生周期为1s
的方波。
分析：设f=100MHz，
定时最大值是：1 0 (n s) 2 4 2 1 6
=10(ms)，
要输出1s的方波，1和0分别为500ms.
可定时5ms，再在中断程序中加个100计数器，
定时器周期=10ns×(1+9)×(1+49999)=5ms。
DRR中读出数据。当RSR的数据复制到DRR后，SPC中的接收数 据准备好(RRDY)位由0变为l，随后产生一个串行口接收中断
(RINT)信号，通知CPU可以从DRR中读取数据。
串行口是双缓冲的，发送和接收都是自动完成，用户只需检测 RRDY或XRDY位来判断可否继续发送或接收数据。
第六章：片内外设 ——串行口
串行口传送数据的一种连接
第六章：片内外设 ——串行口 4.实例: (操作以中断的方式完成)
1) 串口的初始化
(1) 复位，并将0x0038写入SPC，初始化串口。 (2) 将0x00C0h写入IMR，清除任何挂起的串行接口中断。 (3) 将0x00C0h和IMR求或逻辑运算，使能串行接口中断。 (4) 清除ST1的INTM位，使能全局中断。 (5) 将0x00F8h写入SPC，启动串行接口。 (6) 将第一个数据写入DXR。
第六章：片内外设
——概述
片内外设:串行接口、定时器、通用I/O引脚和标准主机接口
(HPI8)。
增强型外设:多通道缓冲串口(McBSP)、主机接口(8位增强HPI－ 8、16位增强HPI－16)、直接存储器访问（DMA)控制器。 控制寄存器:被映射到数据存储空间的第0页(地址20h～5Fh)。表 6-1。 •所有的C54x DSP的CPU结构及功能完全相同，但是片内的外设 配置多少不同。本章将以C5402 DSP为主介绍 .
第六章：片内外设 ——串行口
综上所述，自动缓冲过程可归纳为：
① ABU完成对缓冲存储器的存取。
② 工作过程中地址寄存器自动增加，直至缓冲区的底 部。到底部后，地址寄存器内容恢复到缓冲存储器区顶 部。 ③ 如果数据到了缓冲区的一半或底部，就会产生中断， 并更新BSPEC中的XH/RH，以表明那一部分数据已经 被发送或接收。 ④ 如果选择禁止自动缓冲功能，当数据过半或到达缓 冲区底部时，ABU会自动停止缓冲功能。