脉冲边沿检测器

的电路结构与动作特点由两个与非门互耦而成的RS锁存器【图4.2.2（a）】是各种触发器的基本单元电路，它有两个低电平有效的数据输入端(S--：置位输入；R--：复位输入)和一对互补的数据输出端(Q和Q--)。

Q=1,Q--=0时，锁存器处于置位状态；Q=0,Q--=1时，锁存器处于复位状态。

S--和 R--有四种组合，如果S--无效，R--无效，锁存器的状态将与初态相同；如果S--有效，R--无效，锁存器的状态将为Q=1,Q--=0；如果S--无效，R--有效，锁存器的状态将为Q=0,Q--=1；如果S--有效，R--有效，锁存器的状态将是不确定的。

如何理解最后一种输入组合呢？图4.2.2 用与非门组成的基本RS触发器（a）电路结构RS锁存器可以（并且只可以）存储一个二进制位，要么存储1，要么存储0。

如果我们想存储1，就在 S--端加上一个负脉冲。

所谓的负脉冲，就是一个由高电平跳变到低电平，然后再由低电平跳变到高电平的信号。

当 S--由高电平跳变到低电平时，S--=0，R--=1，Q=1,Q--=0，锁存器的状态为1；当 S--由低电平跳变到高电平时，S--=1，R--=1，锁存器的状态保持不变，仍为1。

换句话说，负脉冲到来时，锁存器的状态为1；负脉冲消失后，锁存器维持这个一状态。

同理，如果我们想存储0，我们就在 R--端加上一个负脉冲。

那么，同时在 S--端和 R--端加上负脉冲是什么意思呢？难道既要存储1，又要存储0？显然，这种要求在逻辑上是矛盾的，也是无法实现的。

我们不可能提出这种无理要求。

那么，这种输入组合又是怎么出现的呢？哇！一定是干扰（或噪声）在作怪！干扰的存在，可能会使锁存器误动作。

假如我们要存储“1”，我们就在S--端加上一个负脉冲P1当P1到来时，S--=0，R--=1，Q=1,Q--=0。

如果P1结束前，在 R--端出现一个干扰脉冲P2，那么我们有S--＝0，R--＝0，Q=1, Q--=1，问题就发生了。

异步信号同步器设计(2)时间：2011-09-19 14:59 作者：赵信来源：网站投稿三、异步电路中同步的三种方法如果使用GALS设计电路，那么就需要将异步信号进行同步处理，那么同步处理最大的问题就是如何消除亚稳态，本章将主要介绍四种同步方法。

3.1 电平同步器只要在采到异步信号等待足够长的时间，处在亚稳态的触发器就会恢复到一个有效地电平上，这个延时通常通过在采到异步信号的触发器后面再加入一级触发器来实现，也就是说异步信号只有在经过目的时钟域的两级触发器采样后才会对目的时钟域的后续电路起作用。

这样的双触发器构成的异步信号采样逻辑被称为电平同步器。

这些策略不能够消除亚稳态，只是减小亚稳态。

同步使用的两个触发器，这两个触发器之间只要满足hold的要求即可。

注意，如果两个以上的关联信号，需要使用特别的方法，不能使用该方法。

该方法电路如下所示：图4 电平同步器值得注意的是如果第一级触发器进入亚稳态状态，而恢复到稳定电平需要的时间很大，那么第二级触发器很可能采到的数据也是亚稳态状态。

但是事实上实际电路的极小噪声和环境的变化都会是触发器脱离亚稳态状态，所以经过两级触发器同步的后，信号出现亚稳态的可能性就会减小到可以忽略的地步。

如果对性能要求比较高的系统，可以增加同步触发器的级数，来获取更好的稳定性，但是代价是付出更多的同步延时。

这种方法要求两个触发器足够近，时钟的偏斜比较小，且两个触发器之间要满足hold要求。

3.2 脉冲同步器脉冲同步器如下图所示：图5 脉冲同步器波形如下：图6 脉冲同步器波形这种方法的功能是将一个时钟域的单时钟周期信号转换为另一个时钟域的单周期信号，这种方法的局限是两个脉冲之间必须有最小的时间间隔，如果两个脉冲离的太近，那么在同步时钟域的两个脉冲就可能相邻，导致在同步时钟域的信号可能大于一个时钟时钟周期。

如果两个脉冲信号非常近，那么同步器将检测不到任何一个脉冲，一般要求两个脉冲的时间间隔大于两个接受时钟周期。

㊀２０２０年㊀第１２期仪表技术与传感器Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ２０２０㊀Ｎｏ．１２㊀基金项目：国家科技重大专项（２０１７ＺＸ０２１０１００６－００３）收稿日期：２０１９－１２－１０纳米光刻调焦调平传感器光电探测系统设计龚士彬１，２，３，谢冬冬１，３，武志鹏１，３，宗明成１，２，３（１．中国科学院微电子研究所，北京㊀１０００２９；２．中国科学院大学，北京㊀１０００４９；３．中国科学院微电子研究所微电子器件与集成技术重点实验室，北京㊀１０００２９）㊀㊀摘要：针对光刻机调焦调平传感器的高实时性数据采集的设计需求，设计了一种多通道同步采集的光电探测系统㊂该系统使用ＦＰＧＡ作为数据处理和逻辑控制核心，实现了２１个通道测量数据的实时采集和高速传输，与硅片台位置同步以保证测量数据与被测位置间的同步性，利用高速差分串行传输和ＰＣＩｅ协议完成数据的高速传输，并由上位机软件保存数据㊂实验结果证明该系统测量精度好于４ｎｍ，并可稳定采集调焦调平传感器的测量结果㊂关键词：光刻机；调焦调平；探测系统；同步性；实时数据采集；多通道中图分类号：ＴＰ２７４㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２０）１２－０００６－０４ＤｅｓｉｇｎｏｆＰｈｏｔｏｅｌｅｃｔｒｉｃＤｅｔｅｃｔｉｎｇＳｙｓｔｅｍｆｏｒＦｏｃｕｓｉｎｇａｎｄＬｅｖｅｌｉｎｇＳｅｎｓｏｒｉｎＮａｎｏｓｃａｌｅＬｉｔｈｏｇｒａｐｈｙＧＯＮＧＳｈｉ⁃ｂｉｎ１，２，３，ＸＩＥＤｏｎｇ⁃ｄｏｎｇ１，３，ＷＵＺｈｉ⁃ｐｅｎｇ１，３，ＺＯＮＧＭｉｎｇ⁃ｃｈｅｎｇ１，２，３（１．ＩｎｓｔｉｔｕｔｅｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，ＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅｓ，Ｂｅｉｊｉｎｇ１０００２９，Ｃｈｉｎａ；２．ＵｎｉｖｅｒｓｉｔｙｏｆＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅｓ，Ｂｅｉｊｉｎｇ１０００４９，Ｃｈｉｎａ；３．ＫｅｙＬａｂｏｒａｔｏｒｙｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓＤｅｖｉｃｅｓ＆ＩｎｔｅｇｒａｔｅｄＴｅｃｈｎｏｌｏｇｙ，ＩｎｓｔｉｔｕｔｅｏｆＭｉｃｒｏｅｌｅｃｔｒｏｎｉｃｓ，ＣｈｉｎｅｓｅＡｃａｄｅｍｙｏｆＳｃｉｅｎｃｅｓ，Ｂｅｉｊｉｎｇ１０００２９，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｆｏｒｔｈｅｒｅｑｕｉｒｅｍｅｎｔｏｆｈｉｇｈｒｅａｌ⁃ｔｉｍｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｏｆｆｏｃｕｓｉｎｇａｎｄｌｅｖｅｌｉｎｇｓｅｎｓｏｒｓｉｎｔｈｅｌｉｔｈｏｇｒａｐｈｙｓｙｓｔｅｍ，ａｍｕｌｔｉｃｈａｎｎｅｌｓｙｎｃｈｒｏｎｏｕｓｐｈｏｔｏｅｌｅｃｔｒｉｃｄｅｔｅｃｔｉｎｇｓｙｓｔｅｍｗａｓｄｅｓｉｇｎｅｄ．ＴｈｅｐｈｏｔｏｅｌｅｃｔｒｉｃｄｅｔｅｃｔｉｎｇｓｙｓｔｅｍｗａｓｂａｓｅｄｏｎＦＰＧＡａｓｔｈｅｃｏｒｅｏｆｄａｔａｐｒｏｃｅｓｓｉｎｇａｎｄｌｏｇｉｃｃｏｎｔｒｏｌｔｏｒｅａｌｉｚｅｔｈｅ２１ｒｅａｌ⁃ｔｉｍｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｃｈａｎｎｅｌｓａｎｄｈｉｇｈ⁃ｓｐｅｅｄｄａｔａｔｒａｎｓｍｉｓ⁃ｓｉｏｎ．Ｔｈｅｓｙｓｔｅｍｓｙｎｃｈｒｏｎｉｚｅｄｗｉｔｈｔｈｅｗａｆｅｒｓｔａｇｅｔｏｅｎｓｕｒｅｔｈｅｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｂｅｔｗｅｅｎｔｈｅｍｅａｓｕｒｅｍｅｎｔｄａｔａａｎｄｔｈｅｍｅａｓｕｒｅｄｐｏｓｉｔｉｏｎ．Ｈｉｇｈ⁃ｓｐｅｅｄｄｉｆｆｅｒｅｎｔｉａｌｓｅｒｉａｌｔｒａｎｓｍｉｓｓｉｏｎａｎｄＰＣＩｅｗｅｒｅｕｓｅｄｔｏｒｅａｌｉｚｅｔｈｅｈｉｇｈ⁃ｓｐｅｅｄｄａｔａｔｒａｎｓｍｉｓｓｉｏｎｗｈｅｎｓａｖｉｎｇｄａｔａｔｏｕｐｐｅｒｃｏｍｐｕｔｅｒｓｏｆｔｗａｒｅ．Ｅｘｐｅｒｉｍｅｎｔｓｓｈｏｗｔｈａｔｔｈｅｍｅａｓｕｒｅｍｅｎｔａｃｃｕｒａｃｙｉｓｂｅｔｔｅｒｔｈａｎ４ｎｍ，ａｎｄｔｈｅｓｙｓｔｅｍｃａｎｓｔａｂｌｙｃｏｌｌｅｃｔｔｈｅｍｅａｓｕｒｅｍｅｎｔｒｅｓｕｌｔｓｏｆｔｈｅｆｏｃｕｓｉｎｇａｎｄｌｅｖｅｌｉｎｇｓｅｎｓｏｒ．Ｋｅｙｗｏｒｄｓ：ｌｉｔｈｏｇｒａｐｈｙｍａｃｈｉｎｅ；ｆｏｃｕｓｉｎｇａｎｄｌｅｖｅｌｉｎｇ；ｄｅｔｅｃｔｉｎｇｓｙｓｔｅｍ；ｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ；ｒｅａｌ⁃ｔｉｍｅｄａｔａａｃｑｕｉｓｉｔｉｏｎ；ｍｕｌｔｉｃｈａｎｎｅｌ０㊀引言光刻机是集成电路生产制造过程中的关键设备之一㊂提高光刻机曝光分辨率通常有两种方式 缩短光源波长λ和增大数值孔径ＮＡ，但同时会造成镜头的焦深范围变小［１］㊂在２０／１４ｎｍ节点，关键光刻层的焦深已经只有６０ｎｍ左右，曝光时的对焦精度必须控制在１０ｎｍ以下［２］㊂为保证不离焦，光刻机在测量位置测量晶圆表面形貌，在曝光位置调整其曝光时的姿态［３］㊂光刻机利用调焦调平传感器测量晶圆高度，主流厂商都采用了基于光学三角法的测量技术［４］㊂ＡＳＭＬ公司的调焦调平传感器采用了归一化分时差分测量方法，将一组差分形式的测量光斑由光弹调制器分时成像在光电探测器上［５－７］㊂计算机根据测量结果计算出晶圆高度，绘制出晶圆表面的形貌图㊂国内研究机构和ＳＭＥＥ公司的光刻机均采用ＶＭＥ控制系统控制调焦调平传感器实现硅片形貌的测量和对焦控制㊂上述的调焦调平实现方法存在２个导致同步性差的因素：在分时差分测量方法中，前后两次所采数据实际对应晶圆上的不同位置，从而产生时延误差；操作系统的任务调度存在延时，造成测量的晶圆形貌与实际的晶圆形貌存在偏移㊂针对分时差分测量的缺点，本文提出一种基于空间分光的调焦调平传感器同步光电探测系统㊂本探测系统采用多通道同步采集方法进行光电转换，解决㊀㊀㊀㊀㊀第１２期龚士彬等：纳米光刻调焦调平传感器光电探测系统设计７㊀㊀分时采集造成的时延误差；并针对软件延时造成的形貌偏差问题，在探测系统上引入硅片台位置同步机制，即使用硬件电路保存硅片台位置㊂１㊀调焦调平实现原理调焦调平传感器利用光学三角法和空间分光技术测量晶圆表面各个曝光区域内的高度，硅片台根据该高度数据调整晶圆的位置和姿态，以保证曝光区域位于焦深范围内㊂光学三角法的测量原理如图１所示，其中Ａ㊁Ｂ分别为投影光栅和探测光栅，ｈ１㊁ｈ２对应同一反射面在不同时刻的表面位置㊂在给定入射角α时，若反射面向下移动距离ｈ，反射光的位置对应移动Δｘ㊂根据式（１）所示的几何关系可算得反射面的相对位置㊂ｈ＝Δｘ２ｓｉｎα（１）空间分光的过程如图２所示，投影光栅的条纹由双远心成像系统成像在晶圆表面，晶圆表面反射后再次经过双远心成像系统成像在探测光栅㊂探测光栅图１㊀光学三角法高度测量原理图的前面板依次粘贴着偏振片和分光晶体，于是投影光栅像由偏振片起偏，分光晶体将起偏的投影光栅像分离为在垂直方向上相差半个条纹周期的ｏ光和ｅ光，如图２（ｂ）所示㊂随后经探测光栅调制形成图２（ｄ）所示条纹㊂根据光学三角法原理，晶圆表面高度的变化会造成投影光栅像在垂直于光栅条纹的方向上移动，从而改变调制后ｏ光和ｅ光通过探测光栅的比例㊂光栅像进入光电探测器前，利用渥拉斯顿棱镜将ｏ光与ｅ光在空间上完全分开，探测器即可同时采集ｏ光与ｅ光条纹的光强值㊂㊀（ａ）投影光栅像㊀㊀㊀㊀㊀（ｂ）半周期分光㊀㊀㊀㊀㊀（ｃ）经过探测光栅㊀㊀㊀㊀（ｄ）探测光栅像㊀（ｅ）空间分光图２㊀空间分光示意图空间分光后的ｏ光㊁ｅ光光强为Ｉｏ＝（Ｎ－｜Δｘ｜Ｐ）ｃ４｛Ｐ２［１＋２ｓｉｎｃ２（１２）］＋４Ｐπｓｉｎｃ（１２）ｓｉｎ（２πＰΔｘ）｝（２）Ｉｅ＝（Ｎ－｜Δｘ｜Ｐ）ｃ４｛Ｐ２［１＋２ｓｉｎｃ２（１２）］－４Ｐπｓｉｎｃ（１２）ｓｉｎ（２πＰΔｘ）｝（３）式中：Ｐ为光栅周期，μｍ；Ｎ为光栅条数；ｃ为组件（偏振片＋分光晶体）的透过率；Δｘ为晶圆表面高度的位移量，μｍ［８］㊂根据上述公式绘制晶圆表面高度与光强的关系曲线（图３），图（３）中Ｉｏ为ｏ光光强的归一化值，Ｉｅ为ｅ光光强的归一化值㊂０μｍ位置处ｏ光与ｅ光光强曲线相交，且为所有交点中的最大值，即在零位时ｏ光㊁ｅ光光强有最大的相等值㊂图３㊀光强与晶圆表面高度关系仿真晶圆表面高度值的计算公式为ｈ＝Ｇ（Ｉｅ－Ｂｅ）－（Ｉｏ－Ｂｏ）（Ｉｅ－Ｂｅ）＋（Ｉｏ－Ｂｏ）（４）式中：Ｂｅ与Ｂｏ为探测器的背景噪声；Ｇ为比例系数㊂Ｇ同光栅周期Ｐ㊁测量光入射角α的关系为㊀㊀㊀㊀㊀８㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＤｅｃ．２０２０㊀Ｇ＝Ｐ／４２ｓｉｎα（５）基于上述空间分光测量原理以及调焦调平传感器的精度需求，设计了一种高精度㊁高实时性㊁多通道同步采集的光电探测系统㊂２㊀光电探测系统设计２．１㊀探测系统总体设计光电探测系统由光电二极管阵列㊁数据采集板㊁ＰＣＩｅ板和上位机软件组成，图４为总体框图㊂光电二极管阵列由紧凑排列的２１个高灵敏度探测区域组成，可将６００ １０００ｎｍ波长的光强值转换为电流信号，包括９对ｏ光㊁ｅ光探测区和３个粗对准探测区㊂数据采集板根据上位机和硅片台的指令，同步采集光电二极管产生的模拟信号，经１６ｂｉｔＡＤＣ模数转换后以数字信号的形式发送至位于上位机主板上的ＰＣＩｅ板㊂数据通过高速串行链路向ＰＣＩｅ板发送时，利用ＳＥＲＤＥＳ芯片以１０ｂｉｔ串并转换的方式，将高两位分别作为 测量数据有效 和 温度数据有效 控制信号，每个时钟发送１个字节的数据，保证每次采样完成后，将包括温度数据在内的４４个字节数据以ＭＳＢ方式有序传输㊂ＰＣＩｅ板从高速串行链路上恢复来自数据采集板的数据至片上ＲＡＭ，再通过ＰＣＩｅ协议发送至上位机，上位机上的光电探测系统测试程序可对数据进行保存㊂图４㊀总体关系图为了克服造成探测系统精度下降的两个因素：ｏ光与ｅ光之间存在采样延迟㊁硅片台实际位置与采样位置偏离，文中采用了 多通道同步采集 和 硅片台同步触发 这两项针对性设计㊂２．２㊀多通道同步采集设计传统的探测系统采集光强信号时采用分时采集的方式，每组ｏ光与ｅ光由同一个ＡＤＣ在间隔１μｓ的２个时刻先后采样㊂例如，在１ｘｎｍ光刻机内，为实现２５０／ｈ的产率，要求扫描速度为８００ｍｍ／ｓ［９］㊂依照该扫描速度，两次采样的实际位置相差８００ｎｍ㊂根据式（４）计算可知，对于时刻０位置的高度测量结果，由分时采集方式造成的偏差值约为时刻０与时刻１两个位置之间高度差值Δｈ的一半，即时刻０位置的测量值为真实值ｈ与偏差量Δｈ／２的和，这种偏差将在ｎｍ尺度下影响测量的精确性㊂本设计则采用同步采集方式，在收到采样脉冲后，探测系统同步采集２１路光强信号，克服了上述分时电路造成的测量结果偏差㊂２．３㊀硅片台同步触发设计本设计针对硅片台位置与实际采样位置存在的偏差，在探测系统上引入了硅片台同步信号㊂相比于使用软件读取硅片台位置，由探测系统的硬件电路接收硅片台的位置信号可减少软件处理信息所带来的延时问题，且硬件电路的延时较稳定㊂控制硅片台常用的操作系统是ＶｘＷｏｒｋｓ嵌入式系统，操作系统内任务切换时间最高接近２μｓ［１０］㊂本设计使用触发器电路处理硅片台同步信号的执行时间可缩小到百ｎｓ以内㊂具体实现方法是为硅片台的运动路径建立坐标，并对硅片台的控制电路进行编程：当运动至预定的测量位置时发出同步信号，光电探测系统处理这个同步信号时使用一个触发器提取出其上升沿，根据该上升沿触发数据采集和硅片台位置更新，硅片台位置更新由计数器实现㊂光电探测系统的实物如图５所示，数据采集板和ＰＣＩｅ板之间的互连线内集成了高速串行传输链路㊁１２Ｖ／２０Ｖ供电㊁ＲＳ４８５传输线㊂数据采集板的三段式柔性连接有利于位置固定和节省空间㊂图５㊀光电探测系统实物图３㊀实验验证３．１㊀背景噪声测试探测系统背景噪声数据如图６（ａ）所示，总计１８路探测光路数据和３路捕获光数据，图中选取了噪声最为明显的ｏ７光路㊂对连续的５００次采样数据进行㊀㊀㊀㊀㊀第１２期龚士彬等：纳米光刻调焦调平传感器光电探测系统设计９㊀㊀分析后得到该噪声数据的３σ值为０．２５ｍＶ，该结果很好地满足了调焦调平实验平台对光电探测系统所规定的１ｍＶ指标要求㊂根据该数据进行精度分析㊂Ｉｏ＋Ｂｏ㊁Ｉｅ＋Ｂｅ两项与探测系统的输出的电压值之间为线性关系，因此直接将ｏ７光路数据及其对应的ｅ７光路数据带入式（４）中得到图６（ｂ）的高度曲线，可知探测系统在最糟糕情况下的高度数据３σ为３．７２ｎｍ，探测系统的噪声对精度的影响在ｎｍ量级㊂（ａ）原始电压值（ｂ）高度计算值图６㊀探测系统背景噪声３．２㊀硅片台同步触发测试利用Ｖｉｖａｄｏ集成逻辑分析仪（ＩＬＡ）在线抓取硅片台同步脉冲信号ＳＹＮＣ＿ＳＩＧ㊁硅片台同步脉冲边沿检测信号ＳＹＮＣ＿ＰＯＳ㊁硅片台位置计数器ＰＯＳＩＴＩＯＮ㊁采集信号ＤＡＴＡ＿Ｅ０ ＤＡＴＡ＿Ｅ８和ＤＡＴＡ＿Ｏ０ ＤＡＴＡ＿Ｏ８㊂如图７所示，游标Ｔ所在时刻，光电探测系统接收到ＳＹＮＣ＿ＳＩＧ输入脉冲，ＳＹＮＣ＿ＰＯＳ寄存器提取出输入脉冲的上升沿作为采集的启动信号和硅片台位置更新的信号，等待ＡＤＣ芯片完成模数转换后更新测量数据㊂从硅片台位置脉冲到达光电探测系统开始至硅片台位置更新，这个过程的延迟为６０ ８０ｎｓ，延迟主要产生在异步信号的处理过程㊂图７中采样结果的产生时刻也表明ｏ光与ｅ光为多通道同步采样㊂３．３㊀调焦调平在线测试在调焦调平实验平台上对探测系统进行测试，测试结果如图８所示，放置晶圆的位移台在Ｚ方向上从相对调焦调平实验平台零位的下方７５μｍ处向上移动至零位的上方７５μｍ处，复现了图３的仿真曲线㊂测试结果中的偏置是由于光学背景噪声和机械装配误差造成的，但因为测量信号的形式是差分光强，所以共模干扰不会对计算结果产生影响㊂图７㊀硅片台同步触发信号时序图图８㊀探测系统测量结果４㊀结束语本文基于ＦＰＧＡ设计了一种用于光刻调焦调平传感器的光电探测系统，实现了实时采集光刻调焦调平传感器测量数据㊂根据空间分光原理对２１路模拟数据同步采集，解决了分时采集所产生的时延误差；引入硅片台同步信号，提高了测量值与测量位置之间对应的精度；并针对探测系统背景噪声和（下转第１５页）㊀㊀㊀㊀㊀第１２期师琪等：基于光纤光栅传感器的智能螺栓开发及应用１５㊀㊀Ｍｅｃｈａｎｉｃａｌ，ａｎｄＡｅｒｏｓｐａｃｅＳｙｓｔｅｍｓ．ＩｎｔｅｒｎａｔｉｏｎａｌＳｏｃｉｅｔｙｆｏｒＯｐｔｉｃｓａｎｄＰｈｏｔｏｎｉｃｓ，２００５，５７６５：３６４－３７６．［２４］㊀ＡＭＥＲＩＮＩＦ，ＢＡＲＢＩＥＲＩＥ，ＭＥＯＭ，ｅｔａｌ．Ｄｅｔｅｃｔｉｎｇｌｏｏｓｅ⁃ｎｉｎｇ／ｔｉｇｈｔｅｎｉｎｇｏｆｃｌａｍｐｅｄｓｔｒｕｃｔｕｒｅｓｕｓｉｎｇｎｏｎｌｉｎｅａｒｖｉｂｒａ⁃ｔｉｏｎｔｅｃｈｎｉｑｕｅｓ［Ｊ］．Ｓｍａｒｔｍａｔｅｒｉａｌｓａｎｄｓｔｒｕｃｔｕｒｅｓ，２０１０，１９（８）：０８５０１３．［２５］㊀ＲＥＮＬ，ＦＥＮＧＴ，ＨＯＭ，ｅｔａｌ．Ａｓｍａｒｔ ｓｈｅａｒｓｅｎｓｉｎｇ ｂｏｌｔｂａｓｅｄｏｎＦＢＧｓｅｎｓｏｒｓ［Ｊ］．Ｍｅａｓｕｒｅｍｅｎｔ，２０１８，１２２：２４０－２４６．［２６］㊀ＬＩＨＮ，ＬＩＤＳ，ＳＯＮＧＧＢ．Ｒｅｃｅｎｔａｐｐｌｉｃａｔｉｏｎｓｏｆｆｉｂｅｒｏｐｔｉｃｓｅｎｓｏｒｓｔｏｈｅａｌｔｈｍｏｎｉｔｏｒｉｎｇｉｎｃｉｖｉｌｅｎｇｉｎｅｅｒｉｎｇ［Ｊ］．Ｅｎｇｉｎｅｅｒｉｎｇｓｔｒｕｃｔｕｒｅｓ，２００４，２６（１１）：１６４７－１６５７．［２７］㊀ＲＡＯＹＪ．Ｒｅｃｅｎｔｐｒｏｇｒｅｓｓｉｎａｐｐｌｉｃａｔｉｏｎｓｏｆｉｎ⁃ｆｉｂｒｅＢｒａｇｇｇｒａｔｉｎｇｓｅｎｓｏｒｓ［Ｊ］．ＯｐｔｉｃｓａｎｄｌａｓｅｒｓｉｎＥｎｇｉｎｅｅｒｉｎｇ，１９９９，３１（４）：２９７－３２４．［２８］㊀ＰＥＩＨＦ，ＴＥＮＧＪ，ＹＩＮＪＨ，ｅｔａｌ．Ａｒｅｖｉｅｗｏｆｐｒｅｖｉｏｕｓｓｔｕｄｉｅｓｏｎｔｈｅａｐｐｌｉｃａｔｉｏｎｓｏｆｏｐｔｉｃａｌｆｉｂｅｒｓｅｎｓｏｒｓｉｎｇｅｏｔｅｃｈｎｉｃａｌｈｅａｌｔｈｍｏｎｉｔｏｒｉｎｇ［Ｊ］．Ｍｅａｓｕｒｅｍｅｎｔ，２０１４，５８：２０７－２１４．［２９］㊀ＬＡＵＫＴ．ＳｔｒｕｃｔｕｒａｌｈｅａｌｔｈｍｏｎｉｔｏｒｉｎｇｆｏｒｓｍａｒｔｃｏｍｐｏｓｉｔｅｓｕｓｉｎｇｅｍｂｅｄｄｅｄＦＢＧｓｅｎｓｏｒｔｅｃｈｎｏｌｏｇｙ［Ｊ］．Ｍａｔｅｒｉａｌｓｓｃｉｅｎｃｅａｎｄｔｅｃｈｎｏｌｏｇｙ，２０１４，３０（１３）：１６４２－１６５４．［３０］㊀ＲＯＶＥＲＩＮ，ＣＡＲＣＡＴＥＲＲＡＡ，ＳＥＳＴＩＥＲＩＡ．Ｒｅａｌ⁃ｔｉｍｅｍｏ⁃ｎｉｔｏｒｉｎｇｏｆｒａｉｌｗａｙｉｎｆｒａｓｔｒｕｃｔｕｒｅｓｕｓｉｎｇｆｉｂｒｅＢｒａｇｇｇｒａｔｉｎｇｓｅｎｓｏｒｓ［Ｊ］．ＭｅｃｈａｎｉｃａｌＳｙｓｔｅｍｓａｎｄＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ，２０１５，６０：１４－２８．［３１］㊀黄永阔．基于光纤光栅的高温法兰螺栓紧固力测量技术研究［Ｄ］．上海：华东理工大学，２０１７．［３２］㊀王永洪，张明义，张春巍，等．夹持式封装低温敏ＦＢＧ应变传感器的设计［Ｊ］．传感技术学报，２０１８，３１（３）：３４７－３４９．［３３］㊀任亮，李宏男，胡志强，等．一种增敏型光纤光栅应变传感器的开发及应用［Ｊ］．光电子．激光，２００８（１１）：１４３７－１４４１．［３４］㊀任亮，姜涛，李东升，等．微型ＦＢＧ应变传感器在大坝模型试验中的应用［Ｊ］．振动．测试与诊断，２０１３，３３（２）：２７７－２８３；３４１．［３５］㊀贾子光，任亮，李宏男，等．应用光纤光栅传感器监测复合材料固化过程［Ｊ］．中国激光，２０１０，３７（５）：１２９８－１３０３．［３６］㊀ＲＥＮＬ，ＣＨＥＮＪ，ＬＩＨＮ，ｅｔａｌ．ＤｅｓｉｇｎａｎｄａｐｐｌｉｃａｔｉｏｎｏｆａｆｉｂｅｒＢｒａｇｇｇｒａｔｉｎｇｓｔｒａｉｎｓｅｎｓｏｒｗｉｔｈｅｎｈａｎｃｅｄｓｅｎｓｉｔｉｖｉｔｙｉｎｔｈｅｓｍａｌｌ⁃ｓｃａｌｅｄａｍｍｏｄｅｌ［Ｊ］．ＳｍａｒｔＭａｔｅｒｉａｌｓａｎｄＳｔｒｕｃｔｕｒｅｓ，２００９，１８（３）：０３５０１５．［３７］㊀徐望国，罗青，杨智，等．衡阳市湘江盾构隧道管片结构受力分析［Ｊ］．矿业工程研究，２０１８，３３（３）：５８－６３．［３８］㊀林荣安，刘伯莹．富水淤泥质软土地层盾构隧道管片受力特征研究［Ｊ］．中国公路学报，２０１８，３１（９）：１１２－１１８．［３９］㊀姜燕，杨光华，陈富强，等．湛江湾高水头跨海盾构隧道管片结构典型断面受力计算与监测反馈分析［Ｊ］．岩土力学，２０１８，３９（１）：２７５－２８６．［４０］㊀林伟波，杨小平，严振瑞，等．湛江湾跨海盾构隧道管片变形与受力分析［Ｊ］．隧道建设，２０１６，３６（３）：２８８－２９４．［４１］㊀陈晓坚．跨海地铁盾构隧道管片结构受力分析［Ｊ］．南昌航空大学学报（自然科学版），２０１４，２８（４）：６７－７１．作者简介：师琪（１９９６ ），硕士研究生，主要研究方向为光纤光栅传感器的应用㊂Ｅ⁃ｍａｉｌ：２７１２０２２９２２＠ｑｑ．ｃｏｍ任亮（１９７９ ），副教授，主要从事结构健康监测的关键技术研究，光纤传感器的开发及应用㊂Ｅ⁃ｍａｉｌ：ｒｅｎｌｉａｎｇ＠ｄｌｕｔ．ｅｄｕ．ｃｎ（上接第９页）平台数据采集做了测试㊂结果表明：该系统可以在满足精度要求的条件下稳定地将调焦调平传感器所产生的光强信号采集至上位机，测量精度高于４ｎｍ（３σ），满足调焦调平传感器光电探测系统的设计要求㊂参考文献：［１］㊀姚汉明，胡松，邢廷文．光学投影曝光微纳加工方法［Ｍ］．北京：北京工业大学出版社，２００６：６１－６２．［２］㊀韦亚一．超大规模集成电路先进光刻理论与应用［Ｍ］．北京：科学出版社，２０１６：１１７－１１９．［３］㊀ＢＯＯＮＭＡＮＭ，ＶＡＮＤＥＶＩＮＣ，ＴＥＭＰＥＬＡＡＲＳＳ，ｅｔａｌ．Ｔｈｅｐｅｒｆｏｒｍａｎｃｅａｄｖａｎｔａｇｅｓｏｆａｄｕａｌｓｔａｇｅｓｙｓｔｅｍ［Ｃ］．ＳＰＩＥ，２００４，５３７７：７４２－７５７．［４］㊀曾爱军，王向朝，徐德衍．投影光刻机调焦调平传感技术的研究进展［Ｊ］．激光与光电子学进展，２００４，４１（７）：２４－３０．［５］㊀ＭＯＤＤＥＲＭＡＮＴＭ，ＮＩＪＭＥＩＪＥＲＧＪ，ＪＡＳＰＥＲＪＣＭ．Ｏｆｆ⁃ａｘｉｓｌｅｖｅｌｉｎｇｉｎｌｉｔｈｏｇｒａｐｈｉｃｐｒｏｊｅｃｔｉｏｎａｐｐａｒａｔｕｓ：７２０６０５８Ｂ２［Ｐ］．２００７－０４－１７．［６］㊀ＤＥＮＢＯＥＦＡＪ，ＢＥＮＳＣＨＯＰＪＰＨ，ＢＲＩＮＫＨＯＦＲ，ｅｔａｌ．Ｌｅｖｅｌｓｅｎｓｏｒ，ｌｉｔｈｏｇｒａｐｈｉｃａｐｐａｒａｔｕｓ，ａｎｄｓｕｂｓｔｒａｔｅｓｕｒｆａｃｅｐｏｓｉｔｉｏｎｉｎｇｍｅｔｈｏｄ：ＵＳ２０１３／００７７０７９Ａ１［Ｐ］．２０１３－０３－２８．［７］㊀ＶＡＮＤＥＲＷＥＲＦＪＥ．Ｏｐｔｉｃａｌｆｏｃｕｓａｎｄｌｅｖｅｌｓｅｎｓｏｒｆｏｒｗａｆｅｒｓｔｅｐｐｅｒｓ［Ｊ］．ＪＶａｃＳｃｉＴｅｃｈｎｏｌＢ，１９９２，１０（２）：７３５－７４０．［８］㊀孙裕文，李世光，宗明成．基于空间分光的纳米级调焦调平测量技术［Ｊ］．光学学报，２０１６，３６（５）：１０５－１１２．［９］㊀ＢＯＲＮＥＢＲＯＥＫＦ．ＥｘｔｅｎｄｉｎｇＡｒＦｉｉｍｍｅｒｓｉｏｎｓｃａｎｎｅｒｃａｐａｂｉｌｉｔｙｉｎｓｕｐｐｏｒｔｏｆ１ｘｎｍｐｒｏｄｕｃｔｉｏｎｎｏｄｅｓ［Ｃ／ＯＬ］．ＳＰＩＥＡｄｖａｎｃｅｄｌｉｔｈｏｇｒａｐｈｙ．（２０１４－０３－０５）．ｈｔｔｐ：／／ｓｔａｔｉｃｗｗｗ．ａｓｍｌ．ｃｏｍ／ｄｏｃｌｉｂ／ｍｉｓｃ／ａｓｍｌ＿２０１４０３０６＿Ｅｘｔｅｎｄｉｎｇ＿ＡｒＦｉ＿ｉｍｍｅｒｓｉｏｎ＿ｓｃａｎｎｅｒ＿ｃａ⁃ｐａｂｉｌｉｔｙ＿ｉｎ＿ｓｕｐｐｏｒｔ＿ｏｆ＿１ｘｎｍ＿ｐｒｏｄｕｃｔｉｏｎ＿ｎｏｄｅｓ．ｐｄｆ．［１０］㊀毕延帅．面向双工件台的ＶｘＷｏｒｋｓ实时嵌入式系统设计与优化［Ｄ］．哈尔滨：哈尔滨工业大学，２０１３．作者简介：龚士彬（１９９４ ），硕士研究生，主要从事光刻技术与电控方面的研究㊂Ｅ⁃ｍａｉｌ：ｇｏｎｇｓｈｉｂｉｎ＠ｉｍｅ．ａｃ．ｃｎ通讯作者：宗明成（１９６３ ），研究员，博士，主要从事光刻技术㊁精密测控技术㊁精密计量等方面的研究㊂Ｅ⁃ｍａｉｌ：ｚｏｎｇｍｉｎｇｃｈｅｎｇ＠ｉｍｅ．ａｃ．ｃｎ。

stm32外部中断实验报告_STM32实例外部中断实验上⼀篇⽂章我们介绍了 STM32F10x 的中断，这次我们就来学习下外部中断。

本⽂中要实现的功能与按键实验⼀样，即通过按键控制LED，只不过这⾥采⽤外部中断⽅式进⾏控制。

学习时可以参考《STM32F10x 中⽂参考⼿册》-9 中断和事件章节。

外部中断介绍EXTI 简介STM32F10x 外部中断/事件控制器(EXTI)包含多达 20 个⽤于产⽣事件/中断请求的边沿检测器。

EXTI 的每根输⼊线都可单独进⾏配置，以选择类型(中断或事件)和相应的触发事件(上升沿触发、下降沿触发或边沿触发)，还可独⽴地被屏蔽。

EXTI 结构框图EXTI 框图包含了 EXTI 最核⼼内容，掌握了此框图，对 EXTI 就有⼀个全局的把握，在编程的时候思路就⾮常清晰。

从图中可以看到，有很多信号线上都有标号 9 样的“20”字样，这个表⽰在控制器内部类似的信号线路有 20 个，这与 STM32F10x 的 EXTI 总共有20 个中断/事件线是吻合的。

因此我们只需要理解其中⼀个的原理，其他的 19个线路原理都是⼀样的。

EXTI 分为两⼤部分功能，⼀个产⽣中断，另⼀个产⽣事件，这两个功能从硬件上就有所差别，这个在框图中也有体现。

从图中标号 3 的位置处就分出了两条线路，⼀条是 3-4-5 ⽤于产⽣中断，另⼀条是 3-6-7-8⽤于产⽣事件。

下⾯我们就来介绍下这两条线路：(1)⾸先看下产⽣中断的这条线路(1-2-3-4-5)1.标号 1 为输⼊线，EXTI 控制器有 20 个中断/事件输⼊线，这些输⼊线可以通过寄存器设置为任意⼀个 GPIO，也可以是⼀些外设的事件，这部分内容我们会在后⾯专门讲解。

输⼊线⼀般是存在电平变化的信号。

2.边沿检测电路，EXTI 可以对触发⽅式进⾏选择，通过上升沿触发选择寄存器和下降沿触发选择寄存器对应位的设置来控制信号触发。

边沿检测电路以输⼊线作为信号输⼊端，如果检测到有边沿跳变就输出有效信号 1 给红⾊框 3 电路，否则输出⽆效信号 0。

IC／OC选择寄存器(TIOS) 【IOSx=0 输入捕捉(1C)通道】【IOSx=1 输出比较OC通道】输出比较通道7屏蔽寄存器(OC7M)【当某通道为输出比较（OC）时，若OC7Mx=1，对应的引脚就是输出状态】输出比较通道7数据寄存器(OC7D)【若OC7Mx=1，则内部逻辑将OC7Dx送到PORTT对应引脚】定时器核心寄存器(TCNT)【递增计数器，按字（双字节同时）访问】计时器系统控制寄存器1（TSCR1）TEN：定时器使能位【0：主计时器、包括计数器均被禁止】。

【1：定时器使能，正常工作。

】TSWAI：等待模式下计时器关闭控制位【0：在中断等待模式下允许MCU继续运行。

】【1：当MCU进入中断等待模式时，禁止计时器。

】TSFR：在冻结模式下计时器和计数器停止位。

【0：在冻结模式下允许计时器和计数器继续运行。

】【1：在冻结模式下禁止计时器和计数器，用于仿真调试。

】TFFCA：定时器标志快速清除选择位。

【0：定时器标志普通清除方式。

】计时器溢出绑定寄存器1（TTOV）【0：输出比较的管脚发生溢出时绑定功能不发生作用。

】【1：输出比较的管脚发生溢出时绑定功能使能。

】控制寄存器（TCTLl-TCTL4）TCTL1 寄存器偏移量：$0008TCTL2 寄存器偏移量：$0009TCTL3 寄存器偏移量：$000ATCTL4 寄存器偏移量：$000B计时器中断使能寄存器（TIE）TIEx=0，状态寄存器TFLG1的相应标志位就不能引发硬件中断。

TIEx=1，可引起中断。

计时器系统控制寄存器2(TSCR2)TOI:计时器溢出中断使能。

【0：中断被禁止】【1：当TOF标志被置位时发出硬件中断请求】TCRE：时钟计数器复位使能。

【0：计数器复位禁止】【1：通道7成功输出比较后计数器将被复位】PR2,PR1,PR0:计数器预分频选择【分频因子=2n】主定时器中断标志寄存器(TFLG1、TFLG2)TFLG1 CxF：IC／OC通道中断请求标志。

实验一集成电路的逻辑功能测试一、实验目的1、掌握Multisim软件的使用方法。

2、掌握集成逻辑门的逻辑功能。

3、掌握集成与非门的测试方法。

二、实验原理TTL集成电路的输入端和输出端均为三极管结构，所以称作三极管、三极管逻辑电路（Transistor -Transistor Logic ）简称TTL电路。

54 系列的TTL电路和74 系列的TTL电路具有完全相同的电路结构和电气性能参数。

所不同的是54 系列比74 系列的工作温度范围更宽，电源允许的范围也更大。

74 系列的工作环境温度规定为0—700C，电源电压工作范围为5V±5%V，而54 系列工作环境温度规定为-55—±1250C，电源电压工作范围为5V±10%V。

54H 与74H,54S 与74S 以及54LS 与74LS 系列的区别也仅在于工作环境温度与电源电压工作范围不同，就像54 系列和74 系列的区别那样。

在不同系列的TTL 器件中，只要器件型号的后几位数码一样，则它们的逻辑功能、外形尺寸、引脚排列就完全相同。

TTL 集成电路由于工作速度高、输出幅度较大、种类多、不易损坏而使用较广，特别对我们进行实验论证，选用TTL 电路比较合适。

因此，本实训教材大多采用74LS(或74)系列TTL 集成电路，它的电源电压工作范围为5V±5%V，逻辑高电平为“1”时≥2.4V，低电平为“0”时≤0.4V。

它们的逻辑表达式分别为：图1.1 分别是本次实验所用基本逻辑门电路的逻辑符号图。

图1.1 TTL 基本逻辑门电路与门的逻辑功能为“有0 则0，全1 则1”；或门的逻辑功能为“有1则1，全0 则0”；非门的逻辑功能为输出与输入相反；与非门的逻辑功能为“有0 则1，全1 则0”；或非门的逻辑功能为“有1 则0，全0 则1”；异或门的逻辑功能为“不同则1，相同则0”。

三、实验设备1、硬件：计算机2、软件：Multisim四、实验内容及实验步骤1、基本集成门逻辑电路测试 （1）测试与门逻辑功能74LS08是四个2输入端与门集成电路（见附录1），请按下图搭建电路，再检测与门的逻辑功能，结果填入下表中。

测试与光电工程学院课程设计任务书电子科学与技术系班学生课题名称：脉冲序列检测器的设计课题要求：查找相关资料，确定基于FPGA的多路脉冲序列检测器的设计方案，要求能对多路脉冲序列信号进行检测。

课题容：1、系统设计要求：脉冲序列检测器广泛应用于现代数字通信系统中。

随着通信技术的发展，对多路脉冲序列信号检测要求越来越高，本实验设计一个基于FPGA的多路脉冲序列检测器。

设计完成后，经综合和仿真验证后，在FPGA中实现。

2、工作进度安排：查找相关资料，确定脉冲序列检测器设计方案 11月15日～11月21日第12周系统各模块的详细设计 11月22日～12月28日第13周系统仿真及修正 11月29日～12月5日第14周系统测试，课程设计报告的撰写 12月6日～12月10日第15周主要参考资料：【1】潘松，黄继业 EDA技术使用教程（第三版）科学2006【2】邬波，王曙光，胡建平有限状态机VHDL设计及优化信息技术 2004(01) 【3】欲晓 EDA技术与VHDL技术电子工业 2009.4【4】鄢靖丰，晓黎，王平用Verilog-HDL设计序列检测器 2005(11)【5】唐瑜，符兴吕，罗江用VHDL语寿实现序列信号的产生和检测 2008(09) 【6】蒋昊,哲英基于多种EDA工具的FPGA设计流程[J].微计算机信息,2007 【7】束礼宝,宋克柱,王砚方.伪随机数发生器的FPGA实现与研究[J].电路与系统学报,2003.8系负责人：指导教师：柴明钢时间：2010年11月10日摘要脉冲序列检测器广泛应用于现代数字通信系统中,随着通信技术的发展，对多路脉冲序列信号检测要求越来越高。

现代通信系统的发展方向是功能更强、体积更小、速度更快、功耗更低,大规模可编程逻辑器件FPGA器件的集成度高、工作速度快、编程方便、价格较低，易于实现设备的可编程设计，这些优势正好满足通信系统的这些要求。

随着器件复杂程度的提高,电路逻辑图变得过于复杂,不便于设计。

跨越鸿沟：同步世界中的异步信号作者:Mike Stein，Paradigm Works开栏的话从本期起，《EDN CHINA电子设计技术》将正式推出“技术论坛”这个新栏目。

通过这个栏目，我们将向广大读者定期推介来自业界领先的技术供应商的充满了设计灵思的、最前沿的、高质量的技术文章；同时也会采用一系列创新的形式促进设计工程师与技术供应商的沟通与互动。

这样以来，当每个月读者拿到EDN CHINA杂志时，就好象是足不出户参加了一个技术研讨会，享受了一顿丰盛的信息“大餐”。

虽说是“新”栏目，但实际上作为它前身的“技术交流”——原先“技术纵横”中的子栏目——已经与读者相伴很多年了，这种对新技术的传播方式也已经得到了读者和技术供应商双方的认同。

“技术交流”中的文章在上的点击率排名总是名列前茅就是一个很好的例证。

现在我们将“技术交流”升格为一个独立的“技术论坛”栏目，其最主要的用意就是给这个栏目一个更广阔、更自由的发展空间。

而对于“技术交流”栏目所开创的“刊网互动”的形式，我们仍将沿用。

同时我们也将充分利用网络平台为读者提供更富于想象力的交互式的信息服务，比如读者可以将基于某篇文章的启发所迸发出的灵感火花发布到 网站上，经过我们的编辑整理则可以刊登在杂志上与更多的业内同仁分享。

新的栏目是一种新的尝试，当然其发展也需要读者热心的支持。

而实际上你会发现，你的参与意识越强，“技术论坛”所给予你的越丰富——这也正是我们的编辑理想所在。

只有最初级的逻辑电路才使用单一的时钟。

大多数与数据传输相关的应用都有与生俱来的挑战，即跨越多个时钟域的数据移动，例如磁盘控制器、CDROM/DVD 控制器、调制解调器、网卡以及网络处理器等。

当信号从一个时钟域传送到另一个时钟域时，出现在新时钟域的信号是异步信号。

在现代 IC、ASIC 以及 FPGA 设计中，许多软件程序可以帮助工程师建立几百万门的电路，但这些程序都无法解决信号同步问题。