锁存比较器原理

3845双管正激开关工作原理引言：3845双管正激开关是一种常用的电子元器件，广泛应用于电源管理、电机控制、逆变器等领域。

本文将从其工作原理、特点以及应用等方面进行详细介绍。

一、工作原理3845双管正激开关主要由比较器、SR锁存器、PWM波形发生器、误差放大器以及输出级等部分组成。

其工作原理如下：1.1 比较器比较器是3845双管正激开关的核心部分之一，它用于将参考电压和反馈电压进行比较，产生一个脉冲信号作为PWM波形发生器的输入。

1.2 SR锁存器SR锁存器用于将比较器输出的脉冲信号锁存，然后将其传递给PWM 波形发生器。

SR锁存器的输入端分别连接比较器的输出和复位端，通过控制复位端的高低电平，可以实现对锁存器的控制。

1.3 PWM波形发生器PWM波形发生器根据SR锁存器的输出信号产生一个周期为T的PWM 波形信号。

这个PWM波形信号的占空比由SR锁存器的输出信号决定，当输出信号为高电平时，占空比为0%，当输出信号为低电平时，占空比为100%。

1.4 误差放大器误差放大器用于将参考电压和反馈电压之间的误差放大，然后输出给比较器进行比较。

1.5 输出级输出级根据PWM波形发生器的输出信号控制开关管的导通和截止，从而实现对电源的调节和控制。

二、特点3845双管正激开关具有以下几个特点：2.1 宽输入电压范围3845双管正激开关可以适应较宽的输入电压范围，从几伏到几十伏都可以正常工作。

2.2 高效率由于采用了PWM调制技术，3845双管正激开关在工作时能够实现高效率的能量转换，从而减少能量的损耗。

2.3 稳定性好3845双管正激开关在工作过程中具有良好的稳定性，能够实现快速的响应和精确的电压调节。

2.4 多种保护功能3845双管正激开关内部集成了多种保护功能，如过温保护、过压保护、过流保护等，可以有效保护电路和负载的安全。

三、应用3845双管正激开关广泛应用于电源管理、电机控制、逆变器等领域。

3.1 电源管理在电源管理中，3845双管正激开关可以实现对电源输出电压的稳定调节和控制，保证电源的稳定性和可靠性。

基于亚阈运算放大器的动态锁存比较器设计作者：张玲来源：《现代职业教育.高职本科》 2017年第5期［摘要］基于预放大锁存理论，提出一种低电压低功耗动态锁存比较器。

与传统比较器不同，该比较器采用了亚阈运算放大器结构作为前置放大器以实现低电压低功耗。

结果表明当工作于1.2V电源电压、500kHz的时钟下，精度可达1 mV，功耗仅为16.45 μW。

该电路可应用在低功耗流水线式ADC电路中。

［关键词］动态锁存比较器；前置放大器；亚阈运算放大器［中图分类号］ G712［文献标志码］ A［文章编号］ 2096-0603（2017）１3-0１79-01一、引言随着现代通信技术的广泛应用，高速低功耗的电子设备成为市场主流，这些设备都依赖于高性能的模数转换器（ADC），特别是对功耗的要求越来越高，低功耗ADC成为决定设备性能的关键因素。

而模数转换器中比较器是重要模块，其精度、功耗和速度等指标对整个ADC的性能有重要的影响[1]。

这里设计了一种新型低电压低功耗动态锁存比较器。

与传统的比较器相比，由于采用亚阈运算放大器作为前置放大器，极大地降低了整个电路的功耗。

二、比较器的结构设计为了实现电路的低功耗，使电路中的MOSFET工作在亚阈区[2]。

比较器采用动态锁存结构，它由三级电路构成，第一级是前置放大器，第二级是动态锁存器，第三极是输出锁存器。

原理框图如图1所示。

■图1 比较器原理框图（一）前置放大器前置放大器的作用有两个：一是放大输入信号，降低动态锁存器的比较时间，同时降低总体延时；二是放大输入信号差，减小比较器失调电压的影响。

■图2 前置放大器原理图（二）动态锁存器本次设计的锁存器采用动态锁存器结构。

动态锁存器优于静态锁存器的特点是电路瞬间功耗低，直流功耗近乎为零,并且电路面积小，但动态锁存器需要时钟控制信号。

图3为动态锁存器的原理图。

■图3 动态锁存器原理图（三）输出锁存器输出锁存器其实是一个带使能端的RS锁存器，其结构如图4所示。

高速低功耗CMOS动态锁存比较器的设计李靖坤;杨骁;陈国晏;娄付军;邱伟彬【摘要】A high-speed low-power dynamic latched comparator including a pre-amplifier,a latched compara-tor and a SR-latch is presented.A novel reset circuit that only has one PMOS transistor is adopted for the latched comparator,which can realize the electric charge reusing.As a result,the delay and power consump-tion are reduced.The parasitic capacitance of input transistors of the SR-latch acts as the load capacitance of the latched comparator.An improved method for the SR-latch is adopted to avoid shifting of the input offset voltage caused by the load capacitance mismatch of the latched comparator.The comparator is implemented with TSMC 0.18 μm complementary metal-oxide-semiconductor(CMOS)technology.Simulation results show that a sensitivity of 0.3 mV and a maximum input offset of 8 mV are achieved with the operating frequency of 1 GHz,and the power consumption is 0.2 mW with 1 .8 V supply.The dynamic latched comparator is concise and simple to implement,and has features of low power.%提出一种高速低功耗动态锁存比较器,电路包含预放大器、锁存比较器和SR 锁存器 3 部分.采用一种新的锁存比较器复位电路,该电路仅由一个P沟道金属氧化物半导体(PMOS)管构成,实现电荷的再利用,减小了延迟,降低了功耗.SR锁存器输入端口的寄生电容为锁存比较器的负载电容,对 SR 锁存器的输入端口进行改进,避免由于锁存比较器的负载电容失配导致的输入失调电压偏移的问题.电路采用TSMC 0.18 μm 互补金属氧化物半导体(CMOS)工艺实现.结果表明:电源电压为1 .8 V,时钟频率为1 GHz时,比较器精度达0.3 mV;最大输入失调电压为8 mV,功耗为0.2 mW;该比较器具有电路简单易实现、功耗低的特点.【期刊名称】《华侨大学学报（自然科学版）》【年(卷),期】2018(039)004【总页数】5页(P618-622)【关键词】动态锁存比较器;互补金属氧化物半导体;高速低功耗;失调电压【作者】李靖坤;杨骁;陈国晏;娄付军;邱伟彬【作者单位】华侨大学信息科学与工程学院,福建厦门 361021;厦门市ASIC与系统重点实验室,福建厦门 361008;华侨大学信息科学与工程学院,福建厦门361021;厦门市ASIC与系统重点实验室,福建厦门 361008;华侨大学信息科学与工程学院,福建厦门 361021;厦门市ASIC与系统重点实验室,福建厦门 361008;华侨大学信息科学与工程学院,福建厦门 361021;厦门市ASIC与系统重点实验室,福建厦门 361008;华侨大学信息科学与工程学院,福建厦门 361021;厦门市ASIC与系统重点实验室,福建厦门 361008【正文语种】中文【中图分类】TN432随着现代通信和信号处理技术的广泛应用，高速低功耗的电子设备成为市场的主流.比较器作为模数转换器、数据接收器等系统不可缺少的模块，对其系统的性能指标有着重要的影响[1].常见的比较器有静态锁存比较器[2-3]和动态锁存比较器[4-8].其中，静态锁存比较器无论是在复位阶段还是再生阶段都存在静态电流，速度较慢、功耗较大[3].动态锁存比较器采用一对背靠背交叉耦合的反相器构成正反馈,使小的差分输入信号迅速放大到满摆幅的数字信号输出，具有速度快、功耗低、高输入阻抗、满输出摆幅等优点，在高速电路中得到了广泛地应用[6].然而，传统动态锁存比较器存在失调电压高、回踢噪声大的缺点.在锁存比较器之前，增加一级预放大器可以减小失调电压、回踢噪声的影响.本文在传统动态锁存比较器的基础上，设计一种高速低功耗互补金属氧化物半导体(CMOS)动态锁存比较器.图1 预放大器和锁存比较器电路Fig.1 Pre-amplifier and latched comparator circuit1 比较器电路分析与设计在文献[5]的基础上提出的预放大器和锁存比较器电路，如图1所示.用P沟道金属氧化物半导体(PMOS)管MP5替代原来的复位管MN8，MN9(虚线所示)，实现电荷再利用，减小延迟时间并降低功耗.图1中：MN1～MN3及MP1，MP2构成预放大器；MN4～MN7及MP3～MP7构成锁存比较器；MP5为复位管；时钟(CLK)为低电平时，MP5导通，使M，N两点的电压相等，避免M，N两点残余电荷不相等，从而影响比较器的精度.图2 SR锁存器电路Fig.2 SR latch circuitSR锁存器电路，如图2所示.SR锁存器是由两个首尾交叉连接的或非门构成.若采用图2中NOR1的A输入端和NOR2的B输入端作为SR锁存器的输入引脚，则会造成锁存比较器的两个输出节点out+和out-负载电容不同，这会产生比较器失调电压偏移的问题[9].文中采用两个或非门的同一端引脚B作为锁存比较器的负载，且B输入端连接的是或非门中两个不存在体效应的金属氧化物半导体场效应晶体(MOS)管MN1和MP2，从而避免比较器输入失调电压偏移的问题.文中比较器的工作原理如下所述.其中，N沟道金属氧化物半导体(NMOS)管的阈值电压为VTHN；PMOS管的阈值电压为VTHP.1) 复位阶段.CLK为低电平，MOS管MN1截止，MP1，MP2导通，预放大器将节点Di(Di+和Di-)充电至VDD；MP6，MP7截止，MN4，MN7导通，节点out+，out-被下拉至零电位(GND)，SR锁存器处于保持状态，比较器的输出保持上一个状态不变；复位管MP5导通，使节点M，N的电压相等，MP3，MN5和MP4，MN6为交叉耦合的反相器，此时均截止.2) 再生阶段.CLK为高电平，MOS管MN1导通，MP1，MP2截止，节点Di-和Di+根据输入信号VIP和VIN的不同，以不同的速率放电.记节点Di放电到VDD-|VTHP|的时间为T1，这段时间，MN2，MN3工作在饱和区.假设比较器的差模输入信号很小，则流过MN2，MN3的电流近似相等，记为ID1，忽略二级效应，有(1)式(1)中:(W/L)1为MN2，MN3的宽长比；VIP,VIN为输入电压信号；VS为MN1导通时节点S的电压.节点Di的电压随时间变化可表示为(2)因此，时间T1为T1=(|VTHP|CDi)/ID1.(3)式(3)中:CDi为节点Di+和Di-的寄生电容，CDi=CDi+=CDi-.当VDi下降到VDD-|VTHP|，MP6，MP7管开始导通并工作在饱和区，忽略二级效应，流过MP6，MP7的电流为(4)式(4)中:(W/L)2为MP6，MP7的宽长比.MP6，MP7以电流ID2分别对节点M，N进行充电.此时，MP3，MP4仍然截止，Vout(Vout+和Vout-)等于GND，MN4，MN7工作在深线性区，电流几乎为0.当VM，VN充电到|VTHP|时，MP3，MP4导通，记VM，VN达到|VTHP|的时间为T2，同理有(5)式(5)中:CM，N为节点M，N的寄生电容，CM，N=CM=CN.MP3，MP4导通后，MN4，MN7工作在线性区，流过MN4和MN7的电流为(6)式(6)中:(W/L)3为MN4，MN7的宽长比.节点out+和out-以电流ID2-ID3充电，记Vout达到VTHN的时间为T3，即T3=VTHNCout/(ID2-ID3).(7)式(7)中:Cout为节点out+和out-的寄生电容，Cout=Cout+=Cout-.Vout达到VTHN后，MN5，MN6开始导通，由MP3，MN5和MP4，MN6构成的锁存器开始工作.由于节点Di-和Di+以不同的速率放电，同一时间VDi-和VDi+必然会有一个微小的差值，进而造成Vout+和Vout-产生压差，记为ΔVout，这个压差作为锁存器的初始压差，会被迅速放大到VDD-GND，驱动SR锁存器置0或置1，即比较器的输出.锁存器再生过程需要的时间记为T4[10]，则有(8)τ为锁存器的时间常数，即(9)式(9)中：gm为锁存器的跨导.由以上的分析可知，比较器总的延迟时间约为Tdelay=T1+T2+T3+T4.(10)3) 比较器再次复位.CLK跳变为低电平，MN1截止，MP1，MP2导通，节点Di被充电至VDD；MP6，MP7截止，MN4，MN7导通，节点out+和out-通过MN4和MN7放电到GND；节点M，N的电压因为复位管MP5的导通而相等，且分别通过MP3，MN4支路及MP4，MN7支路放电；当节点M，N的电压放电至|VTHP|时，MP3，MP4截止，忽略亚阈值导电特性，M，N的电压最终保持在|VTHP|不变.当比较器再次处于再生状态，由于节点M，N的电压已经为|VTHP|，所以比较器在再生阶段节约了时间T2，且避免再次对节点M，N进行充电.因此，相较于文献[5]将M，N两点的电压放电到0的做法，文中实现了电荷的再利用，减小了比较器的延迟时间.比较器总的延迟时间缩减为Td=T1+T3+T4.(11)比较器每个周期节约电荷量,即Q=C×V=2×CM，N×|VTHP|.(12)2 电路仿真结果对文中提出的比较器和文献[5]的架构进行设计与仿真.两个电路都采用TSMC 0.18μm CMOS工艺实现，复位管MP5采用的尺寸和文献[5]中复位管MN8，MN9采用的尺寸均为600 nm/180 nm，其他晶体管一一对应.仿真条件：电源电压VDD为1.8 V；时钟频率CLK为1 GHz；温度为27 ℃；工艺角为TT；比较器输入共模电压VCM为0.9 V，输出电容负载为5 fF.比较器的延迟时间(t)和功耗与输入电压的关系(VDD=1.8 V，VCM=0.9 V)，如图3所示.以输入电压ΔVIN=50 mV为例，文献[5]架构比较器的延迟时间为282.85 ps，文中比较器的延时为246.13 ps，改进后的比较器延迟时间减小了36.72 ps，速度提升约13%；文献[5]架构比较器的平均动态功耗为198.8 μW·GHz-1，文中为175.6 μW·GHz-1，平均动态功耗降低了11.7%(此处不包含SR锁存器的功耗).比较器延迟时间和功耗与电源电压的关系(ΔVIN= 50 mV，VCM= VDD -0.4 V)，结果如图4所示.(a) 延迟时间与输入电压 (b) 功耗与输入电压图3 比较器延迟时间和功耗与输入电压的关系(VDD=1.8 V，VCM=0.9 V)Fig.3 Comparators′ delay and power consumption versus input voltage (VDD=1.8 V，VCM=0.9 V)(a) 延迟时间与电源电压 (b) 功耗与电源电压图4 比较器延迟时间和功耗与电源电压的关系(ΔVIN= 50 mV，VCM= VDD -0.4 V)Fig.4 Comparators′ delay and power consumption versus supply voltage (ΔVIN= 50 mV，VCM= VDD -0.4 V)图5 文中比较器最坏情况仿真波形Fig.5 Simulation waveform of proposed comparator in worst case在较低的电源电压下，文中比较器的延时相较于文献[5]架构的比较器最多减小了18.7%；随着电源电压的升高，文中比较器的低功耗优势逐渐增大.在不同温度(-40～125 ℃)和工艺角(FF,TT,SS,FS,SF)下对文中的比较器进行仿真.仿真结果表明：温度为125 ℃，工艺角为SS时，出现最坏情况.此时的瞬态仿真波形，如图5所示.由图5可知：比较器可分辨的最小电压为0.3 mV，延迟时间为729.595 ps.对整个比较器进行100次Monte carlo分析仿真，SR锁存器的输入引脚改进前后输入失调电压(Voffset)的仿真结果，如图6所示.图6中：Vmu为平均值；Vsd 为标准偏差；N为仿真次数;η为概率.由图6可知：SR锁存器的输入引脚改进前，比较器的输入失调电压呈现整体偏移的情况，最大达到14 mV；SR锁存器的输入引脚改进后，失调电压平均值为0.65 mV，标准偏差为3.96 mV，失调电压集中分布在-8～8 mV.(a) SR锁存器改进前 (b) SR锁存器改进后图6 比较器失调电压分布Fig.6 Distribution of comparator′s offset voltage文中比较器与部分文献比较器的性能指标对比，如表1所示.由表1可知：文中比较器在功耗、失调电压等方面有一定优势，适合于高速低功耗的应用.表1 比较器性能指标对比Tab.1 Performance index comparisons of comparators指标特征尺寸/μmVDD/V平均动态功耗/μW·GHz-1Voffset/mV文献[3]0.181.224 600.0 12.5文献[4]0.181.8610.012.0文献[7]0.181.8250.010.0文中0.181.8200.08.03 结束语提出一种高速低功耗动态锁存比较器.锁存比较器的复位电路仅由一个PMOS管组成，实现了电荷的再利用，减小了延迟，降低了功耗.对SR锁存器的输入端口改进后，避免了比较器输入失调电压偏移的问题.电路采用TSMC 0.18 μm CMOS工艺实现，在电源电压1.8 V，时钟频率1 GHz的条件下，比较器精度为0.3 mV，最大输入失调电压为8 mV,功耗为0.2 mW，适合于高速低功耗应用中.参考文献：【相关文献】[1] SCHINKEL D,MENSINK E,KLUMPERINK E A M,et al.A 3-Gb/s/ch transceiver for 10-mm uninterrupted RC-limited global on-chip interconnects[J].Journal of Solid-State Circuits,2006,41(1):297-306.[2] SHEIKHAEI S,MIRABBASI S,IVANOV A.A 0.35 μm CMOS comparator circuit for high-speed ADC applications[C]∥International Symposium on Circuits and Systems.Kobe:IEEE Press,2005:6134-6137.[3] FAHMY G A,POKHAREL R K,KANAYA H,et al.A 1.2 V 246 μW CMOS latched comparator with neutralization technique for reducing kickback noise[C]∥IEEE Region 10 Conference.Fukuoka:IEEE Press,2010:1162-1165.DOI:10.1109/TENCON.2010.5686392. [4] 吴笑峰,刘红侠,石立春,等.新型高速低功耗CMOS动态比较器的特性分析[J].中南大学学报(自然科学版),2009,40(5):1354-1359.[5] MIYAHARA M,ASADA Y,PAIK D,et al.A low-noise self-calibrating dynamic comparator for high-speed ADCs[C]∥Asian Solid-State Circuits Conference.Fukuoka:IEEEPress,2008:269-272.[6] JEON H J,KIM Y B.A novel low-power, low-offset, and high-speed CMOS dynamic latched comparator[J].Analog Integrated Circuits and Signal Processing,2012,70(3):337-346.DOI:10.1007/s10470-011-9687-5.[7] WONG K L J,YANG C K K.Offset compensation in comparators with minimum input-referred supply noise[J].Journal of Solid-State Circuits,2004,37(5):837-840.DOI:10.1109/JSSC.2004.826317.[8] SCHINKEL D,MENSINK E,KLUMPERINK E,et al.A double-tail latch-type voltage sense amplifier with 18 ps setup+hold time[C]∥International S olid-State Circuits Conference.California:IEEE Press,2007:314-605.[9] NIKOOZADEH A,MURMANN B.An analysis of latch comparator offset due to load capacitor mismatch[J].Transactions on Circuits and Systems Ⅱ: ExpressBriefs,2006,53(12):1398-1402.[10] RAZAVI B,WOOLEY B A.Design techniques for high-speed, high-resolution comparators[J].Journal of Solid-State Circuits,1993,27(12):1916-1926.DOI:10.1109/4.173122.。

555芯片工作原理555芯片由比较器、RS触发器、RS锁存器、反相器、电流源和输出级组成。

其中比较器是555芯片的核心部分，它基于参考电压对输入电压进行比较，并产生相应的输出。

555芯片的工作原理可以分为两种模式：稳态模式和触发模式。

稳态模式是指输入信号稳定、无变化时芯片的工作模式，此时555芯片的输出状态由RS锁存器决定。

RS锁存器有两个输入引脚R和S，分别对应复位和置位。

当输入信号为高电平时，R引脚接收到复位信号，输出为低电平；当输入信号为低电平时，S引脚接收到置位信号，输出为高电平。

因此，稳态模式的输出由输入信号的高低电平决定。

触发模式是指输入信号变化时，芯片的输出状态发生改变。

555芯片有两种触发模式：单稳态和双稳态。

单稳态触发模式是指当输入信号由高电平变为低电平时，芯片的输出状态由高电平变为低电平，持续一段时间后恢复到高电平。

这段时间称为单稳态时间。

单稳态触发模式可以通过改变电阻和电容的值来控制单稳态时间的长短。

双稳态触发模式是指芯片的输出状态在输入信号发生变化时，在两种稳定状态之间来回切换。

这两种稳定状态分别由RS锁存器的R和S引脚决定。

当输入信号由高电平变为低电平时，R引脚接收到复位信号，输出为低电平，S引脚接收到置位信号，输出为高电平；当输入信号由低电平变为高电平时，R引脚接收到置位信号，输出为高电平，S引脚接收到复位信号，输出为低电平。

双稳态触发模式的持续时间由电容充放电时间决定，可以通过改变电阻和电容的值来控制。

除了触发模式和稳态模式外，555芯片还有其他一些重要的特性。

例如，它可以产生方波、脉冲和多谐振荡信号。

方波信号的周期和占空比可以通过改变电阻和电容的值来调节，脉冲信号的宽度可以通过改变电容的值来调节。

总结起来，555芯片是一种通用计时器，它能够根据输入信号的变化生成不同的时序信号。

它的工作原理包括稳态模式和触发模式，其中触发模式又包括单稳态和双稳态。

通过改变电阻和电容的值，可以控制555芯片的输出状态和时序特性，实现各种电子设备和电路的功能。

动态比较器工作原理动态比较器是一种常用的电子元器件，它在电子设备中起到比较两个电压或信号的作用。

本文将详细介绍动态比较器的工作原理和应用。

一、工作原理动态比较器主要由比较器和锁存器组成。

比较器是核心部件，它接收两个输入信号，并产生一个输出信号，表示两个输入信号的大小关系。

锁存器则用来保存比较器输出信号的状态，以便后续的处理。

动态比较器的工作原理可以分为以下几个步骤：1. 初始化：首先将锁存器的输出置为初始状态，一般为低电平。

2. 输入比较：比较器接收两个输入信号，并判断它们的大小关系。

比较器通常采用差动放大器的结构，通过比较输入信号与参考电压的大小来确定输出信号的状态。

3. 输出锁存：比较器的输出信号经过锁存器保存，以便后续处理。

锁存器一般采用触发器的结构，将比较器的输出信号保存在触发器中。

4. 后续处理：根据锁存器的输出信号，可以进行各种后续处理，如触发其他逻辑电路、控制器或驱动器的工作。

二、应用领域动态比较器广泛应用于各种电子设备中，特别是在模拟信号处理和数字信号处理领域。

1. 模拟信号处理：在模拟信号处理中，动态比较器可以用来判断两个模拟信号的大小关系。

比如在音频设备中，可以使用动态比较器来实现音量控制、自动增益控制等功能。

2. 数字信号处理：在数字信号处理中，动态比较器可以用来判断两个数字信号的大小关系。

比如在通信系统中，可以使用动态比较器来实现信号解调、信号检测等功能。

3. 传感器信号处理：在传感器信号处理中，动态比较器可以用来判断传感器输出信号的大小关系。

比如在温度传感器中，可以使用动态比较器来判断当前温度是否超过设定阈值，以触发相应的报警或控制信号。

4. 微处理器控制：在微处理器控制中，动态比较器可以用来判断微处理器输出信号与外部输入信号的大小关系。

比如在电机控制系统中，可以使用动态比较器来判断电机转速是否达到设定值，以控制电机的启停或调速。

三、优缺点分析动态比较器具有以下优点：1. 快速响应：动态比较器采用高速比较器和锁存器，可以实现快速的信号处理和响应。

555定时器实验原理
555定时器是一种常用的集成电路，具有多种功能，包括定时、频率调制、脉冲宽度调制等。

其主要原理如下：
555定时器主要由比较器、RS触发器、RS锁存器和放大器组成。

其中比较器用于产生比较电平，RS触发器用于产生基准
电平，RS锁存器用于存储当前状态，放大器用于输出。

当555定时器处于复位状态时，RS触发器的S和R输入都为
低电平，输出Q处于低电平状态。

这时，放大器输出的电平
为高电平。

当外部触发器触发555定时器时，触发器的S输入为低电平，
R输入为高电平，触发器的输出Q会翻转为高电平。

同时，
RS锁存器的输出Q也会翻转为高电平，并锁存该状态。

然后，555定时器的比较器开始工作，比较器会比较两个电平：低电平和高电平。

当外部触发器触发时，比较器的低电平电压会逐渐上升，直到达到高电平电压时，比较器输出的电平会翻转。

此时，放大器的输出电平会翻转为低电平，同时RS锁存器的
输出Q也会翻转为低电平。

接着，555定时器会开始计时。

在计时过程中，当计时器的电平上升到一定值时，比较器会再次输出一个高电平电压，导致放大器的输出电平再次翻转为高电平。

同时，RS锁存器的输出Q也会翻转为高电平，从而结
束计时。

总的来说，555定时器的实验原理是通过外部触发器触发后，比较器和锁存器的工作来实现计时功能。