PD
LF
VCO
输入调频信号
输出解调信号
uC(t)
捕捉带 > 输入调频信号的最大频偏
环路带宽>输入调频信号中调制信号的频谱பைடு நூலகம்度
为实现不失真解调,要求:
2. 调幅波的同步检波
乘积型同步检波框图
AMXY
LPF
uO(t)
ur(t)
us(t)
同步信号利用PLL提取
2. 调幅波的同步检波
PDⅡ的输入信号只在上升沿起作用,故该PD能处理非常窄的脉冲。
工作波形
VCO输入
VDD
PDⅡ输出
u14
u3
u13
锁定指示:锁定时高电平 失锁时低电平
u1
u9
PDⅡ称为鉴频鉴相器,因为:
o
uD(t)
PLL基本方程 的含义?
PLL基本方程 的含义?
7.3 锁相环路
可以锁定相位,可以消除频率误差,实现频率的无误差跟踪
主要要求:
掌握PLL的基本组成、工作原理和锁定的概念。
了解PLL的相位模型和基本方程。
了解PLL的捕捉与跟踪。
7.3 锁相环路
了解集成PLL和PLL的应用。
7.3.1 锁相环路基本原理
一、 锁相环路基本组成
鉴相器(PD):用以比较ui、 uo相位, 输出反映相位误差 的电压uD(t)
CMOS锁相环路CD4046简介
为数字PLL。内有两个PD、VCO、缓冲放大器、输入信号放大与整形电路、内部稳压器等。
具有电源电压范围宽(5~15V)、功耗低、输入阻抗高等优点。工作频率0~1MHz
内部VCO产生50%占空比的方波。输出电平可与TTL电平或CMOS电平兼容。
解调电压输出