基于FPGA的高速FIR数字滤波器的设计目前FIR的实现办法主要有3种：利用单片通用数字滤波器、器件和可编程规律器件实现。
单片通用数字滤波器用法便利，但因为字长和阶数的规格较少，不能彻低满足实际需要。
用法DSP器件实现虽然容易，但因为程序挨次执行，执行速度必定不快。
有着规整的内部规律阵列和丰盛的连线资源，特殊适合于数字信号处理任务，相对于串行运算为主导的通用DSP芯片来说，其并行性和可扩展性更好。
但长久以来，FPGA向来被用于系统规律或时序控制上，很少有信号处理方面的应用，其缘由主要是由于在FPGA中缺乏实现乘法运算的有效结构。
本文利用FPGA乘累加的迅速算法，可以设计出高速的FIR数字滤波器，使FPGA在数字信号处理方面有了长足的进展。
2 Matlab设计滤波器参数
利用Matlab为设计FIR滤波器提供的工具箱，挑选滤波器类型为低通FIR，设计办法为窗口法，阶数为16，窗口类型为Hamming，Beta为0.5，Fs为8.6 kHz，FC为3.4 kHz，导出的滤波器系数如下：
3 迅速FIR滤波器算法的基本原理
(1) 分布式算法
分布式算法在完成乘加功能时是通过将各输入数据每一对应位产生的部分积预先相加形成相应的部分积，然后再对各部分积举行累加得到终于结果。
对于一个N(N为偶数)阶线性相位FIR数字滤波器，输出可由式(1)表示：
(2) 乘法器设计
高性能乘法器是实现高性能的FIR运算的关键，分析乘法器的运算过
第1页共6页。
目录引言................................... 错误！未定义书签。
第一章 FPGA的设计流程 ................... 错误！未定义书签。
1.1 FPGA概述 ................................... 错误！未定义书签。
1.2 FPGA设计流程................................. 错误！未定义书签。
1.3硬件描述语言HDL(Hardware Description Language) 错误！未定义书签。
1.4 FPGA开发工具Quartus Ⅱ软件设计流程 ......... 错误！未定义书签。
第二章有限冲激响应(FIR)滤波器的原理及设计.... 错误！未定义书签。
2.1数字信号处理基础原理.......................... 错误！未定义书签。
2.2 FIR滤波器背影知识........................... 错误！未定义书签。
2.3 FIR数字滤波器原理............................ 错误！未定义书签。
2.4 利用窗函数法设计FIR滤波器................... 错误！未定义书签。
第三章 FIR 数字滤波器的FPGA实现........... 错误！未定义书签。
3.1串行FIR滤波器原理............................ 错误！未定义书签。
3.2分布式算法基础................................ 错误！未定义书签。
3.3直接型FIR滤波器的原理结构图.................. 错误！未定义书签。
3.4具有转置结构的FIR滤波器...................... 错误！未定义书签。
第四章结论与总结......................... 错误！未定义书签。
基于FPGA的高速FIR滤波器设计摘要在数字无线电中，高速的FIR滤波器起到重要的作用。
因此，提出了一种基于FPGA的高速FIR滤波器设计方案，并采用Quartus II软件和Matlab 软件对该方案进行了开发、仿真和验证。
该方案设计的FIR滤波器具有运算速度快、实时性好和节省硬件资源的特点，能广泛应用于各种滤波领域。
关键词FPGA；FIR滤波器；Verilog HDL；Matlab在现代信号处理和电子应用技术领域，系统的设计正朝着高速、实时的方向发展。
在数字系统中，特别是在无线通信系统中，除A/D转换前的抗混叠滤波和D/A转换之后的抗镜像滤波必须采用模拟滤波器外，其它场合可以优先采用数字滤波器。
而滤波器主要作为系统的前端部分，对信号进行预处理。
滤波性能的优劣直接影响着下一级的信号处理。
因此，高性能的滤波器在系统中占据着重要位置。
FIR滤波器由于具有严格的线性相位特性以及易于实现等特点在数字信号处理中被广泛应用。
目前FIR滤波器主要有3种实现方式：第1种，采用DSP 处理器实现；第2种，采用专用信号处理芯片实现；第3种，采用可编程逻辑器件FPGA实现。
第1种实现方式使用灵活，但是由于其结构的限制不能进行并行运算，对于FIR阶数较高或者数据位宽较宽的情形，处理速度通常无法满足实时性的要求；第2种实现方式实时性好，由于其通用性差，经常无法满足特定的滤波需求；第3种实现方式，由于FPGA具有高逻辑密度、可编程以及能够可并行计算等优点，能够很好地满足通用性和实时性的要求。
因此，采用FPGA实现FIR滤波器成为高性能FIR滤波器的优选方案。
1 数字滤波器的原理分析1.1 数字滤波器的分类数字滤波器是从分析信号提取用户需要的信息，滤去不需要的信号成分或者干扰成分。
可以从时域或频域进行信号滤波设计。
时域滤波主要是根据信号和噪声之间的统计特性差异完成滤波的。
频域滤波是要提取或抑制所分析信号中某些频带的信号成分，要求信号和被滤除的信号在频域具有可分性。
基于FPGA的高效FIR滤波器的设计与实现Data摘要：该文在介绍有限冲激响应(FIR)数字滤波器理论及常见实现方法的基础上，提出了一种基于FPGA的高效实现方案。
该方案采用对称结构、加法和移位代替乘法运算、优化的CSD编码、流水线和级联技术等方面对传统的设计方法进行了改进，并借助FPGA滤波器芯片和Quartus II软件、Matlab软件对该方案进行了仿真验证。
仿真实验结果表明：此种FIR滤波器的实现方法运算速度快、实时性好、节省硬件资源，其性能优于传统的FIR滤波器设计方法。
随着信息时代和数字世界的到来，数字信号处理已成为当今一门极其重要的学科。
作为数字信号处理分支之一的数字滤波器，也受到了人们越来越多的关注。
它是通信、语音、图像、自动控制、雷达、航空航天、医疗等领域中的一种基本处理部件，具有稳定性好、精度高、灵活性大等突出优点。
数字滤波器包括有限冲激响应(Finite impulse response，简称FIR)滤波器和无限冲激响应(Infinite impulse response，简称IIR)滤波器两大类，其中的FIR滤波器因可以得到严格的线性相位、有限精度的计算不会产生振荡、运算速度快等优点受到了人们更多的青睐。
在非实时或低速系统中，FIR算法可以在DSP或CPU上用软件实现，但是在一些实时性要求较高的系统(如雷达控制、无线通讯系统等)中，由于受到乘法器和加法器电路的限制，该实现方法则不能满足速度的要求。
近几年来，随着微电子技术与工艺的迅猛发展，现场可编程门阵列(Field programmable gate array，简称FPGA)以其可编程性、低成本性、高逻辑密度和高可靠性，得到了越来越广泛的应用。
本文借助Ahera公司的FPGA芯片和Quartus II软件、Matlab软件，介绍了一种高效FIR滤波器的设计与实现方案。
1 基于FPGA的高效FIR滤波器的设计思路一个Ⅳ阶的FIR数字滤波器可由差分方程或转移函数：来描述。
