课外项目B 同步时序电路设计

6.3 同步时序逻辑电路设计同步时序逻辑电路的设计是分析的逆过程,其任务是根据实际逻辑 问题的要求，设计出能实现给定逻辑功能的电路。

„同步时序电路分析/设计的部分步骤比较:ƒ 分析步骤(部分) ƒ 设计步骤(部分)逻辑电路图 激励方程 状态方程 输出方程逻辑电路图 激励方程状态方程(或激励表)输出方程状态(真值)表 状态图/时序图状态真值表 时序图/状态图1同步时序电路设计的一般步骤给定逻辑功能 原始状态图/表(符号化) 状态化简 状态编码→ 状态(真值)表 选触发器类型修改激励和输出方程 N能自启动?Y逻辑电路图2原始状态图/表的建立„根据给定的逻辑功能建立原始状态图和原始状态表①根据电路的输入条件和相应的输出要求,分别确定输入变量 和输出变量的含义和数目。

②找出所有可能的状态(以符号表示)，根据电路的工作过程 和规律确定状态之间的转换关系。

③根据原始状态图建立原始状态表。

„建立原始状态图没有统一的方法，但一般可以如下考虑： - 设立初始状态,然后从初始状态出发考虑在各种输入信号作用下的状态转移和输出响应。

- 根据问题中要求记忆和区分的信息去考虑设立每一个状态。

一般说来，若在某个状态下输入信号后不能用已有状态表示 时，应增加一个新的状态。

3状态化简合并等价状态，消去多余状态的过程称为状态化简. ƒ 等价状态：在相同的输入下有相同的输出，并且它们的 次态相同或次态等价。

例： 原始状态表 最后简化的状态表现态 （Sn） a b c d e f g 次态/输出（S n+1/Y） A=0 A=1 a/0 b/0 c/0 d/0 a/0 d/0 e/0 f/1 a/0 f/1 g/0 f/1 a/0 f/1 e与g 等价 d与 f 等价 删掉 g与f 现态 (Sn) a b c d e 次态/输出（S n+1/Y） A=0 a/0 c/0 a/0 e/0 a/0 A=1 b/0 d/0 d/0 d/1 d/1（状态化简有时需要经过反复多次检查）4状态编码„状态编码(或状态分配) :将每个状态用一个n位二进制代码表示。

《数字逻辑电路分析与设计》课外设计制作总结报告题目( B)：同步时序电路设计2组号：组长：成员：成员：成员：成员：2017年3月2日一、实验方案本次课程设计为同步时序电路设计B。

题目要求用4个D触发器（Q1、Q2、Q3、Q4）设计一个‘1011’不重叠的序列检测器。

其功能是对输入序列进行检测。

该检测器有一个输入端x，当连续完整收到上述序列时，输出1（z=1），否则输出0（z=0）。

要求电源接通时，Q1 Q2 Q3 Q4=0000；收到第一个1时，Q1 Q2 Q3 Q4=0001；连续收到第2位0时，Q1 Q2 Q3 Q4=0010；连续收到第3位1时，Q1 Q2 Q3 Q4=0101；连续收到第4位1时，Q1 Q2 Q3 Q4=1011。

初看题目，我们在查找74LS175芯片资料后觉得题目很简单，因为只需要每次同一个输入端获得对应的D值，并将每个Q端依次连接到下一个D端，即可不断检测获得的最近的四个输入值组成的序列。

而‘1011’序列在输出端连接一个与门后也能被检测到。

二、实验原理及电路图1、原理分析（最初错误方案）图一该原理在试验方案中已经提到，这里不再赘述。

2、原理分析（修正后电路）在多次核对题目后，我们发现对题目理解有误，于是修正了原来的电路。

题目要求LED 灯总共只有0000，0001，0010，0101，1011这五种状态，而我们之前忽视了这一条件导致错误。

因此在画出状态转移图，列出状态表并经过化简后，我们得到了新的表达式和电路图。

S 0三、完成过程1、资料搜集与电路原理图的构思我们搜集了74LS175芯片的资料，并集体讨论了实现的方案。

构思出了电路图。

S 1 S 3 S 2 S 4 0/0 1/0 状态转移图图二2、软件仿真在改正之前错误的电路图后，我们按照修正后的新的电路图（即图二）进行了仿真，结果可以达到题目要求。

3、中期报告的撰写在本组成员基本确认所得电路的原理图，并进一步讨论分析电路制作方案后，由段婕同学进行了中期报告的撰写。

同步时序逻辑电路设计的教学方法探讨摘要：本文对“数字逻辑”课程中同步时序逻辑电路设计的教学方法进行了探讨，提出了根据二进制状态表导出激励函数的行之有效的简化方法及卡诺图的变换。

关键词：数字逻辑，同步时序逻辑电路，卡诺图一、引言作为功能部件级的逻辑电路设计的教学，难度最大的莫过于时序逻辑电路了。

对于难点的教学，力求在讲述过程上有一个清晰的思路，教给学生一个简单有效的设计方法，尽量避免烦琐的推导和计算。

本文就设计过程中的“由给定的二进制状态表确定触发器的激励函数和输出函数”的一个环节来说明这个问题。

二、根据二进制状态表求指定触发器激励表的简化方法这个环节通常是用触发器的激励表来转换的。

这种转换无疑对熟练激励表的应用有好处，但繁琐的转换工作增加了很多工作量，降低了设计工作的效率，不利于教学任务进度的完成。

例如，在给出的二进制状态表的情况下，用触发器的激励表的转换，求出选用J -K 触发器时的激励函数和输出函数表达式就比较麻烦。

设二进制状态表如下表1所示，J -K 触发器的激励表如表2所示。

因为给出的状态表有4个状态，它需要2个J -K 触发器。

要求的激励函数有J 2、K 2、J 1、K 1等4个，一个输出函数1个Z ，总共需要画5个卡诺图来求解。

由于输出函数与激励表无关，可直接根据状态表填出3变量卡诺图求解：观察输出函数Z 的卡诺图，它就是按状态表的行列顺序直接填写的，具有很强的直观性。

根据这个卡诺图可求出输出函数表达式为：112xy y y Z +=求激励函数J 2、K 2、J 1、K 1的表达式则需要根据状态表和激励表按步骤填写。

一、求J 2、K 2时，在状态表中只保留y 2和y 2n+1的对应状态，求J 1、K 1时则保留y 1和y 1n+1的对应状态列，保留后的状态表如表3和表4所示。

二、根据表2（激励表）和表3（或表4）填写求J 2、K 2（或J 1、K 1）的卡诺图。

如图2所示。

这样，根据图2所示的卡诺图，激励函数才能求出来：x J 2=2y ；x K 2= ；1J 1= ；1K 1=当然，二进制状态表的现态排列秩序必须按格雷码排列，如本例按00、01、11、10排列，否则在填写卡诺图前须先作好格雷码排列。

同步时序电路的设计步骤同步时序电路的设计步骤同步时序电路的分析是根据给定的时序逻辑电路，求出能反映该电路功能的状态图。

状态图清楚地表明了电路在不同的输入、输出原状态时，在时钟作用下次态状态的变化情况。

同步时序电路的设计的设计是分析的反过程，其是根据给定的状态图或通过对设计要求的分析得到的状态图，设计出同步时序电路的过程。

这里主要讨论给定状态图的情况下的同步时序电路的设计，对于具体的要求得到状态图的过程一般是一个较复杂的问题。

根据已知状态图设计同步时序电路的过程一般分为以下几步：1.确定触发器的个数。

首先根据状态的个数来确定所需要触发器的个数，如给定的状态个数为n，由应满足n≤2K,K为实现这来状态所需要的触发器的个数。

（实际使用时可能给定的状态中存在冗余项，这时一般还须对状态进行化简。

）2.列出状态转移真值表。

根据状态列出状态转移真值表，也称状态表、状态转移表。

3.触发器选型。

选择合适的触发器，通常可选的触发器有：JK-FF,D-FF,T-FF,一般使用较广的为JK-FF。

根据状态图和给出的触发器的型号写出其输入方程，通常在写输入方程时须对其进行化简，以使电路更简单。

4.求出输出方程。

根据状态表，求出输出逻辑函数Z的输出方程，还过有些电路没有独立的输出，这一步就省了。

5.画出逻辑图。

根据输入方程、输出方程画出逻辑电路图。

6.讨论设计的电路能否自启动。

在设计的电路中可能出现一些无关的状态，这些状态能否经过若干个时钟脉冲后进行有效的状态。

同步时序电路设计举例例按下图状态图设计同步时序电路。

1.根据状态数确定触发器的数目：由状态图可以看出，其每个状态由两个状态，故可用两个触发器。

其变量可用Q1,Q0表示；2.根据状态图列出状态表：状态表的自变量为输入变量x和触发器当前状态Q1n,Q0n，而应变量为触发器的次态Q1n+1Q0n+1、及输出z，列表时将自变量的所有组合全部列出来，其中当Q1n Q0n=01的状态为不出现，其输出可看作任意项处理。

同步时序电路设计步骤同步时序电路是数字电路中的一种重要设计。

它通过时钟信号来同步多个电路的操作，确保数据在正确的时间被采样和处理。

本文将详细介绍同步时序电路的设计步骤，包括需求分析、状态图设计、状态转换表设计、逻辑方程式推导以及逻辑电路实现。

1. 需求分析在进行同步时序电路设计之前，首先需要明确电路的需求。

这包括确定输入和输出信号的类型、数量以及对其进行操作的具体要求。

需要考虑的因素包括输入信号的时序关系、输出信号的逻辑关系以及任何特殊功能或约束。

2. 状态图设计状态图是描述同步时序电路行为的一种图形化表示方法。

它由状态和状态之间的转移组成。

每个状态代表了电路在不同时间点上可能处于的状态，而转移则表示了在某些条件下从一个状态到另一个状态的变化。

在设计状态图时，需要考虑所有可能的输入组合，并确定每个输入组合下所对应的输出以及下一个状态是什么。

通常使用有限状态机（FSM）来表示同步时序电路。

3. 状态转换表设计基于状态图，可以得到状态转换表。

状态转换表列出了每个状态及其对应的输入组合、输出和下一个状态。

它是状态图的一种更具体和详细的表示形式。

将状态图转换为状态转换表时，需要将每个状态分配一个唯一的编号，并确定每个输入组合所对应的输出和下一个状态。

可以使用真值表或决策表来辅助设计。

4. 逻辑方程式推导根据状态转换表，可以推导出同步时序电路的逻辑方程式。

逻辑方程式描述了输入信号和当前状态如何决定输出信号和下一个状态。

推导逻辑方程式时，可以使用布尔代数和逻辑运算符（如与、或、非）来描述不同输入组合下的输出和下一个状态。

根据具体需求，可以选择使用门电路、触发器等元件来实现逻辑功能。

5. 逻辑电路实现最后一步是将推导出的逻辑方程式转换为具体的逻辑电路。

这包括选择合适的门电路、触发器以及其他元件，并按照设计要求进行布线。

在进行逻辑电路实现时，需要注意信号传输延迟、功耗以及布线复杂性等因素。

还需要进行仿真和验证，确保电路在不同输入组合下能够正确地工作。