下载文档原格式
采用中规模集成器件实现组合逻辑电路中规模集成器件的大量消失，使很多规律问题可直接选用相应的集成器件，既省去繁琐的设计，也可避开设计中带来的错误。
用器件设计电路给电路设计供应了便利，成为电路设计者的优先选择，主要表现在以下几个方面：1.精简设计电路所用的器件，简化结构；2.节约设计电路所用的时间，缩短设计周期；3.简化电路调试过程，缩短测试周期；4.便利电路维护，削减维护成本。
中规模集成器件，大多数是专用的功能器件。
用这些功能器件实现组合规律函数，基本采纳规律函数对比方法。
由于每一种组合电路的中规模集成器件都具有某种确定的规律功能，都可以写出其输出和输入关系的规律函数表达式。
可以将要实现的规律函数表达式进行变换，尽可能变换成与某些中规模集成器件的规律函数表达式类似的形式。
假如需要实现的规律函数表达式与某种中规模集成器件的规律函数表达式形式上完全全都，则使用这种器件最便利；假如需要实现的规律函数是某种中规模集成器件的规律函数表达式的一部分，例如变量数少，则只需对中规模集成器件的多余输入端作适当的处理（固定为1或固定为0），也可以很便利地实现需要的规律函数；假如需实现的规律函数的变量数比中规模集成器件的输入变量多，则可以通过扩展的方法来实现。
用中规模集成器件设计组合规律电路的方法为：（1）对规律问题进行描述分析给出规律问题，确定输入、输出变量；对变量进行赋值；由给出问题列出真值表；写出规律表达式。
（2）对表达式进行变换写出选定中规模集成器件规律表达式；将设计电路的规律表达式进行变换，其形式尽可能与器件的表达式全都；将两表达式进行比较，确定集成器件的输入与输出。
（3）画电路使用数据选择器实现单输出函数和使用译码器及附加规律门实现多输出函数是比较便利的；对某些规律函数，如规律函数输出为输入信号相加，则采纳全加器实现较为便利。
1、用具有n个地址输入端的数据选择器实现n变量规律函数一块具有n个地址端的数据选择器，具有对2n个数据选择的功能。
第四章 组合逻辑模块及其应用上一章介绍了组合逻辑电路的分析与设计方法。
随着微电子技术的发展，现在许多常用的组合逻辑电路都有现成的集成模块，不需要我们用门电路设计。
本章将介绍编码器、译码器、数据选择器、数值比较器、加法器等常用组合逻辑集成器件，重点分析这些器件的逻辑功能、实现原理及应用方法。
编码器一． 编码器的基本概念及工作原理编码——将字母、数字、符号等信息编成一组二进制代码。
例：键控8421BCD 码编码器。
左端的十个按键S 0～S 9代表输入的十个十进制数符号0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0。
输出对应的8421码，为4位码，所以有4个输出端A 、B 、C 、D 。
图 键控8421BCD 码编码器由真值表写出各输出的逻辑表达式为：9898S S S S A =+=76547654S S S S S S S S B =+++= 76327632S S S S S S S S C =+++= 9753197531S S S S S S S S S S D =++++=表 键控8421BCD 码编码器真值表画出逻辑图，如图所示。
其中GS 为控制使能标志，当按下S 0～S 9任意一个键时，GS =1，表示有信号输入；当S 0～S 9均没按下时，GS =0，表示没有信号输入，此时的输出代码0000为无效代码。
二． 二进制编码器用n 位二进制代码对2n个信号进行编码的电路称为二进制编码器。
3位二进制编码器有8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表，输入为高电平有效。
表 编码器真值表由真值表写出各输出的逻辑表达式为： 76542I I I I A = 76321I I I I A = 75310I I I I A = 用门电路实现逻辑电路。
图 3位二进制编码器三． 优先编码器优先编码器——允许同时输入两个以上的编码信号，编码器给所有的输入信号规定了优先顺序，当多个输入信号同时出现时，只对其中优先级最高的一个进行编码。
74148是一种常用的8线-3线优先编码器。
其功能如表 所示，其中I 0～I 7为编码输入端，低电平有效。
A 0～A 2为编码输出端，也为低电平有效，即反码输出。
其他功能：（1）EI 为使能输入端，低电平有效。
（2）优先顺序为I 7→I 0，即I 7的优先级最高，然后是I 6、I 5、…、I 0。
（3）GS 为编码器的工作标志，低电平有效。
（4）EO为使能输出端，高电平有效。
表 74148优先编码器真值表其逻辑图如图所示。
图 74148优先编码器的逻辑图四．编码器的应用1．编码器的扩展集成编码器的输入输出端的数目都是一定的，利用编码器的输入使能端EI、输出使能端EO和优先编码工作标志GS，可以扩展编码器的输入输出端。
图所示为用两片74148优先编码器串行扩展实现的16线—4线优先编码器。
图串行扩展实现的16线—4线优先编码器它共有16个编码输入端，用X0～X15表示；有4个编码输出端，用Y0～Y3表示。
片1为低位片，其输入端I0～I7作为总输入端X0～X7；片2为高位片，其输入端I0～I7作为总输入端X8～X15。
两片的输出端A0、A1、A2分别相与，作为总输出端Y0、Y1、Y2，片2的GS端作为总输出端Y3。
片1的输出使能端EO作为电路总的输出使能端；片2的输入使能端EI作为电路总的输入使能端，在本电路中接0，处于允许编码状态。
片2的输出使能端EO接片的输入使能端EI，控制片1工作。
两片的工作标志GS相与，作为总的工作标志GS端。
电路的工作原理为：当片2的输入端没有信号输入，即X8～X15全为1时，GS2=1（即Y3=1），EO2=0（即EI1=0），片1处于允许编码状态。
设此时X5=0，则片1的输出为A2A1A0=010，由于片2输出A2A1A0=111，所以总输出Y3Y2Y1Y0=1010。
当片2有信号输入，EO2=1（即EI1=1），片1处于禁止编码状态。
设此时X12=0（即片2的I4=0），则片2的输出为A2A1A0=011，且GS2=0。
由于片1输出A2A1A0=111，所以总输出Y3Y2Y1Y0=0011。
2．组成8421BCD 编码器图所示是用74148和门电路组成的8421BCD编码器，输入仍为低电平有效，输出为8421DCD码。
工作原理为：当I9、I8无输入（即I9、I8均为高平）时，与非门G4的输出Y3=0，同时使74148的EI=0，允许74148工作，74148对输入I0～I7进行编码。
如I5=0，则A2A1A0=010，经门G1、G2、G3处理后，Y2Y1Y0=101，所以总输出Y3Y2Y1Y0=0101。
这正好是5的842lBCD码。
当I9或I8有输入（低电平）时，与非门G4的输出Y3=1，同时使74148的EI=1，禁止74148工作，使A2A1A0=111。
如果此时I9=0，总输出Y3Y2Y1Y0=1001。
如果I8=0，总输出Y3Y2Y1Y0=1000。
正好是9和8的842lBCD码。
图 74148组成8421BCD编码器译码器一．译码器的基本概念及工作原理译码器——将输入代码转换成特定的输出信号。
假设译码器有n个输入信号和N个输出信号，如果N=2n，就称为全译码器，常见的全译码器有2线—4线译码器、3线—8线译码器、4线—16线译码器等。
如果N＜2n，称为部分译码器，如二一十进制译码器（也称作4线—10线译码器）等。
下面以2线—4线译码器为例说明译码器的工作原理和电路结构。
2线—4线译码器的功能如表所示。
表 2线—4线译码器功能表由表可写出各输出函数表达式：EIY=ABEIY=AB1BY=EIA2Y=ABEI3用门电路实现2线—4线译码器的逻辑电路如图所示。
图 2线—4线译码器逻辑图二．集成译码器1.二进制译码器7413874138是一种典型的二进制译码器，其逻辑图和引脚图如图所示。
它有3个输入端A2、A1、A0，8个输出端Y0~Y7，所以常称为3线—8线译码器，属于全译码器。
输出为低电平有效，G1、G2A和G2B为使能输入端。
图 74138集成译码器逻辑图表 3线—8线译码器74138功能表译码器7442（自学）三．译码器的应用1．译码器的扩展利用译码器的使能端可以方便地扩展译码器的容量。
图所示是将两片74138扩展为4线—16线译码器。
其工作原理为：当E＝1时，两个译码器都禁止工作，输出全1；当E＝0时，译码器工作。
这时，如果A3=0，高位片禁止，低位片工作，输出Y0～Y7由输入二进制代码A2A l A0决定；如果A 3=1，低位片禁止，高位片工作，输出Y 8～Y 15由输入二进制代码A 2A l A 0决定。
从而实现了4线—16线译码器功能。
图 两片74138扩展为4线—16线译码器2．实现组合逻辑电路由于译码器的每个输出端分别与一个最小项相对应，因此辅以适当的门电路，便可实现任何组合逻辑函数。
例 试用译码器和门电路实现逻辑函数 AC BC AB L ++= 解：（1）将逻辑函数转换成最小项表达式，再转换成与非—与非形式。
ABC C AB C B A BC A L +++==m 3+m 5+m 6+m 7=⋅⋅⋅⋅7653m m m m（2）该函数有三个变量，所以选用3线—8线译码器74138。
用一片74138加一个与非门就可实现逻辑函数L ，逻辑图如图所示。
例 某组合逻辑电路的真值表如表所示，试用译码器和门电路设计该逻辑电路。
解：（1）写出各输出的最小项表达式，再转换成与非—与非形式。
ABC C B A C B A C B A L +++=74217421m m m m m m m m ⋅⋅⋅=+++=C AB C B A BC A F ++=653653m m m m m m ⋅⋅=++=C AB C B A C B A C B A G +++=64206420m m m m m m m m ⋅⋅⋅=+++= （2）选用3线—8线译码器74138。
设A =A 2、B =A 1、C =A 0。
将L 、F 、G 的逻辑表达式与74138的输出表达式相比较，有：7421Y Y Y Y L ⋅⋅⋅= 653Y Y Y F ⋅⋅=6420Y Y Y Y G ⋅⋅⋅=用一片74138加三个与非门就可实现该组合逻辑电路，逻辑图如图所示。
表 例 的真值表可见，用译码器实现多输出逻辑函数时，优点更明显。
3．构成数据分配器数据分配器——将一路输入数据根据地址选择码分配给多路数据输出中的某一路输出。
它的作用与图所示的单刀多掷开关相似。
由于译码器和数据分配器的功能非常接近，所以译码器一个很重要的应用就是构成数据分配器。
也正因为如此，市场上没有集成数据分配器产品，只有集成译码器产品。
当需要数据分配器时，可以用译码器改接。
例用译码器设计一个“1线-8线”数据分配器。
图用译码器构成数据分配器四．数字显示译码器在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。
能够显示数字、字母或符号的器件称为数字显示器。
在数字电路中，数字量都是以一定的代码形式出现的，所以这些数字量要先经过译码，才能送到数字显示器去显示。
这种能把数字量翻译成数字显示器所能识别的信号的译码器称为数字显示译码器。
常用的数字显示器有多种类型。
按显示方式分，有字型重叠式、点阵式、分段式等。
按发光物质分，有半导体显示器，又称发光二极管(LED)显示器、荧光显示器、液晶显示器、气体放电管显示器等。
目前应用最广泛的是由发光二极管构成的七段数字显示器。
1．七段数字显示器原理七段数字显示器就是将七个发光二极管（加小数点为八个）按一定的方式排列起来，七段a、b、c、d、e、f、g（小数点DP）各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字。
图七段数字显示器及发光段组合图（a）显示器（b）段组合图按内部连接方式不同，七段数字显示器分为共阴极和共阳极两种。
图半导体数字显示器的内部接法（a）共阳极接法（b）共阴极接法半导体显示器的优点是工作电压较低（～3V）、体积小、寿命长、亮度高、响应速度快、工作可靠性高。
缺点是工作电流大，每个字段的工作电流约为10mA左右。
2．七段显示译码器7448七段显示译码器7448是一种与共阴极数字显示器配合使用的集成译码器，它的功能是将输入的4位二进制代码转换成显示器所需要的七个段信号a～g。
表为它的逻辑功能表。
a～g为译码输出端。
另外，它还有3个控制端：试灯输入端LT、灭零输入端RBI、特殊控制端BI/RB O。
其功能为：（1）正常译码显示。
LT=1，BI/RBO=1时，对输入为十进制数l～15的二进制码（0001～1111）进行译码，产生对应的七段显示码。
