下载文档原格式
第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数0101101001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSB LSB0 1 2 11 12 （ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+ （2）@ （3）you (4)43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的十六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1. 6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章 逻辑代数 习题解答2.1.1 用真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
数电课后标准答案康华光第五版（完整）第⼀章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的⼆进制数0101101001．1．4⼀周期性数字波形如图题所⽰，试计算：（1）周期；（2）频率；（3）占空⽐例MSB LSB0 1 2 11 12 （ms）解：因为图题所⽰为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ占空⽐为⾼电平脉冲宽度与周期的百分⽐，q=1ms/10ms*100%=10%1.2数制2 1.2.2将下列⼗进制数转换为⼆进制数，⼋进制数和⼗六进制数（要求转换误差不⼤于4（2）127 （4）2.718解：（2）（127）D=72-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1011)B=(2.54)O=(2.B)H1.4⼆进制代码1.4.1将下列⼗进制数转换为8421BCD码：（1）43 （3）254.25解：（43）D=（01000011）BCD1.4.3试⽤⼗六进制写书下列字符繁荣ASCⅡ码的表⽰：P28（1）+ （2）@ （3）you (4)43解：⾸先查出每个字符所对应的⼆进制表⽰的ASCⅡ码，然后将⼆进制码转换为⼗六进制数表⽰。
（1）“+”的ASCⅡ码为0101011，则（00101011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H(3)you的ASCⅡ码为本1111001,1101111,1110101,对应的⼗六进制数分别为79,6F,75(4)43的ASCⅡ码为0110100,0110011,对应的⼗六紧张数分别为34,331.6逻辑函数及其表⽰⽅法1.6.1在图题1. 6.1中，已知输⼊信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与⾮， (b)为同或⾮，即异或第⼆章逻辑代数习题解答2.1.1 ⽤真值表证明下列恒等式 (3)A B AB AB ⊕=+（A ⊕B ）=AB+AB 解：真值表如下A B A B ⊕ABAB A B ⊕AB +AB0 0 0 1 0 1 1 0 1 1 0 0 0 0 1 0 1 0 0 0 0 11111由最右边2栏可知，A B ⊕与AB +AB 的真值表完全相同。
第1章 数字逻辑概论1.1 复习笔记一、模拟信号与数字信号 1．模拟信号和数字信号 （1）模拟信号在时间上连续变化，幅值上也连续取值的物理量称为模拟量，表示模拟量的信号称为模拟信号，处理模拟信号的电子电路称为模拟电路。
（2）数字信号 与模拟量相对应，在一系列离散的时刻取值，取值的大小和每次的增减都是量化单位的整数倍，即时间离散、数值也离散的信号。
表示数字量的信号称为数字信号，工作于数字信号下的电子电路称为数字电路。
（3）模拟量的数字表示①对模拟信号取样，通过取样电路后变成时间离散、幅值连续的取样信号； ②对取样信号进行量化即数字化；③对得到的数字量进行编码，生成用0和1表示的数字信号。
2．数字信号的描述方法（1）二值数字逻辑和逻辑电平在数字电路中，可以用0和1组成的二进制数表示数量的大小，也可以用0和1表示两种不同的逻辑状态。
在电路中，当信号电压在3.5～5 V 范围内表示高电平；在0～1.5 V 范围内表示低电平。
以高、低电平分别表示逻辑1和0两种状态。
（2）数字波形①数字波形的两种类型非归零码：在一个时间拍内用高电平代表1，低电平代表0。
归零码：在一个时间拍内有脉冲代表1，无脉冲代表0。
②周期性和非周期性周期性数字波形常用周期T 和频率f 来描述。
脉冲波形的脉冲宽度用W t 表示，所以占空比100%t q T=⨯W③实际数字信号波形在实际的数字系统中，数字信号并不理想。
当从低电平跳变到高电平，或从高电平跳到低电平时，边沿没有那么陡峭，而要经历一个过渡过程。
图1-1为非理想脉冲波形。
图1-1 非理想脉冲波形④时序图：表示各信号之间时序关系的波形图称为时序图。
二、数制 1．十进制以10为基数的计数体制称为十进制，其计数规律为“逢十进一”。
任意十进制可表示为：()10iDii N K ∞=-∞=⨯∑式中，i K 可以是0～9中任何一个数字。
如果将上式中的10用字母R 代替，则可以得到任意进制数的表达式：()iR ii N K R ∞=-∞=⨯∑2．二进制（1）二进制的表示方法以2为基数的计数体制称为二进制，其只有0和1两个数码，计数规律为“逢二进一”。
第二章运算放大器2.1 集成电路运算放大器2.1.1答；通常由输入级，中间级，输出级单元组成，输入级由差分式放大电路组成，可以提高整个电路的性能。
中间级由一级或多级放大电路组成，主要是可以提高电压增益。
输出级电压增益为1，可以为负载提供一定的功率。
2.1.2答：集成运放的电压传输曲线由线性区和非线性区组成，线性区的直线的斜率即Vvo 很大，直线几乎成垂直直线。
非线性区由两条水平线组成，此时的Vo达到极值，等于V+或者V-。
理想情况下输出电压+Vom=V+,-Vom=V-。
2.1.3答：集成运算放大器的输入电阻r约为10^6欧姆，输出电阻r约为100欧姆，开环电压增益Avo约为10^6欧姆。
2.2 理想运算放大器2.2.1答：将集成运放的参数理想化的条件是：1.输入电阻很高，接近无穷大。
2.输出电阻很小，接近零。
3.运放的开环电压增益很大。
2.2.2答：近似电路的运放和理想运放的电路模型参考书P27。
2.3 基本线性运放电路2.3.1答:1.同相放大电路中，输出通过负反馈的作用，是使Vn自动的跟从Vp，使Vp≈Vn，或Vid=Vp-Vn≈0的现象称为虚短。
2.由于同相和反相两输入端之间出现虚短现象，而运放的输入电阻的阻值又很高，因而流经两输入端之间Ip=In≈0,这种现象称为虚断。
3.输入电压Vi通过R1作用于运放的反相端，R2跨接在运放的输出端和反相端之间，同相端接地。
由虚短的概念可知，Vn≈Vp=0,因而反相输入端的电位接近于地电位，称为虚地。
虚短和虚地概念的不同：虚短是由于负反馈的作用而使Vp≈Vn,但是这两个值不一定趋向于零，而虚地Vp,Vn接近是零。
2.3.2答：由于净输入电压Vid=Vi-Vf=Vp-Vm,由于是正相端输入，所以Vo为正值，Vo等于R1和R2的电压之和，所以有了负反馈电阻后，Vn增大了，Vp不变，所以Vid变小了，Vo 变小了，电压增益Av=Vo/Vi变小了。
由上述电路的负反馈作用，可知Vp≈Vn,也即虚短。
康华光第五版数电答案数电课后答案康华光第五版(完整)第一章数字逻辑习题1．1数字电路与数字信号1.1.2 图形代表的二进制数 0001．1．4一周期性数字波形如图题所示，试计算：（1）周期；（2）频率；（3）占空比例MSBLSB 0121112（ms）解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms 频率为周期的倒数，f=1/T=1/0.01s=100HZ 占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%1.2数制1.2.2将下列十进制数转换为二进制数，八进制数和十六进制数（要求转换误差不大于（2）127 （4）2.718 解：（2）（127）D=-1=（10000000）B-1=（1111111）B=（177）O=（7F）H（4）（2.718）D=(10.1)B=(2.54)O=(2.B)H1.4二进制代码1.4.1将下列十进制数转换为8421BCD码：（1）43（3）254.25 解：（43）D=（01000011）BCD1.4.3试用十六进制写书下列字符繁荣ASCⅡ码的表示：P28（1）+（2）@ （3）you (4)43 解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为十六进制数表示。
（1）“+”的ASCⅡ码为0011，则（00011）B=（2B）H（2）@的ASCⅡ码为1000000,(01000000)B=(40)H (3)you的ASCⅡ码为本1111001,1111,1101,对应的十六进制数分别为79,6F,75 (4)43的ASCⅡ码为0100,0110011,对应的十六紧张数分别为34,331.6逻辑函数及其表示方法1.6.1在图题1.6.1中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: (a)为与非， (b)为同或非，即异或第二章逻辑代数习题解答2.1.1 用真值表证明下列恒等式 (3)（A⊕B）=AB+AB 解：真值表如下 A B AB +AB 0 0 01 011 011 0 0 0 01 01 0 0 0 011 0 0111 由最右边2栏可知，与+AB的真值表完全相同。
第一章习题答案1.1.4 一周期性信号的波形如图题1.1.4所示，试计算：（1）周期；（2）频率；（3）占空比012（ms）图题1.1.4解： 周期T=10ms 频率f=1/T=100Hz 占空比q=t w /T ×100%=1ms/10ms ×100%=10%1.2.2 将下列十进制数转换为二进制数、八进制数和十六进制数，要求误差不大于2-4： （1）43 （2）127 （3）254.25 （4）2.718 解：1. 转换为二进制数：（1）将十进制数43转换为二进制数，采用“短除法”，其过程如下：2 43 ………………………余1……b 02 21 ………………………余1……b 12 1 ………………………余1……b 52 2 ………………………余0……b 42 5 ………………………余1……b 32 10 ………………………余0……b20高位低位从高位到低位写出二进制数，可得（43）D =（101011）B（2）将十进制数127转换为二进制数，除可用“短除法”外，还可用“拆分比较法”较为简单： 因为27=128，因此（127）D =128-1=27-1=（1000 0000）B -1=（111 1111）B（3）将十进制数254.25转换为二进制数，整数部分（254）D =256-2=28-2=（1 0000 0000）B -2=（1111 1110）B 小数部分（0.25）D =（0.01）B （254.25）D =（1111 1110.01）B（4）将十进制数2.718转换为二进制数 整数部分（2）D =（10）B小数部分（0.718）D =（0.1011）B 演算过程如下：0.718×2=1.436……1……b-1 0.436×2=0.872……0……b-2 0.872×2=1.744……1……b-3 0.744×2=1.488……1……b-4 0.488×2=0.976……0……b-5 0.976×2=1.952……1……b-6高位低位要求转换误差小于2-4，只要保留小数点后4位即可，这里算到6位是为了方便转换为8进制数。
第六章作业答案10解：根据状态表作出对应的状态图如下：6.1.3 已知状态图如题图6.1.3所示，试列出其状态表。
00/010/06.1.8已知状态表如表题6.1.8所示，若电路的初始状态为Q 1Q 0=00，输入信号A 的波形如图题6.1.8所示，输出信号为Z ，试画出Q 1Q 0的波形（设触发器对下降沿敏感）。
解：根据已知的状态表及输入信号A=011001，该电路将从初始状态Q1Q0=00开始，按照下图所示的顺序改变状态：Q1Q0的波形图如下：CPAQQ16.2.1试分析图题6.2.1（a）所示时序电路，画出其状态表和状态图。
设电路的初始状态为0，试画出在图题6.2.1（b）所示波形的作用下，Q和Z的波形图。
CP AZ解：由电路图可写出该电路的状态方程和输出方程分别为：1n n Q A Q Z AQ+=⊕=状态图如下所示：0/1Q 和Z 的波形如下所示：CP A Q Z6.2.4分析图题6.2.4所示电路，写出它的激励方程组、状态方程组和输出方程，画出状态表和状态图。
A CPZ解：电路的激励方程组为：10101011J Q K AQ J Q K ==== 状态方程组为：()11101101100nn n nnnnnn n Q Q Q QQ Q AQ Q Q Q A ++==+=+输出方程为： 10Z AQ Q =根据状态方程组和输出方程可列出状态表如下：状态图如下：6.3.2 某同步时序电路的状态图如图题6.3.2所示，试写出用D 触发器设计时的最简激励方程组。
解：由状态图可知，要实现该时序电路需要用3个D 触发器。
（2）画出各激励信号的卡诺图，在状态转换真值表中未包含的状态为不可能出现的，可作无关项处理。
（3）由卡诺图得到各激励信号的最简方程如下：22110nnnD Q D Q D Q === 6.3.5试用下降沿触发的JK 触发器和最少的门电路实现图6.3.5所示的Z 1和Z 2输出波形。
电子技术基础(数字部分)第五版答案康华光电子技术基础第五版康华光课后答案第一章数字逻辑习题1、1数字电路与数字信号图形代表的二进制数0001、1、4一周期性数字波形如图题所示，试计算：周期；频率；占空比例MSBLSB0121112解：因为图题所示为周期性数字波，所以两个相邻的上升沿之间持续的时间为周期，T=10ms频率为周期的倒数，f=1/T=1/=100HZ占空比为高电平脉冲宽度与周期的百分比，q=1ms/10ms*100%=10%数制将下列进制数转换为二进制数，八进制数和六进制数127 解：D=-1=B-1=B=O=H72D=B=O=H二进制代码将下列进制数转换为8421BCD码：43解：D=BCD试用六进制写书下列字符繁荣ASCⅡ码的表示：P28+ @ you43解：首先查出每个字符所对应的二进制表示的ASCⅡ码，然后将二进制码转换为六进制数表示。
“+”的ASCⅡ码为0011，则B=H@的ASCⅡ码为1000000,B=Hyou的ASCⅡ码为本1111001,1111,1101,对应的六进制数分别为79,6F,7543的ASCⅡ码为0100,0110011,对应的六紧张数分别为34,33 逻辑函数及其表示方法在图题1、中，已知输入信号A，B`的波形，画出各门电路输出L的波形。
解: 为与非，为同或非，即异或第二章逻辑代数习题解答用真值表证明下列恒等式ABABAB⊕=+=AB+AB解：真值表如下ABAB⊕ABABAB⊕AB+AB111111111111由最右边2栏可知，与AB+AB的真值表完全相同。
用逻辑代数定律证明下列等式AABCACDCDEACDE++++=++解：AABCACDCDE++++ABCACDCDE=+++AACDCDE=++ACDCDE=++ACDE=++用代数法化简下列各式ABCBC+解：ABCBC+ABABABAB=、+、+++BABAB=++ABB=+AB=+AB=ABCDABDBCDABCBDBC++++解：ABCDABDBCDABCBDBC++++ABCDDABDBCDCBACADCDBACADBACDABBCBD=++++=+++=+++=++=++画出实现下列逻辑表达式的逻辑电路图，限使用非门和二输入与非门LABAC=+LDAC=+LABCDBCDBCDBCDABD=+++用卡诺图化简下列个式ABCDABCDABADABC++++解：ABCDABCDABADABC++++ ABCDABCDABCCDDADBBCCABCDD=+++++++++ ABCDABCDABCDABCDABCDABCDABCD=++++++LABCDmd=+ΣΣ解：LAD=+LABCDmd=+ΣΣ解:LADACAB=++已知逻辑函数LABBCCA=++，试用真值表,卡诺图和逻辑图表示解:1>由逻辑函数写出真值表ABCL1111111111111111112>由真值表画出卡诺图3>由卡诺图,得逻辑表达式LABBCAC=++用摩根定理将与或化为与非表达式LABBCACABBCAC=++=、、4>由已知函数的与非-与非表达式画出逻辑图第三章习题MOS逻辑门电路根据表题所列的三种逻辑门电路的技术参数，试选择一种最合适工作在高噪声环境下的门电路。
表题逻辑门电路的技术参数表/OHVVVOL/V/IHVV/ILVV逻辑门A2逻辑门B逻辑门C解：根据表题所示逻辑门的参数，以及式和式，计算出逻辑门A的高电平和低电平噪声容限分别为：NHAV=2V= OHVIHVNLAV== ILVOLV同理分别求出逻辑门B和C的噪声容限分别为:NHBV=1VNLBV=NHCV=1VNLCV=电路的噪声容限愈大,其抗干扰能力愈强,综合考虑选择逻辑门C根据表题所列的三种门电路的技术参数,计算出它们的延时-功耗积,并确定哪一种逻辑门性能最好表题逻辑门电路的技术参数表/pLHtn/pHLtn/DPmW逻辑门A116逻辑门B568逻辑门C10101解:延时-功耗积为传输延长时间与功耗的乘积,即DP= tpdPD根据上式可以计算出各逻辑门的延时-功耗分别为ADP =2PLHPHLtt+DP=2ns+*16mw=* =同理得出: BDP=44PJ CDP=10PJ,逻辑门的DP值愈小,表明它的特性愈好,所以逻辑门C的性能最好、为什么说74HC系列CMOS与非门在+5V电源工作时,输入端在以下四种接法下都属于逻辑0: 输入端接地; 输入端接低于的电源; 输入端接同类与非门的输出低电压; 输入端接10kΩ的电阻到地、解:对于74HC系列CMOS门电路来说,输出和输入低电平的标准电压值为:OLV=, ILV=,因此有:=0由于CMOS管的栅极电流非常小,通常小于1uA,在10kΩ电阻上产生的压降小于10mV即Vi求图题所示电路的输出逻辑表达式、解:图解所示电路中L1=AB,L2=BC,L3=D,L4实现与功能,即L4=L1L2L3,而L=、、4LE、、,所以输出逻辑表达式为L=ABBCDE、、、、、、图题表示三态门作总线传输的示意图，图中n个三态门的输出接到数据传输总线，D1，D2，……Dn为数据输入端，CS1，CS2……CSn为片选信号输入端、试问:CS信号如何进行控制,以便数据D1,D2, ……Dn通过该总线进行正常传输; CS信号能否有两个或两个以上同时有效?如果出现两个或两个以上有效,可能发生什么情况? 如果所有CS信号均无效,总线处在什么状态?解: 根据图解可知,片选信号CS1，CS2……CSn为高电平有效,当CSi=1时第i个三态门被选中,其输入数据被送到数据传输总线上,根据数据传输的速度,分时地给CS1， CS2……CSn端以正脉冲信号,使其相应的三态门的输出数据能分时地到达总线上、CS信号不能有两个或两个以上同时有效,否则两个不同的信号将在总线上发生冲突,即总线不能同时既为0又为1、如果所有CS信号均无效,总线处于高阻状态、试分析所示的CMOS电路，说明它们的逻辑功能解：对于图题所示的CMOS电路，当EN=0时，和均导通，和构成的反相器正常工作，L=2PT2NT1PT1NTA，当EN=1时，和均截止，无论A为高电平还是低电平，输出端均为高阻状态，其真值表如表题解所示，该电路是低电平使能三态非门，其表示符号如图题解所示。
2PT2NT图题所示CMOS电路，EN=0时，导通，或非门打开，和构成反相器正常工作，L=A；当2PT1PT1NTEN=1时，截止，或非门输出低电平，使截止，输出端处于高阻状态，该电路是低电平使能三态缓冲器，其表示符号如图题解所示。
2PT1NT同理可以分析图题和图题所示的CMOS电路，它们分别为高电平使能三态缓冲器和低电平使能三态非门，其表示符号分别如图题和图题所示。
AL111高阻1 1 A L 1 1 1 高阻1 1 高阻EN A L 高阻1 高阻1 1 1 1为什么说TTL与非门的输入端在以下四种接法下，都属于逻辑1：输入端悬空；输入端接高于2V的电源；输入端接同类与非门的输出高电压；输入端接10kΩ的电阻到地。
解：参见教材图电路，当输入端悬空时，T1管的集电结处于正偏，Vcc作用于T1 的集电结和T2，T3管的发射结，使T2，T3饱和，使T2管的集电极电位Vc2=VcEs2+VBE3=+=，而T4管若要导通VB2=Vc2≥VBE4+VD=+=，故T4截止。
又因T3饱和导通，故与非门输出为低电平，由上分析，与非门输入悬空时相当于输入逻辑1。
当与非门输入端接高于2V的电源时，若T1管的发射结导通，则VBE1≥，T1管的基极电位VB≥2+ C1=。
而VB1≥时，将会使T1的集电结处于正偏，T2，T3处于饱和状态，使T4截止，与非门输出为低电平。
故与非门输出端接高于2V的电源时，相当于输入逻辑1。
与非门的输入端接同类与非门的输出高电平输出时，若T1管导通，则VB1=+=。
而若VB1>时，将使T1的集电结正偏，T2，T3处于饱和状态，这时 VB1被钳位在，即T1的发射结不可能处于导通状态，而是处于反偏截止。
由，当VB1≥，与非门输出为低电平。
与非门输入端接10kΩ的电阻到地时，教材图的与非门输入端相当于解图所示。
这时输入电压为VI==10=。
若T1导通，则VBI=+ VBE=+= V。
但VBI是个不可能大于的。
当VBI=时，将使T1管的集电结正偏，T2，T3处于饱和，使VBI被钳位在，因此，当RI=10kΩ时，T1 将处于截止状态，由这时相当于输入端输入高电平。
设有一个74LS04反相器驱动两个74ALS04反相器和四个74LS04反相器。
问驱动门是否超载？若超载，试提出一改进方案；若未超载，问还可增加几个74LS04 门？解：根据题意，74LS04为驱动门，同时它有时负载门，负载门中还有74LS04。
从主教材附录A查出74LS04和74ALS04的参数如下74LS04：=8mA,=;= OLIOHIIHI4个74LS04的输入电流为：4=4ILI×=,4=4IHI×=2个74ALS04的输入电流为：2=2ILI×=,2=2IHI×=。
① 拉电流负载情况下如图题解所示，74LS04总的拉电流为两部分，即4个74ALS04的高电平输入电流的最大值4=电流之和为+=而74LS04能提供的拉电流，并不超载。
IHI② 灌电流负载情况如图题解所示，驱动门的总灌电流为+=而74LS04能提供8mA的灌电流，也未超载。
从上面分析计算可知，74LS04所驱动的两类负载无论书灌电流还是拉电流均未超图题所示为集电极门74LS03驱动5个CMOS逻辑门，已知OC 门输管截止时的漏电流=；负载门的参数为：=4V,=1V,==1A试计算上拉电阻的值。
从主教材附录A查得74LS03的参数为：=，=，=8mA、根据式形式可以计算出上拉电阻的值。
灌电流情况如图题解所示，74LS03输出为低电平，=5OHVOLVOLIpRDDOLOLILtotalVVII、、=VmA、、≈Ω拉电流情况如图题解所示，74LS03输出为高电平，PR=DDHOLtotalIHtotalVVoII、+=VmA、、=Ω综上所述，PR的取值范围为Ω～Ω设计一发光二极管驱动电路,设LED的参数为FV=, DI=;若=5V,当 LED发亮时,电路的输出为低电平,选出集成门电路的型号,并画出电路图、CCV解:设驱动电路如图题解所示,选用74LSO4作为驱动器件,它的输出低电平电流 =8mA, =,电路中的限流电阻 OLIOLV R=CCFOLDVVVI、、=、≈444Ω第四章组合逻辑习题解答4、1、2 组合逻辑电路及输入波形如图题所示，试写出输出端的逻辑表达式并画出输出波形。
