第5章 锁存器与触发器各详解

≥1
0
1
5
3）S=R=0时 Q 和 Q 互锁，保持不变。 这是锁存器的特点：当输入处于某一状态时，输出保持。 两个稳定状态：
S=0，R=0，Q=1：
S=0，R=0，Q=0：
0 1
Q =0 锁存器的存储 Q 记忆功能 =1
1 0
≥1
≥1
≥1
≥1
0
0
0
0
（4）R=S=1
不允许，因为： Q = Q = 0 不符合逻辑。 当 R和 S同时由 1 变 0 时， 次态不定。
本章重点：
通过学习锁存器、触发器，建立时序的概念; 各类触发器的逻辑功能和触发方式。
2
5.1 概述
1、锁存器和触发器
锁存器和触发器是具有记忆功能的基本逻辑单元，能够 存储一位二进制信息。
锁存器和触发器是构成时序逻辑电路的基本单元。 2、特点：
有两个能够保持的稳定状态，分别用来表示逻辑0和逻辑1。
12
5.3 门控锁存器
1、门控 RS锁存器 电路结构和工作原理 门控RS锁存器是在基本锁存器的基础上增加两个与门G3 和G4，由锁存使能信号E控制。 E = 0 时， G3和G4 被封 锁，Q3和Q4都为 0 ，S、 R端的电平不影响输出， 基本锁存器保持； E = 1 时， G3和G4开放， 输出由S、R决定，完成基 本锁存器的功能。
在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将获得的新状态保存下来。
3
5.2 基本RS锁存器
1、逻辑符号 R、S为触发脉冲输入端， R为复位（Reset）端，S为置位（Set）端 Q、Q 为两个互补的输出端 2、电路结构：由两个“或非”门构成的R-S锁存器电路 图 由门电路组成的，它 与组合逻辑电路的根本区 别在于，电路中有反馈线， ≥1 即门电路的输入、输出端 交叉耦合。
构成了T触发器。
1.
T 0 1 Q Q Q
n +1 n n
T
CP
1T
Q
C1
Q
47
2. T 3、状态转换图
T=0 K=×
J=0 0
Q n1 T Q n TQ n
J=1 T=1 K=×
1
J=× K= 0
T=0
T=1
J=× K= 1
当T触发器的输入控制端为T=1时，称为T’触发器。 T’触发器的特性方程为：
◆触发器的总输出Q只在CP由 1 变 0 时刻可能
发生翻转，称之为下降沿触发。
◆ CP一旦变为0后，主锁存器被封锁，其状态
不再受R、S影响，因此不会有空翻现象。
22
CP
S 0
0
R 0
1
n
Q
n+1
Q （保持） 0（置0） 1（置1）
Ø（不定）
1
1
0
1
在RS锁存器中，必须限制输入R和S同时为１的 出现，这给使用带来不便。为了从根本上消除 这种情况，可将RS锁存器接成JK锁存器。
CP
Q
Q
D
逻辑门控 保证SR不
同时为1
16
D触发器状态表 D 0 1 Qn+1 0 1
传输门控D锁存器，常用型号八D锁存器74373。
17
3、门控锁存器存在的问题——空翻
E CP
S R
Q 有效翻转 空翻
由于在E=1期间，都能接收R、S信号，此时如R、S发生 多次变化，锁存器的状态也可能发生多次翻转，这种现象 叫做空翻。
CP
Q
S
R
0
翻转为“0”态 设触发器原态为“0”态
Q
CP
1
Q
F主
CP
S0
保持“ 为“？”态 0”态
R 1
1
0 0 J
CP
.
0
1 1 K
1
0
Q
.
Q
.
(3) J=1,K=0
Q
S
F从 Q
CP
R
Q
置为“ 1”状态 为“？”状态
Q
CP
F主
CP
S
R
1
J
CP
ቤተ መጻሕፍቲ ባይዱ
.
K
Q
.
Q
.
保持原态
(4) J=0,K=0
23
2、主从Ｊ－Ｋ触发器
Q
.
Q
.
从锁存器
反 馈 线
Q
S
Q
F从 Q
CP CP
R
Q
互补时 钟控制 主、从 触发器 不能同 时翻转
主锁存器
F主
CP
S
R
1
J
. CP
K
Q
Q
1J C1 1K J CP K
主 锁 存 器
从 锁 存 器
(c) 国 标 符 号
S JQ R KQ
25
工作原理 CP 0
n+1
= Q ，保持；
n+1
n
(2) CP↑到时，则 Q
= D ，触发翻转；
n+1
(3) CP=1时，无论D是否变化，Q
=Q ，保持
n
(4) CP
到时，则 Q
n+1
= Q ，保持
n
CP上升沿前接收信号，上升沿时触发器翻转， 上升沿后输入 D不再起作用，触发器状态保持。
40
例：D 触发器工作波形图
上升沿触发翻转
CP D
Q
41
2、利用传输延迟的触发器
两个与或非门构成的SR锁存器作为触发器的输出，与非门 构成触发器的输入电路，用来接收输入J、K的值。在集成电路 工艺上保证G3、G4 的传输延迟时间大于SR锁存器的翻转时间。
42
5.6
触发器逻辑功能及其描述
按照逻辑功能的不同特点，通常将时钟控制的触 发器分为RS触发器、D触发器、JK触发器、T触发器 等几种类型。
锁存器禁止，状态不变；
（主锁存器工作，从锁存器保持）
②CP↓时，从锁存器工作，在此刻之前主锁存 器的输出Q’如发生了变化，从锁存器CP有效时 ，其输出将产生相应的变化；
（从锁存器向主锁存器看齐）
21
③ CP=0时，主锁存器禁止，S、R不影响Q’,从锁 存器输入信号不变，其输出稳定后不再变化。 特点
13
≥1
≥1
G4
G3
E
E
E=1时 S 0 R 0
n
Q
n+1
0
1 1
1
0 1
Q
Q （保持） 0（置0） 1（置1） Ø（不定）
Q
RS =0
(约束条件)
1R C1 1S
E CP
功能波形图 E CP
R S Q Q
不 变
置 1
不 变
置 0
不 置 变 1
不 置 变 0
不 不 不 变 变 变
15
2、门控D锁存器
CP↓
Q
n1
1
Q n1 Q n
34
J-K触发器的工作波形
例：已知主从JK触发器J、K 的波形如图所示，画出输出Q 的波形图（设初始状态为0） 下降沿触发翻转
CP
J
K Q
35
在画主从触发器的波形图时，应注意以下两点： （1）触发器的触发翻转发生在时钟脉冲的触发沿（这 里是下降沿） （2）判断触发器次态的依据是时钟脉冲下降沿前一瞬 间输入端的状态
1
Q
.
Q
.
F从封锁 F从状态保持 不变。
Q
S
Q
F从 Q
CP
R
Q
CP
F主打开
F主状态由J、K 决定，接收信 号并暂存。
F主
CP
0
S
R
1
1
J
.
CP 0
K
1
CP
1 0
Q
F从打开
从触发器的状态取 决于主触发器，并 保持主、从状态一 致，因此称之为主 从触发器。 F主封锁 状态保持不变。
.
Q
.
Q
S
Q
第五章 锁存器和触发器
§5.1概述
§5.2基本RS锁存器
§5.3门控RS锁存器 §5.4主从触发器
§5.5维持阻塞触发器
§5.6触发器逻辑功能及其描述
§5.7应用举例
相关知识回顾：
组合电路： 不含记忆元件、无反馈 、输出与原来状态无关。
本章任务：
锁存器和触发器： 是记忆元件 、有反馈 、输出与原来状态有关。 锁存器和触发器分类。 锁存器和触发器外部逻辑功能、触发方式。
Q
S
F从 Q
CP
R
Q
保持原态
Q
CP
F主
CP
保持原态
S 0
R0
1
0 J
CP
.
0
0 K
1
0
J
K 0 0 1 1 0 0 1 1
Q
n
Q
n+1
功能
真 值 表
0 0 0 0 1 1 1 1
0 1 0 1 0 1 0 1
0 1 0 0 1 1 1 0
Q n1 Q n
保持 置0 置1 翻转
Q n1 0
≥1
0
0
≥1
RS =0 (约束条件)
1
1
R、S同时变 为0时，输出不稳定。
7
功能表
S 0 0 1 1 R 0 1 0 1 Q 不变 0 1 不定
Qn为锁存器的原状态（现态） Qn+1为锁存器的新状态（次态）
RS =0
(约束条件)