当前位置：文档之家 › 第二章CPU通用引脚

第二章CPU通用引脚

  • 格式：ppt
  • 大小：198.50 KB
  • 文档页数：20

下载文档原格式

  / 20

合集下载

第二章 8086 CPU[2-3]

第二章 8086 CPU[2-3]
除了74LS373，还有74LS273、74LS374等
应用例子：发光二极管接口
+5V
D0～D7 A0～A15
IOW
20:49
D｜0 Q0
1
R
D7
...
...
...
...
译
码
CP
器
R
Q7
1
74LS273
12
§2-4 8086的工作模式和总线操作
3、时钟发生器8284A
产生CLK信号，作为8086CPU的内部和外部的时间基准信号 提供系统时钟（CLK）、READY同步和RESET同步信号
第二章 8086 CPU
内容提要
引言 8086 CPU的内部结构 8086/8088 CPU的引脚功能 8086的存储器组织 8086的工作模式和总线操作
20:49
2
§2-4 8086的工作模式和总线操作
1、电源要求
8086/8088微处理器都是用+5.0V电源电压，其允许偏差为±10%。
OE
地址总线
存储器
I/O芯片
20:49
T 74LS245 /8286/82 87
OE
数据总线
15
§2-4 8086的工作模式和总线操作
2.4.3 总线操作时序
相关概念介绍
➢时钟周期
➢总线周期
➢指令周期
➢时序 ➢时序图
时序就是指系统中各总线信号（即地址、 数据和控制信号）产生的先后次序。
20:49
16
在8086/8088CPU中，一个总线周期至少包括4个时钟周期。
1~2个
若干个
T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti

【教学课件】第2章 8086微处理器

【教学课件】第2章 8086微处理器

控制 电路
局部总线 接口
SYSB/RESB
1
20
2
19
3
18
4
17
5
8289 16
6
15
7
14
8
13
9
12
10
11
INIT
BCLK BREQ BPRN BPRO BUSY CBRQ
总线仲裁 信号
AEN
V CC S1 S0 CLK
LOCK
CRQLCK ANYRQST
AEN CBRQ BUSY
2021/8/17
DEN CEN
INTA IORC AIOWC IOWC
2021/8/17
23
2．总线仲裁控制器8289
仲裁电路
状态
S2
信号
S1
S0
状态 译码器
多路总线 接口
控制 输入
LOCK CLK
CRQLCK
RESB ANYRQST
IOB
S2 IOB
RESB BCLK INIT BREQ BPRO BPRN
GND
数据总线
2021/8/17
S0
S1
S2
INTR R Q / G T0
R Q / G T1
8288 总线控制器
IN T A
8259A 及有关电路
控制总线 中 断 请 求
22
1．总线控制器8288
状态
S2
信号
S1
S0
状态 译码器
控制 输入
CLK
AEN CEN IOB
控制 电路
命令 信号 发生器
控制信号 发生器
2.3.1 最小模式和最大模式的概念

第2章 AT89S52单片机的片内硬件结构(1)内部结构及引脚

第2章 AT89S52单片机的片内硬件结构(1)内部结构及引脚
17
（2）EA/ VPP (Enable Address/Voltage Pulse of Programming，31脚)
第一功能：
当EA接高电平时，在PC值不超出1FFFH （即不超出片内8KB Flash存储器的地址 范围）时，单片机读片内程序存储器 （8KB）中的程序，但PC值超出1FFFH （即超出片内8KB Flash地址范围）时， 将自动转向读取片外60KB（2000H-FFFFH）
Port 0
P1.2 P1.3
P0.0～P0.7统称为P0口。
P1.4 P1.5
❖ 地址/数据总线复用
P1.6 P1.7
❖ 地址总线低8位
RST/VPD RXD/P3. 0
（2）P2口（21脚～28脚）:
TXD/P3.1 INT0/ P3.2
P2.0～P2.7统称为P2口,
一
INT1/ P3.3 T0/ P3.4
EA ALE PSEN
P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0
16
补充知识： 210=1024=1K =0000 0011 1111 1111B =03FFH 216=65536=64K =1111 1111 1111 1111B =FFFFH 213=8192=8K =0001 1111 1111 1111B =1FFFH
储器中的内容，读取的地址范围为
T0/ P3.4
12 13 14
29 28 27
0000H～FFFFH，片内的8KB Flash 程序存 T1/P3.5 15
26
储器不起作用。 第二功能： 对片内Flash编程，接编程电压。
WR/P3.6 26
25
RD/P3.7 17

微机原理课件第二章 8086系统结构

微机原理课件第二章 8086系统结构

但指令周期不一定都大于总线周期，如MOV AX，BX
操作都在CPU内部的寄存器，只要内部总线即可完成，不 需要通过系统总线访问存储器和I/O接口。
2021/8/17
17
• 8086CPU的典型总线时序，充分体现了总 线是严格地按分时复用的原则进行工作的。 即：在一个总线周期内，首先利用总线传 送地址信息，然后再利用同一总线传送数 据信息。这样减少了CPU芯片的引脚和外 部总线的数目。
• 执行部件（EU）
• 功能：负责译码和执行指令。
2021/8/17
5
• 联系BIU和EU的纽带为流水指令队列
• 队列是一种数据结构，工作方式为先进先出。写入的指令 只能存放在队列尾，读出的指令是队列头存放的指令。
2021/8/17
6
•BIU和EU的动作协调原则 BIU和EU按以下流水线技术原则协调工作，共同完成所 要求的任务： ①每当8086的指令队列中有空字节，BIU就会自动把下 一条指令取到指令队列中。 ②每当EU准备执行一条指令时，它会从BIU部件的指令 队列前部取出指令的代码，然后译码、执行指令。在执 行指令的过程中，如果必须访问存储器或者I／O端口， 那么EU就会请求BIU，完成访问内存或者I／O端口的操 作； ③当指令队列已满，且EU又没有总线访问请求时，BIU 便进入空闲状态。（BIU等待，总线空操作） ④开机或重启时，指令队列被清空；或在执行转移指令、 调用指令和返回指令时，由于待执行指令的顺序发生了 变化，则指令队列中已经装入的字节被自动消除，BIU会 接着往指令队列装入转向的另一程序段中的指令代码。 （EU等待）
•CF（Carry Flag）—进位标志位，做加法时最高位出现进位或 做减法时最高位出现借位，该位置1，反之为0。

第二章 8086微处理器

第二章 8086微处理器

第二章8086/8088微处理器及其系统结构内容提要：1．8086微处理器结构：CPU内部结构：总线接口部件BIU，执行部件EU；CPU寄存器结构：通用寄存器，段寄存器，标志寄存器，指令指针寄存器；CPU引脚及其功能：公用引脚，最小模式控制信号引脚，最大模式控制信号引脚。

2．8086微机系统存储器结构：存储器地址空间与数据存储格式；存储器组成；存储器分段。

3．8086微机系统I/O结构4．8086最小/最大模式系统总线的形成5．8086CPU时序6．最小模式系统中8086CPU的读/写总线周期7．微处理器的发展学习目标1．掌握CPU寄存器结构、作用、CPU引脚功能、存储器分段与物理地址形成、最小/最大模式的概念和系统组建、系统总线形成；2．理解存储器读/写时序；3．了解微处理器的发展。

难点：1．引脚功能，最小/最大模式系统形成；2．存储器读/写时序。

学时：8问题：为什么选择8088/8086？•简单、容易理解掌握•与目前流行的P3、P4向下兼容，形成x86体系•16位CPU目前仍在大量应用思考题1、比较8086CPU与8086CPU的异同之处。

2、8086CPU从功能上分为几部分?各部分由什么组成?各部分的功能是什么?3、CPU的运算功能是由ALU实现的，8086CPU中有几个ALU?是多少位的ALU?起什么作用?4、8086CPU有哪些寄存器?各有什么用途?标志寄存器的各标志位在什么情况下置位?5、8086CPU内哪些寄存器可以和I/O端口打交道，它们各有什么作用?6、8086系统中的物理地址是如何得到的?假如CS=2400H，IP=2l00H，其物理地址是多少?思考题1.从时序的观点分析8088完成一次存储器读操作的过程？2.什么是8088的最大、最小模式？3.在最小模式中，8088如何产生其三总线？4.在最大模式中，为什么要使用总线控制器？思考题1.试述最小模式下读/写总线周期的主要区别。

第二章8086习题答案

第二章8086习题答案

第二章8086习题答案编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（第二章8086习题答案）的内容能够给您的工作和学习带来便利。

同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。

本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为第二章8086习题答案的全部内容。

微机原理第二章习题与分析解答1．单项选择题（1）8086工作最大方式时应将引脚MN/MX接（）A．负电源 B。

正电源 C。

地D。

浮空分析：8086规定工作在最小方式下MN/MX接+5V，工作在最大方式下MN/MX接地。

答案:C(2)8086能寻址内存储器的最大地址范围为（)A．64KB B.1MB C.16MB D。

16KB分析：8086有A0～A1920条地址总线，220=1MB。

答案：B（3)在总线周期，8086CPU与外设需交换（）A．地址信息B。

数据信息 C。

控制信息D。

A、B、C分析在总线周期，CPU必须发出地址信息的控制信息以后，才能实现与外设进行交换数据。

答案：D(4）8086用哪种引脚信号来确定是访问内存还是访问外设（）A．RD B。

WR C。

M/IO D。

INTA分析:引脚信号M/IO是Memory or Input Output的缩写，当M/IO=0时，用以访问外设；当M/IO=1,用以访问外设。

答案：C（5）在8086指令系统中,下列哪种寻址方式不能表示存储器操作数（)A．基址变址寻址B。

寄存器寻址C。

直接寻址 D。

寄存器间接寻址分析：8086指令系统共有七种寻址方式，只有立即寻址方式和寄存器寻址方式不是表示存储器操作数的。

答案：B(6）当CPU时钟频率为5MHz,则其总线周期(）A．0．8 s B.500ns C.200ns D。

200μs分析：时钟周期T=1/ƒ=200ns，而一个总路线周期通常由4个T状态组成,有4╳T=4╳200ns=0.8μs。

单片机 第二章 习题参考答案

一、填空题：1、当MCS-51引脚ALE有效时，表示从P0口稳定地送出了低8位地址。

2、MCS-51的堆栈是软件填写堆栈指针临时在片内数据存储器内开辟的区域。

3、当使用8751且EA=1，程序存储器地址小于 1000H 时，访问的是片内ROM。

4、MCS-51系统中，当PSEN信号有效时，表示CPU要从外部程序存储器读取信息。

5、MCS-51有4组工作寄存器，它们的地址范围是 00H~1FH 。

6、MCS-51片内20H~2FH范围内的数据存储器，既可以字节寻址又可以位寻址。

7、PSW中RS1 RS0=10时，R2的地址为 12H 。

8、PSW中RS1 RS0=11时，R2的地址为 1AH 。

9、单片机系统复位后，（PSW）=00H，因此片内RAM寄存区的当前寄存器是第 0 组，8个寄存器的单元地址为 00H ~ 07H 。

10、PC复位后为 0000H 。

11、一个机器周期= 12 个振荡周期= 6 个时钟周期。

12、PC的内容为将要执行的的指令地址。

13、在MCS－51单片机中，如果采用6MHz晶振，1个机器周期为 2us 。

14、内部RAM中，位地址为30H的位，该位所在字节的字节地址为 26H 。

15、若A中的内容为63H，那么，P标志位的值为 0 。

16、8051单片机复位后，R4所对应的存储单元的地址为 04H ，因上电时PSW=00H 。

这时当前的工作寄存器区是第 0 工作寄存器区。

17、使用8031芯片时，需将/EA引脚接低电平，因为其片内无程序存储器。

18、片内RAM低128个单元划分为哪3个主要部分：工作寄存器区、位寻址区和用户RAM区。

19、通过堆栈操作实现子程序调用，首先就要把 PC 的内容入栈，以进行断点保护。

调用返回时，再进行出栈保护，把保护的断点送回到 PC 。

20、MCS－51单片机程序存储器的寻址范围是由程序计数器PC的位数所决定的，因为MCS－51的PC是16位的，因此其寻址的范围为 64 KB。

常用CPU主要引脚功能表

遥控输入
红字符输出
绿字符输出
蓝字符输出
AV/TV控制
时钟总线
数据总线
画中画输入
画中画输出
地
M50436-688SP
6
52
28 29
27
3
39
1
50
51
36
35
5
47
46
45
37
25 26
M50436-602SP
10
52
28 29
27
2
4
22
1
50
51
36
35
5
47
46
45
11 12
25 26
M34300N4-011SP
常用CPU主要引脚功能表
第6页
待机控制
电源电压
时钟振荡
复位
音量控制
亮度控制
对比度控制
伴音静噪
调谐电压
场同步脉冲
行同步脉冲
复合同步脉冲
AFT输入
遥控输入
红字符输出
绿字符输出
蓝字符输出
AV/TV控制
时钟总线
数据总线
画中画输入
画中画输出
地
LA86C3348A
7
12
10 11
17
39
8
20
21
33
14
34
22
12
13
4
20
38
39
6
8
14
2
5
19 21
M34300N4-628SP
17
42
34 35
7
10
12
13

楼第2章微处理器习题解答

习题解答：1、8086CPU从功能上看可分为哪两大部分？它们的主要作用是什么？答：8086CPU功能结构可分为两大部分，即总线接口单元BIU（BUS INTERFASE UNIT）和执行单元EU（Execution Unit）构成。

BIU负责与存储器和外设传递数据，具体地说，BIU从内存指定部分取出指令，送到指令队列排队；在执行指令时所需的操作数也是由BIU从内存的指定区域取出传送到EU去执行或者把EU的执行结果传送到指定的内存单元或外设中。

EU 负责指令的执行，它从指令队列中取出指令，译码并执行，完成指令所规定的操作后将指令执行的结果提供给BIU。

2、8086CPU中有哪些通用寄存器？各有什么用途？答：8086/8088CPU的通用寄存器包括4个数据寄存器AX、BX、CX、DX，2个地址指针寄存器SP和BP，2个变址寄存器SI和DI。

通用寄存器都能用来存放运算操作数和运算结果，这是它们的通用功能，除此之外在不同的场合它们还有各自的专门用途。

（1）数据寄存器数据寄存器包括4个寄存器AX、BX、CX、DX，用于暂时保存运算数据和运算结果，由于每个16位数据寄存器可分为2个8位数据寄存器，这4个数据寄存器既可以保存16位数据，也可保存8位数据。

AX（accumulator）称为累加器，常用于存放算术逻辑运算的操作数，所有输入输出指令也都通过AX与外设进行信息传输。

BX（base）称为基址寄存器，常用于存放访问内存时的基地址。

CX（count）称为计数器，在循环和串操作指令中用来存放计数值。

DX（data）称为数据寄存器，在双字长（32位）乘除运算中将DX与AX两个寄存器组合成一个双字长的数据，其中DX存放高16位数据，AX存放低16位数据，另外在间接寻址的输入输出指令中把要访问的输入输出端口地址存放在DX中。

（2）指针寄存器指针寄存器包括堆栈指针寄存器SP（stack pointer）和基址指针寄存器BP（base pointer）。

第二章 8086系统

通过本章的学习，应该掌握以下内容：
8086/8088微处理器的结构及指令执行的操作 过程 8086/8088微处理器的寄存器组织、存储器组 织、I/O组织、堆栈 8086/8088在最小模式下引脚功能 8086/8088微处理器在最小模式下的典型配置 8086的操作时序
第二章
8086/8088系统结构
2、物理地址和逻辑地址 8086系统中的每个存储单元在1M内存空间中的位 置可以用2个形式的地址来表示。 物理地址（实际地址、绝对地址）和逻辑地址。
物理地址：是用唯一的20位二进制数所表示的地 址，规定了1M字节存储体中某个具体单元的地址 。 CPU与存储器之间进行信息交换都需要提供的地 址，范围00000H—FFFFFH。
BP作基址寻址 SS 一般数据存取 源字符串 目的字符串 DS DS ES
5、8086存储器的分体结构 由于访问存储器的操作类型不同，BIU所使用的逻辑 地址来源也不同。 （1）存储体
15 00001 00003 00005 512KB× 8（位） 奇地址存储体 （A0=1） 512KB× 8（位） 偶地址存储体 （A0=0） 8 7 0 00000 00002 00004
数据DS、ES：存放数据和运算结果； 堆栈段SS：用来传递参数，保存数据和状态信息。
CS IP
0000
代码段
DS或ES
0000
数据段
SI、DI或BX
SS
0000 SP或BP
堆栈段 存储器
段寄存器和偏移地址寄存器组合关系
存储器分段的好处 （1）使指令系统中的大部分指令仅涉及16位偏移 地址，减少了指令长度，提高了程序的执行速度。 （2）为程序在内存中的浮动分配创造了条件。由 于程序可以浮动地装配在内存任何一个区域。这 使得多道程序和多任务程序能充分使用现有的存 储器容量。
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
间计量单位，或称为T状态。8086主频为 5MHz，则一个时钟周期为200ns • 总线周期：CPU通过总线对微处理器外部 （存储器或I/O接口）进行一次访问所需时 间称为一个总线周期。
• 一个最基本的总线周期由4个时钟周期组成 • T1 T2 T3 T4
• T1状态：CPU往多路复用总线上发送地址 信息，选中所要寻址的存储单元或I/O端口 地址。
对M或I/O端口读取数据，由M/IO信号控制 在一个读操作总线周期中，RD在T2 T3 Tw 状态均为低电平，保证CPU读有效。
（4）READY
准备就绪信号。由外部输入，高电平有效， READY=1，表示CPU访问的存储器或I／O 端口己准备好传送数据。
当READY=0无效时，表示CPU访问的存储 器或I／O端口尚未准备好传送数据，要求 CPU在T3状态后插入一个或多个等待周期 Tw，直到READY信号有效为止。
2.3 8086CPU引脚及功能
8086是16位CPU。它采用高性能的N—沟 道，耗尽型负载的硅栅工艺(HMOS)制 造。由于受当时制造工艺的限制，部 分管脚采用了分时复用的方式，构成 了40条管脚的双列直插式封装
2.3.1 时序概述
• 时钟：时钟脉冲发生器产生具有一定频率 和占空比的脉冲信号
• 主频：时钟的频率 • 时钟周期：主频的倒数，是CPU的基本时
• T2状态：CPU从总线上撤销地址，并使总 线的低16位浮置成高阻状态，为传送数据 做准备。
• T3状态：总线的高4位继续提供状态信息， 低16位将出现由CPU写出的数据，或CPU 从存储器或者外设端口读入的数据。
• 等待状态：有些情况下，I/O或M不能及时 配合CPU传送数据，在T3状态启动之前它 会通过READY引脚向CPU发出一个“未准 备好”信号。CPU在T3状态之后自动插入 若干个时钟周期Tw，直至CPU接收到“准 备好”信号，自动脱离Tw状态进入T4。
• （5） TEST
• 等待测试信号，输入，低电平有效。
• 当CPU执行WAIT指令时，(WAIT指令是用 来使处理器与外部硬件同步)进入空转等待 状态，且每隔5个时钟周期对该线的输入进 行一次测试：
• 若TEST=1时，CPU将停止取下条指令而继 续处于等待状态，重复执行WAIT，直到 TEST=0时，等待状态结束，CPU才继续往 下执行被暂停的指令。由此可见，TEST对 WAIT指令起到了监视的作用。
（2） A19/S6～A16/S3 (Address/Status)：
地址/状态总线：
在总周期的T1状态A19/S6～A16/S3上是地址 的高4位。在T2～T4状态，A19/S6～A16/S3上 输出状态信息。
T1状态时输出的A19 ～A16送到锁存器（8282） 锁存，与AD15～AD0组成20位的地址信号；
（6）INTR( Interrupt Request) 可屏蔽中断请求，外部输入，电平高有效。
INTR=1有效时，表示外部设备向CPU发出中 断请求，CPU在每条指令的最后一个时钟周 期对INTR进行测试，一旦测试到有中断请 求，并且当中断允许标志IF＝1时，则暂停 执行下条指令转入中断响应周期。
• T4状态：总线周期结束。
• 空闲周期Ti：两个总线周期之间，若干个时 钟周期。
2.3.2 8086的两种工作工作模式
• 最小模式：系统中只有8086一个处理器， 所有的控制信号都是由8086CPU产生 (MN/MX=1)。
• 最大模式：系统中可包含一个以上的处理 器，比如包含协处理器8087。在系统规模 比较大的情况下，系统控制信号不是由 8086直接产生，而是通过与8086配套的 8288总线控制器等形成(MN/MX=0)。
（7） NMI( Non—Maskable Interrupt Request)
不可屏蔽中断请求信号。边沿触发，正跳 沿有效。CPU一旦测试到NMI请求信号，待 当前指令执行完就自动从中断入口地址表 中找到中断服务程序的入口地址，并转去 执行。 此请求不受IF状态的影响
（8）RESET
• 复位信号。由外部输入，高电平有效。 RESET信号至少要保持4个时钟周期，初次 接通电源时所引起的复位，则要求维持的 高电平不能小于5Байду номын сангаасμS。 CPU接收到该信号 后，停止进行操作，并对标志寄存器(FR)、 IP、DS、SS、ES及指令队列清零，而将 CS设置为FFFFH。当复位信号变为低电平 时，CPU从FFFF0H开始执行程序，由此可 见，采用8086CPU计算机系统的启动程序 就保持在开始的存储器中。
在总线周期的T1状态BHE有效，表示数据线 上高8位数据有效，该引脚和A0 配合表示 当前16位数据总线上的状态。S7在T2～T4 时输出状态信息， S7在8086中未定义，暂 作备用状态信号线。
（4）RD (Read)
读信号， 三态输出，低电平有效
RD = 0时，CPU将执行对M/IO端口的读操作。
• S6为0，8086当前与总线相连。 • S5表明中断允许标志位IF的当前设置。 • S4和S3指示当前正在使用哪个段寄存器。
S4
S3
当前正在使用的段寄存器
0
0
ES
0
1
SS
1
0
CS或未使用任何段寄存器
1
1
DS
（3）BHE/S7 (Bus High Enable/Status)：
BHE/S7：高8位数据总线允许/状态复用，三 态，输出
• （9） CLK(Clock):
• 主时钟信号，输入
• 通常与8284A时钟发生器的时钟输出端 CLK相连
• （18）MN/MX(Minimum/Maximum Mode Control)：
• MN/MX=1，8086工作在最小模式，全部信 号由CPU提供；
2.3.3 CPU引脚
（1） AD15～AD0 (Address Data Bus) 地址/数据复用总线： • 传送地址时：单向，三态输出 • 传送数据时：双向，三态输入输出 • T1状态：输出M或I/O端口地址信号； • T2状态：高阻状态，为传输数据做准备； • T3状态：与M或I/O间传输数据； • T4状态：总线周期结束。