当前位置：文档之家 › 8086--8088微型计算机系统 体系结构和软硬件设计思维导图

8086--8088微型计算机系统 体系结构和软硬件设计思维导图

  • 格式：xmin
  • 大小：6.02 KB
  • 文档页数：1

下载文档原格式

  / 1

合集下载

3微处理器的结构概述

3微处理器的结构概述

通常在信号名称加 上划线（如：MX）或星号（如：MX*） 表示低电平有效
18
8086/8088微处理器的引脚信号与功能
8086/8088有两种工作模式： 最小模式 只有一8086/8088CPU，所有的总线控制信号都 由8086/8088产生，因此系统中的总线控制电路 最少。 最大模式 有两个或两个以上的CPU，一个为主CPU 8086/8088，另一个为协CPU 8087/8089。 8086/8088工作在何种模式完全由硬件决定
进位标志CF（Carry Flag）
当结果的最高位（字节操作时的D7或字操作时的D15、 双字操作的D31）产生一个进位或借位，则C＝1，否 则为0。这个标志主要用于多字节数的加、减法运算。 移位和循环指令也能够把存储器或寄存器中的最高位 （左移时）或最低位（右移时）放入标志CF中。
奇偶标志PF（Parity Flag）
计算机硬件技术基础
徐彬 hardwarebasic@
8086／8088微处理器的内部功能结构
通用寄存器 地址总线 （２０位）
AX BX CX DX
AH BH CH DH
AL BL CL DL SP BP DI SI
ALU数据址总线 （１６位）
数据总线 （１６位）
CS DS SS ES IP 内部寄存器
若操作结果中“1”的个数为偶数，则PF＝1，否则PF ＝0这个标志可用于检查在数据传送过程中是否发生错 误。
辅助进位标志AF（Auxiliary Flag）
在字节操作时，则由低半字节（一个字节的低4位）向 高半字节有进位或借位，则AF＝1，否则为0。这个标 志用于十进制算术运算指令中。
11
8086／8088微处理器的编程结构

计算机原理图

计算机原理图

0 0
1
1 1
×
0 1
CPU） 控制寄存器←数据总线
无操作情况 总线悬浮（三态）
数据 控制字
62H 63H
302H 303H
0
0
×
1
×
1
1
0
1
1
总线悬浮
控制口不能读 63H 303H
8.2.4 8255A的控制字 1.方式命令 作用：指定8255A的工作方式及其方式下3个并 行端口（PA、PB、PC）的功能，是作输入 还是作输出。 格式： 8位，其中最高位是特征位，一定要写1
读0#计数器状态
读1#计数器当前计数值 读1#计数器状态 读2#计数器当前计数值 读2#计数器状态 无操作 禁止使用
0 1
1
*
*
无操作
A19~A16
BHE A15 ~ A0
存储器访问（读数据）
CLK M/IO A19~A16/S6~S3
T1
T2 低：I/O
T3
T4
高： M
S6 ~ S3 S7 D15 ~ D0
A19~A16
BHE A15 ~ A0
BHE/S7 AD15~AD0 ALE RD DT/R DEN
最小模式下存储器或I/O的写时序
段基址
15
段基址 2000H
20000H
......
偏移地址
逻 辑 地 址
段内偏移地址 5F62H
25F60H 25F61H 25F62H 25F63H
基址加法器
19 0
物理地址
物理地址的形成
逻辑地址与物理地址
8086的寄存器结构
15 8 7 0 AX AH AL 累加器 BX BH BL 基址寄存器 CX CH CL 计数寄存器 DX DH DL 数据寄存器 SP 堆栈指针 BP 基址指针 SI 源变址指针 DI 目的变址指针 Flags 标志寄存器 IP 指令指针 CS 代码段寄存器 DS 数据段寄存器 SS 堆栈段寄存器 ES 附加段寄存器

第2章 Intel 8086与8088微机系统结构PPT课件

第2章 Intel 8086与8088微机系统结构PPT课件

地 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK
地
1
40
2
39
3
38
4
37
5
36
6
35
7
34
8
33
9 8086 32
10
31
11
30
12
29
13
28
14
27
15
26
16
25
17
24
18
23
19
• 最小模式和最大模式的概念
– 最小模式：系统中只有一个8086/8088微处理器，所有的总线控制信号由它产 生
– 最大模式：系统中有多个微处理器，其中一个主处理器为8086/8088，其它的 称为协处理器。
• 8087数值运算协处理器：高精度的整数和浮点运算，超越函数的计算 • 8089输入/输出协处理器：两个DMA通道的管理
低接收高发送5mio存储器输入输出控制信号输出6wr写信号输出7hold总线请求信号输入8hlda总线响应信号输出8088cpu的第34引脚称ss0它和miodtr组合决定当前总线周期的操作8088的ss0miodtr组合miodtrss0操作000取指令001读内存010写内存011无源状态100发中断响应信号101读io端口110写io端口111暂停8086最小模式的典型配置8284连接见后8284aresetreadyclkreadyalebhestbbhereseta19a16ad15ad08282锁存器三片地址总线8286收发器二片数据总线denoedtrtmiowrrdhlodhldaintr控制总线mnmx5vinta8086的引脚信号在最大模式时的含义1qs1qs0指令队列状态信号输出00无操作01从指令队列中的第一个字节取走代码10队列为空11除第一个字节外还取走了后续字节中的代码2s2s1s0总线周期状态输出信号000发中断响应信号001读io端口010写io端口011暂停100取指令101读内存110写内存111无源状态3lock总线封锁信号输出系统中其它设备不能占用总线4rq1gt1rq0gt0总线请求输入总线请求允许输出8086最大模式的典型配置8284aresetreadyclkreadybhea19a168282锁存器bhereset地址总线a19a16ad15ad0三片8286收发器stb代替协调总线二片数据总线oetmiowrrddtrale共享控制s0s1s28288总线控制器inta控制总线中断rqgt0intr8259a中断控制器请求mnmxgndrqgt18086操作和时序?系统复位和启动操作当reset信号变高维持标志寄存器

微机原理2

微机原理2

《微机原理与接口技术》第2 章80x86微处理器及其体系结构教案作者：李芷2003.5.10第2章80x86微处理器及其体系结构2.1 8086/8088微处理器2.280x86高档微处理器2.380x86中断系统2.1 8086/8088微处理器2.1.18086/8088微处理器结构8086/8088微机系统结构2.1.28086/8088最小模式系统组成2.1.38086/8088最大模式系统组成2.1.1 8086/8088微处理器1.8086/8088的编程结构8086/8088由两个独立的工作部件：执行部件EU （Execution Unit）和总线接口部件BIU（Bus Interface Unit）构成。

（编程结构示意图）EU=ALU+执行CU+R阵列负责指令的译码和执行BIU=指令队列+地址∑+R阵列+总线CU 负责与存储器或者I/O接口传送信息BIU和EU采用“流水线式”的非同步工作模式，使得总线控制逻辑和指令执行逻辑之间既互相独立又互相配合。

8086/8088编程结构示意图状态标志寄存器ALU暂存寄存器16执行部件（EU ）EU 控制器ALU 数据总线8AH AL BH BL CH CL DH DL SP BP DI SI AX BX CX DX 外部总线总线接口部件（BIU ）16总线控制逻辑指令队列地址加法器20CS DS ES SS IP 内部通信寄存器2.1.1 8086/8088微处理器2.8086/8088的总线周期◆8086/8088通过BIU 完成的一次总线操作，称作一个总线周期。

一个总线周期由若干个时钟周期（T ）组成。

◆8086/8088的基本总线周期是由T 1，T 2，T 3，T 4表示的4个时钟周期组成。

总线读/写操作的基本总线周期时序是：在T 1状态，输出读/写对象的地址，在T 2~T 3状态，数据总线传送数据，在T 4状态，表示读/写结束。

◆T W 状态：当不能用基本总线周期完成读/写操作时，系统中的“Ready”电路会产生READY 信号。

8086 内部功能方块图 - 微算机原理与应用

8086 内部功能方块图 - 微算机原理与应用
BHE /S7 MN/ MX RD
Vcc AD15 A16/S3 A17/S4 A18/S5 A19/S6
BHE /S7 MN/ MX RD RQ/GT0 RQ/GT1 LOCK S2 S1
S0
HOLD HLDA
WR M/ IO DT/ R DEN
ALE
INTA TEST
QS0 QS1
TEST
READY RESET
功能 基本信號組 資料/位址匯流排 位址/節區識別碼 位址/中斷致能旗號狀態 位址/狀態 高序資料匯流排位元組致能/狀態 讀取控制 WAIT 狀態要求 等待測試控制 中斷要求 不可抑制中斷要求 系統重置 系統時脈 電源/接地
類型 雙向，三態 輸出，三態 輸出，三態 輸出，三態 輸出，三態 輸出，三態 輸入 輸入 輸入 輸入 輸入 輸入 輸入
ห้องสมุดไป่ตู้
VOL = 0.45 V(max) I OL = 2.5 mA(min)
VOH = 2.4 V(min) I OH = -400 µA(min)
林銘波編著 --- 全華科技圖書公司
7.17
微算機原理與應用
第7 CPU硬體模式
8086/8088對各種邏輯族系的元件之扇出數目
I IL
I IH
I OL
I OH
匯流排界 面邏輯 匯流排
ALU
指令佇列
指令暫存器
控制單元
林銘波編著 --- 全華科技圖書公司
7.2
微算機原理與應用
第7 CPU硬體模式
8086/8088接腳分佈圖
MN/ MX = Vcc
MN/ MX = 0
MN/ MX = Vcc
MN/ MX = 0
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND

第二章 微型计算机的体系结构全套PPT

第二章 微型计算机的体系结构全套PPT
① 当指令队列中有2个空字节时，BIU自动把 指令取到指令队列中。当指令队列已满， 而EU无总线访问请求时， BIU进入空闲状 态。
② EU从指令队列的头部取出指令，并执行该 指令。在执行中，如需要访问内存或 I/O 设备，则EU请求BIU取操作数，并直等到 需要的操作数到来后，EU才继续操作。若 BIU处于空闲态，它立即响应请求，若BIU 正在取指令到指令对列，它先完成取指令 操作，再响应EU的请求。
第二章
微型计算机的体系结 构
2.1 8086CPU的内部逻辑结构
8086是Intel系列的16位微处理器，常用 HMOS工艺制造，它有16位数据线和20根地 址线，可寻址的地址空间达220即1MB。
8088微处理器是准16位，其内部逻辑按16
位设计，但外部数据总线只有8条。
1. 8086的内部结构 8086的内部逻辑结构如图2.1所示，从功
• OF（Overflow Flag）：溢出标志。 OF=1 表示本次运算结果超出了带符号数范 围，即溢出。否则OF=0。
8位补码的整数范围是： -128 ~ +127；
16位补码的整数范围是： -32768 ~ +32767。
❖ 关于进位与溢出 2个n位的无符号二进制数相加，结果大
于2n－1，称为进位。应用CF标志位作判断。 2个n位的带符号二进制数相加，结果大
当运算结束时，BIU将运算结果送入指定的内存单元或外设。 各逻辑段之间可完全分开，也可相互交叠甚至完全重叠。 CF=1表示本次运算中，最高位（D7位或D15位）发生进位（加法运算）或借位（减法运算）。 最大模式下的总线请求/允许 有时，CPU需要在T3之后加入一个或几个附加的时钟周期Tw，称为等待状态。 FLAGS (Flags Register ) 标志寄存器 最大模式下的总线请求/允许 CPU从代码段中偏移地址位IP的单元中取出指令代码的1个字节后， IP自动加1，指向指令代码的下一个字节存放单元。 8086系统允许一次访问存储器时读/写一个字节（8位），也可以读/写一个字（相邻的2个字节），此时要求同时访问两个存储体，各读/写一个字节 信息。 1所示，从功能上可分为两个独立的功能部件，即总线接口部件（BIU）和执行部件 （EU）。 8086系统的堆栈在存储器中实现。

8086微处理器-指令系统思维导图,脑图

8086微处理器指令系统数据传送数据传送指令可完成寄存器与寄存器之间、寄存器与存储器之间以及寄存器与I/O 端口之间的字节或字传送，它们共同的特点是不影响标志寄存器的内容通用数据传送指令MOV 传送指令格式： MOV 目标，源指令功能：将源操作数（一个字节或一个字）传送到目标操作数。

源操作数可以是8/16位通用寄存器、段寄存器、存储器中的某个字节/字或者是8/16 位的立即数。

堆栈操作指令后进先出的规则存取信息堆栈指针信息存入堆栈时，堆栈指针将自动减量，并将信息存入堆栈指针所指出的存储单元当需要从堆栈中取出信息时，也将从堆栈指针所指出的存储单元读出信息，并自动将堆栈指针增量堆栈指针始终指向堆栈中最后存入信息的那个单元栈顶不断移动、动端堆栈区的另一端则是固定不变的栈底PUSH 入栈指令格式： PUSH 源指令功能：将源操作数压入堆栈。

源操作数可以是16 位通用寄存器、段寄存器或者是存储器中的数据字。

P38 例 2.12POP 出栈指令格式： POP 目标指令功能：将堆栈中当前栈顶和次栈顶中的数据字弹出送到目标操作数。

目标操作数可以是16 位通用寄存器、段寄存器或者是存储单元。

P39 例 2.13XCHG 交换指令1格式： XCHG 目标，源指令功能：将源操作数与目标操作数（一个字节或一个字）相互交换位置。

源操作数可以是通用寄存器或存储单元。

目标操作数只允许是通用寄存器。

P39 例 2. 14XLAT 换码指令2目标地址传送指令这是一类专用于传送地址码的指令，可用来传送操作数的段地址或偏移地址LEA 有效地址送寄存器指令格式： LEA 目标，源指令功能：将源操作数的有效地址EA 传送到目标操作数。

源操作数必须是存储器操作数。

目标操作数必须是16位通用寄存器。

LDS 指针送寄存器和DS指令格式： LDS 目标，源指令功能：从源操作数所指定的存储单元中取出某变扯的地址指针（共4 个字节），将其前两个字节（即变量的偏移地址）传送到目标操作数，后两个字节（即变量的段地址）传送到DS 段寄存器中。

第2章 8086／8088微处理器及其体系结构2PPT课件

14
2.4 8088的工作模式和引脚功能
2.4.1 8086/8088的两种工作模式
• 由上图可知，最大模式配置和最小模 式配置有一个主要的差别： 最大模式下多了8288总线控制器。 详见书中P27至P33。
2.4.2 8088的引脚和功能(P25图2-9)
15
1. 总线控制器8288
8288的框图如图所示：
20
1. 总线控制器8288
总线控制器8288的输出控制信号有ALE，DEN， DT/R和MCE/PDEN。
ALE 为地址锁存允许信号。 DEN 为数据允许信号。 DT/R为数据发送/接收信号。 MCE/PDEN 具有两种功能：当8288为系统总线方 式，用MCE作为级联允许信号；当8288为I/O总线方式， 用PDEN 作为允许信号。
处理器
单处理器 多处理器
控制信号
全部由CPU 部分由外部
产生
电路产生
MN/MX 为1
为0
9
2.4 8088的工作模式和引脚功能
2.4.1 8086/8088的两种工作模式
在设计8086/8088 CPU时，已经考虑使其在 各种不同用途中工作。根据所构成的计算机系 统的复杂程度，规定了两种工作模式，即：最 小模式和最大模式，也称为：最小组态和最大 组态。 最小模式（最小组态）：构成的系统较小，系 统中只有一片8086/ 8088,其存储容量不大,所 要连的I/O端口也不多,总线控制逻辑电路被减 到最小。
2
2.1 8086/8088CPU的编程结构
2.1.1 8086/8088CPU的内部结构
EU功能：
•执行指 令（数 据运算、 传送等）
BIU功能：
•传送操作数、 指令

第3章8086微型计算机系统精品

的读/写控制和I/O的读写控制。它将CPU内部 总线与外部总线相连，是CPU与外部电路进行 数据交换的路径。 总线控制逻辑控制8086通过20条引脚线分时传 送20位地址线、16位数据和4位状态信息。
第3章 8086微型计算机系统
本章主要内容
1 半80导86体微处存理储器器的的结分构类 2 8086微处理器的工作模式及引脚特性 3 8086微型计算机系统 4 8086微型计算机系统的总线时序
第3章 8086微型计算机系统
3.1 8086微型计算机系统的总线时序
8086是Intel系列的16位微处理器，采用 HMOS工艺制造，有16根数据线和20根地址 线，封装在40脚双列直插组件（DIP）中。
存储器分段
00000H
∶
∶ 逻辑段 1 起点
逻辑段 2 起点 逻辑段 3 起点
逻辑段 4 起点
∶
FFFFFH
∶
逻辑段 1 ≤64KB 逻辑段 2 ≤64KB
逻辑段 3 ≤64KB 逻辑段 4 ≤64KB
第3章 8086微型计算机系统
逻辑地址
段基地址和段内偏移组成了逻辑地址
段地址
偏移地址(偏移量)
格式为：段地址:偏移地址
段首地址
偏移地址 =0002H
60000H 60002H
00H 12H
××× ••• ××× 0000
物理地段基址地=段址基（1地6位址）×16+偏移地址
第3章 8086微型计算机系统
段地址说明逻辑段在主存中的起始位置 8086规定段地址必须是模16地址：xxxx0H 省略低4位0000B，段地址就可以用16位数据
2)指出各段首地址
CS
3)该操作数的物理地址=？ 250A0H

微机原理第二章课件-80868088微处理器的内部结构


算术逻辑单元（ALU）
执行位移、循环等位操作。
执行与、或、非等逻辑运 算。
执行加、减、乘、除等算 术运算。
逻辑运算 算术运算
位操作
标志寄存器
状态标志
记录运算结果的状态，如进位标志、 溢出标志和零标志等。
控制标志
用于控制处理器行为，如中断允许标 志和方向标志等。
03 8086/8088微处理器的 输入/输出结构
02 8086/8088微处理器的 内部结构
寄存器结构
通用寄存器
状态寄存器
用于存储操作数和中间结果，包括数 据寄存器、地址寄存器和段寄存器等。
用于存储处理器状态信息，如溢出标 志、奇偶校验标志和中断允许标志等。
控制寄存器
用于存储程序计数器、标志寄存器、 中断屏蔽寄存器和调试寄存器等。
存储器管理单元（MMU）
工作原理
指令解码器通常包含一系列的解码器逻辑门，每个逻辑门对应于一种可能的机器码。当解码器读取到一条指令时，它 会激活相应的逻辑门，从而生成一组控制信号。这些控制信号随后被发送到微处理器的其他部分，以执行相应的操作 。
重要性
指令解码器是微处理器中至关重要的部分，因为它决定了微处理器如何执行程序中的指令。不同的指令 解码器设计可以实现不同的指令集，从而影响微处理器的性能和功能。
输入/输出端口
输入/输出端口
8086/8088微处理器拥有多个输 入/输出端口，这些端口可以与 外部设备进行数据交换。每个端 口都由一个16位的地址唯一标识， 通过端口地址可以寻址到具体的
端口进行读写操作。
数据总线
在输入/输出端口中，数据总线 是一个双向的8位数据通道，用 于在微处理器和外部设备之间传 输数据。数据总线可以同时进行
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。