下载文档原格式
第8章CPU的结构和功能例8.1假设指令流水线分取指（IF）、译码（ID）、执行（EX）、回写（WR）四个过程段，共有10条指令连续输入此流水线。
（1）画出指令周期流程。
（2）画出非流水线时空图。
（3）画出流水线时空图。
（4）假设时钟周期为100ns，求流水线的实际吞吐率。
（5）求该流水处理器的加速比。
解:（1）根据指令周期包括IF、ID、EX、WR四个子过程，图8.1（a）为指令周期流程图。
（2）非流水线时空图如图8.1（b）所示。
假设一个时间单位为一个时钟周期，则每隔4个时钟周期才有一个输出结果。
（3）流水线时空图如图8.1（c）所示。
由图可见，第一条指令出结果需要4个时钟周期。
当流水线满载时，以后每一个时钟周期可以出一个结果，即执行完一条指令。
(a)指令周期流程(b) 非流水线时空图(c) 标准流水线时空图图8.1 例8.1答图（4）由图8.1（c）所示的10条指令进入流水线的时空图可见，在13个时钟周期结束时，CPU执行完10条指令，故实际吞吐率为：10/(100ns×13) ≈ 0.77×107条指令/秒（5）在流水处理器中，当任务饱满时，指令不断输入流水线，不论是几级流水线，每隔一个时钟周期都输出一个结果。
对于本题四级流水线而言，处理10条指令所需的时钟周期数为T4 = 4 +（10 −1）= 13。
而非流水线处理10条指令需4×10 = 40个时钟周期。
故该流水处理器的加速比为40 ÷13 ≈ 3.08 例8.2设某机有四个中断源1、2、3、4，其硬件排队优先次序按1→2→3→4降序排列，各中断源的服务程序中所对应的屏蔽字如表8.1所示。
表8.1 例8.2各中断源对应的屏蔽字中断源 屏蔽字1 2 3 41 1 1 0 12 0 1 0 03 1 1 1 14 0 1 0 1（1）给出上述四个中断源的中断处理次序。
（2）若四个中断源同时有中断请求，画出CPU执行程序的轨迹。
第八章1. 8253芯片有哪几个计数通道？每个计数通道可工作于哪几种工作方式？这些操作方式的主要特点是什么？答：8253内部包含3个完全相同的计数器/定时器通道，即0～2计数通道，对3个通道的操作完全是独立的。
8253的每个通道都有6种不同的工作方式。
方式0——计数结束中断方式：当对8253的任一个通道写入控制字，并选定工作于方式0时，该通道的输出端OUT立即变为低电平。
要使8253能够进行计数，门控信号GATE 必须为高电平。
经过n十1个脉冲后，计数器减为0，这时OUT引脚由低电平变成高电平。
OUT引脚上的高电平信号，一直保持到对该计数器装入新的计数值，或设置新的工作方式为止。
在计数的过程中，如果GATE变为低电平，则暂停减1计数，计数器保持GATE有效时的值不变，OUT仍为低电平。
待GATE回到高电平后，又继续往下计数。
方式1——可编程单稳态输出方式：当CPU用控制字设定某计数器工作于方式1时，该计数器的输出OUT立即变为高电平。
GATE出现一个上升沿后，在下一个时钟脉冲的下降沿，将n装入计数器的执行部件，同时，输出端OUT由高电平向低电平跳变。
当计数器的值减为零时，输出端OUT产生由低到高的正跳变，在OUT引脚上得到一个n个时钟宽度的负单脉冲。
在计数过程中，若GATE产生负跳变，不会影响计数过程的进行。
但若在计数器回零前，GATE又产生从低到高的正跳变，则8253又将初值n装入计数器执行部件，重新开始计数，其结果会使输出的单脉冲宽度加宽。
方式2——比率发生器：当对某一计数通道写入控制字，选定工作方式2时，OUT端输出高电平。
如果GATE为高电平，则在写入计数值后的下一个时钟脉冲时，将计数值装入执行部件，此后，计数器随着时钟脉冲的输入而递减计数。
当计数值减为1时，OUT端由高电乎变为低电平，待计数器的值减为0时，OUT引脚又回到高电平，即低电平的持续时间等于一个输入时钟周期。
与此同时，还将计数初值重新装入计数器，开始一个新的计数过程，并由此循环计数。
第八章输入输出系统
一、选择题
1．主机、外设不能并行工作的方式。
A．程序查询方式B．中断方式C．通道方式
2．在单独（独立）编址下，下面的说法是是对的。
A．一个具体地址只能对应输入输出设备
B．一个具体地址只能对应内存单元
C．一个具体地址既可对应输入输出设备，也可对应内存单元
D．只对应内存单元或只对应I/O设备
3．在关中断状态，不可响应的中断是。
A．硬件中断B．软件中断
C．可屏蔽中断D．不可屏蔽中断
4．禁止中断的功能可由来完成。
A．中断触发器B．中断允许触发器
C．中断屏蔽触发器D．中断禁止触发器
5．在微机系统中，主机与高速硬盘进行数据交换一般用方式。
A．程序中断控制B．DMA
C．程序直接控制D．通道方式
6．常用于大型计算机的控制方式是。
A．程序中断控制B．DMA
C．程序直接控制D．通道方式
7．有关中断的论述不正确的是。
A．CPU和I/O设备可并行工作，但设备间不可并行工作
B．可实现多道程序、分时操作、实时操作
C．对硬盘采用中断可能引起数据丢失
D．计算机的中断源可来自主机，也可来自外设
8．中断系统是由实现的
A．仅用硬件B．仅用软件
C．软、硬件结合D．以上都不对
9．DMA数据的传送是以为单位进行的。
A．字节B．字
C．数据块D．位
10．DMA是在之间建立的直接数据通路。
A．CPU与外设B．主存与外设
C．外设与外设D．CPU与主存
11．数组多路通道数据的传送是以为单位进行的。
A．字节B．字
C．数据块D．位
12．通道是特殊的处理器，它有自己的，故并行工作能力较强。
A．运算器B．存储器
C．指令和程序D．以上均有
13．下列I/O控制方式中，主要由程序实现的是。
A．PPU（外围处理机）B．中断方式
C．DMA方式D．通道方式
14．产生中断的条件是。
A．一条指令执行结束B．机器内部发生故障
C．一次I/O操作开始D．一次DMA操作开始
15．在微机系统中，外设通过与主板的系统总线相连接。
A．适配器B．设备控制器
C．计数器D．寄存器
16．对于低速输入输出设备，应当选用的通道是。
A．数组多路通道B．字节多路通道
C．选择通道D．DMA专用通道
二、填空题
1．实现输入输出数据传送方式分成三种：、和程序控制方式。
2．输入输出设备寻址方式有和。
3．CPU响应中断时最先完成的两个步骤是和。
4．内部中断是由引起的，如运算溢出等。
5．外部中断是由引起的，如输入输出设备产生的中断。
6．DMA的含义是，用于解决。
7．DMA数据传送过程可分为、数据块传送和三个阶段。
8．基本DMA控制器主要由、、数据寄存器、控制逻辑、标志寄存器及地址译码与同步电路组成。
9．在中断服务中，开中断的目的是允许。
10．一个中断向量对应一个。
11．接口收到中断响应信号INTA后，将传送给CPU。
12．中断屏蔽的作用有两个，即和。
13．串行接口之所以需要串、并数据的转换电路，是因为。
14．CPU响应中断时，必须先保护当前程序的断点状态，然后才能执行中断服务程序，这里的断点状态是指。
15．通道是一个特殊功能的，它有自己的专门负责数据输入输出的传送控制，CPU只负责的功能。
16．CPU对外设的控制方式按CPU的介入程度，从小到大为、、。
三、判断题
1．所有的数据传送方式都必须由CPU控制实现。
2．屏蔽所有的中断源，即为关中断。
3．一旦中断请求出现，CPU立即停止当前指令的执行，转去受理中断请求。
4．CPU响应中断时，暂停运行当前程序，自动转移到中断服务程序。
5．中断方式一般适合于随机出现的服务。
6．DMA设备的中断级别比其他外设高，否则可能引起数据丢失。
7．CPU在响应中断后可立即响应更高优先级的中断请求（不考虑中断优先级的动态分配）。
8．DMA控制器和CPU可同时使用总线。
9．DMA是主存与外设之间交换数据的方式，也可用于主存与主存之间的数据交换。
10．为保证中断服务程序执行完毕以后，能正确返回到被中断的断点继续执行程序，必须进行现场保存操作。
四、计算题
1．若输入输出系统采用字节多路通道控制方式，共有8个子通道，各子通道每次传送一个字节，已知整个通道最大传送速率为1200B/S，求每个子通道的最大传输速率是多少？若是数组多路通道，求每个子通道的最大传输速率是多少？
2．某字节多路通道共有6个子通道，若通道最大传送速率为1500B/S，求每个子通道的最大传输速率是多少？
3．用异步方式传送ASCII码，数据格式为：数据位8位、奇校验位1位、停止位1位。
当波特率为4800b/s时，每个字符传送的速率是多少？每个数据位的时间长度是多少？数据位的传送速率又是多少？
解：每个字符包含10位，因此字符传送速率为：4800÷10＝480字符/s
每个数据位长度T＝1÷4800≈0.208ms
数据位传输速率为8×480＝3840位/秒。
4．假定某外设向CPU传送信息最高频率为40K次/秒，而相应中断处理程序的执行时间为40μS，问该外设能否用中断方式工作？
解：外设传送一个数据的时间＝1/40×＝25μS，所以请求中断的周期为25μS，而相应中断处理程序的执行时间为40μS，这样会丢失数据，故不能采用中断方式。
五、名词解释
中断源
向量中断
非向量中断
多重中断
中断请求
六、简答题
1、什么叫程序查询方式、程序中断方式、DMA方式、通道方式？
2、多重中断的特点是什么？
3、中断的处理过程分哪几个阶段？
4、中断响应的条件包括哪些？
5、中断信号如何送给CPU呢？
6、通道有哪几种类型？简述其特点。
7、程序查询方式、程序中断方式、DMA方式各自适用的范围是什么?。
