数电课程设计报告- 《八路数字抢答器》
- 格式:doc
- 大小:2.01 MB
- 文档页数:16
数字电路课程设计
数字抢答器
设计报告
姓名:
学号:
专业:电子信息工程系
指导教师:
2012年04 月18 日
八路数字抢答器
一、设计目的及任务
1.设计的目的
通过八路数字抢答器的设计实验,要求大家回顾所学数字电子技术的基础理论和基础实验,掌握组合电路、时序电路、编程器件和任意集成电路的综合使用及设计方法,熟悉掌握优先编码器、触发器、计数器、单脉冲触发器、555电路、译码/驱动电路的应用方法,熟悉掌握时序电路的设计方法。达到数字实验课程大纲所要求掌握的基本内容。
2.设计的任务及要求
(1)基本功能
①设计一个智力竞赛抢答器,可同时供8名选手或8个代表队参赛,他们的选号分别是0、1、2、3、4、5、6、7,各用一个抢答按钮,按钮的编号对应分别是S0、S1、S2、S3、S4、S5、S6、S7。
②给节目主持人设置一个控制开关,用来控制系统的清零(编号显示数码管灭灯)和抢答器的开始。
③抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮,编号立即锁存,并在LED数码管上显示出选手的编号。此外,要封锁输入电路,禁止其他选手抢答。优先抢答选手的编号一直保持主持人将系统清零为止。(2)扩展功能
①抢答器具有定时抢答的功能,且一次抢答的时间可以由主持人设定(如30秒)。当节目支持人启动“开始”键后,要求定时器立即减计时,并用显示器显示。
②参加选手在设定的时间内抢答,抢答有效,定时器停止工作,显示器上显示选手的编号和抢答时刻的时间,并保持到主持人将系统清零为止。
③如果定时抢答的时间已到,却没有选手抢答时,本次抢答无效,系统短暂报警,并封锁输入电路,禁止选手超时后抢答,时间显示器上显示00。
二、电路设计总方案及原理框图
1. 设计思路
(1)本题的根本任务是准确判断出第一抢答者的信号并将其锁存。实现这一功能可选择使用触发器或锁存器等。在得到第一信号之后应立即将电路的输入封锁,即使其他组的抢答信号无效。同时还必须注意,第一抢答信号应该在主持人发出抢答命令之后才有效。
(2)当电路形成第一抢答信号之后,用编码、译码及数码显示电路显示出抢答者的组别,也可以用发光二极管直接指示出组别。
(3)在主持人没有按下开始抢答按钮前,参赛者的抢答开关无效;当主持人按下开始抢答按钮后,开始进行30秒倒计时,此时,若有组别抢答,显示该组别并使抢答指示灯亮表示“已有人抢答”;当计时时间到,仍无组别抢答,则计时指示灯灭表示“时间已到”,主持人清零后开始新一轮抢答。
2.总电路框图
电路总体框图如图1所示:
图1 总电路框图
三、单元电路工作原理
1.显示电路
此部分电路主要完成的功能是实现8路选手抢答并进行锁存,同时有相应发光二极管点亮和数码显示。
使用优先编码器 74LS148 和锁存器 74LS297 来完成。该电路主要完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号(显示电路采用七段数字数码显示管);二是禁止其他选手按键,其按键操作无效。工作过程:开关S 置于"清除"端时,RS 触发器的 R、S 端均为0,4 个触发器输出置0,使74LS148 的优先编码工作标志端= 0,使之处于工作状态。当开关S 置于"开始"时,抢答器处于等待工作状态,当有选手将抢答按键按下时(如按下S5),74LS148 的输出经RS 锁存后,CTR=1,RBO =1, 七段显示电路74LS48 处于工作状态,4Q3Q2Q=101,经译码显示为“5”。此外,CTR =1,使74LS148 优先编码工作标志端=1,处于禁止状态,封锁其他按键的输入。
当按键松开即按下时,74LS148 的此时由于仍为CTR=1,使优先编码工作标志端=1, 5 所以74LS148 仍处于禁止状态,确保不会出二次按键时输入信号,保证了抢答者的优先性。只要有一组选手先按下抢答器,就会将编码器锁死,不再对其他组进行编码。通过74LS48译码器使抢答组别数字显示0-7。如有再次抢答需由主持人将S 开关重新置“清除”然后再进行下一轮抢答。
抢答模块原理图如图2所示:
图 2 抢答模块原理图
(1)RS触发器:
①保持状态。当输入端接入S=R=1的电平时,如果基本SR触发器现态Q=1、Q=0,则触发器次态Q=1、Q=0;若基本SR触发器的现态Q=0、Q=1,则触发
器次态Q=0、Q=1。即S=R=1时,触发器保持原状态不变。
②置0状态。当S=1,R=0时,如果基本SR触发器现态为Q=1、Q=0,因R=0,会使Q=1,而Q=1与S=1共同作用使Q端翻转为0;如果基本SR触发器现态为Q=0、Q=1,同理会使Q=0,Q=1。只要输入信号S=1,R=0,无论基本SR触发器的输出现态如何,均会使输出次态置为0态。
③置1状态。当S=0、R=1时,如果触发器现态为Q=0、Q=1,因S=0,
的输出端次态翻转为1,而Q=1和R=1共同使G2的输出端Q=0;同理当会使G
1
Q=1、Q=0,也会使触发器的次态输出为Q=1、Q=0;只要S=0、R=1,无论触
发器现态如何,均会将触发器置1。
④不定状态。当S=R=0时,无论触发器的原状态如何,均会使Q=1,Q=1。当脉冲去掉后,S和R同时恢复高电平后,触发器的新状态要看G1和G2两个门翻转速度快慢,所以称S=R=0是不定状态,在实际电路中要避免此状态出现。
(2)74LS148优先编码器:
表1 74LS148真值表
74LS148的输入端和输出端低电平有效。如表174LS148真值表所示:0I ~7
I 是输入信号,2Y ~0Y 为三位二进制编码输出信号,S I =1时,编码器禁止编码,当S I =0时,允许编码。S Y 是技能输出端,只有在S I =0,而0I ~7I 均无编码输入信号时为0。EX Y 为优先编码输出端,在S I =0而0I ~7I 的其中之一有信号时,
EX Y =0。0I ~7I 各输入端的优先顺序为:7I 级别最高,0I 级别最低。如果7I =0(有信号),则其它输入端即使有输入信号,均不起作用,此时输出只按7I 编
码,2Y 1Y 0Y =000。优先编码被广泛用于计算机控制系统中,当有多个外设申请中断时,优先编码器总是给优先级别高的设备先编码。
输 入
输 出
s I
0I
1I
2I
3I
4I
5I
6I
7I
2Y
1Y
0Y EX Y s Y
1 X
X
X
X
X
X
X
X
1 1 1 1 1 0 1
1
1
1
1
1
1
1 1 1 1 1 0 0 X X X X X X X
0 0 0 0 0 1 0 X X X X X X
0 1 0 0 1 0 1 0 X X X X X
0 1 1 0 1 0 0 1 0 X X X X
0 1 1 1 0 1 1 0 1 0 X X X
0 1 1 1 1 1 0 0 0 1 0 X X
0 1 1 1 1 1 1 0 1 0 1 0 X
0 1 1 1 1 1 1 1 1 0 0 1 0
1
1
1
1
1
1
1
1
1
1
1
图3 译码管电路