当前位置：文档之家 › 集成电路常用器件版图PPT

集成电路常用器件版图PPT

  • 格式：ppt
  • 大小：6.07 MB
  • 文档页数：49

下载文档原格式

  / 49

合集下载

集成电路版图设计 ppt课件

集成电路版图设计 ppt课件

(b)
图8.3 交叠的定义
表8.5 TSMC_0.35μm CMOS工艺版图各层图形之间最小交叠
表 16.5 T SM C _0.35μ m C M O S 工 艺 版 图 各 层 图 形 之 间 最 小 交 迭
N _ w e ll A c tiv e P o ly P _ l\p lu s_ se le c t/N _ p lu s_ se l ect C o n ta c t M e ta l1 V ia 1 M e ta l2 E le c tro d e V ia 2 M e ta l3
MOS管的可变参数为：栅长(gate_length)、栅宽(gate_width) 和栅指数(gates)。
栅长(gate_length)指栅极下源区和漏区之间的沟道长度，最 小值为2lambda=0.4μm。
栅宽(gate_width)指栅极下有源区(沟道)的宽度，最小栅宽为 3 lambda=0.6μm。
201010233636cmos差动放大器单元电路设计版图的过程vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图716画l型金属线作地线图717画出两只mcs3并将它们的栅漏和源极互连201010233737vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图718画出两只mn1并将它们的栅漏和源极互连cmos差动放大器单元电路设计版图的过程201010233838图719依次画出r1并联的两只msf1和并联的两只mcf1以及偏压等半边电路版图vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outoutcmos差动放大器单元电路设计版图的过程201010233939cmos差动放大器单元电路设计版图的过程vinvinqr1r2vddmn1mn2mps2mcs2mgcsmcf1mcf2msf1msf2outout图720通过对图819中半边版图对x轴作镜像复制形成的完整版图201010234040在正式用cadence画版图之前一定要先构思也就是要仔细想一想每个管子打算怎样安排管子之间怎样连接最后的电源线地线怎样走

北大集成电路版图设计课件_第5章 电容和电感精选全文

北大集成电路版图设计课件_第5章 电容和电感精选全文

一. 电 容
3. 金属-多晶硅电容
如果利用多晶硅作为电容的下极板，金属作为电容的上极板，
就可形成金属-多晶硅电容。如图5.9所示，金属-多晶硅电容
与多晶硅-多晶硅电容相似，只不过上极板是金属而不是多晶
硅。
多晶硅
金属
C1
C2
C1
衬底
场氧化层
图 5.9 金属-多晶硅电容示意图
一. 电 容
4. 金属-金属电容 如果电容的上下极板都用金属来构成，就会形成金属-金属电
一. 电 容
Bad
Good
电容匹配规则
一. 电 容
3. 匹配电容的大小要适当。 电容的随机失配与电容面积的平方根成反比，但并不是
面积远大匹配就越好。总是存在一个最佳电容尺寸，超过 这个尺寸，梯度效应就会非常明显，从而影响匹配。
某些CMOS集成电路工艺中，正方形电容的尺寸应该介 于20μm×20μm至50μm×50μm之间。超过该尺寸的电 容应该被划分成多个单位电容，利用适当的交叉耦合减小 梯度影响，改善电容整体的匹配性。 4. 匹配电容要邻近摆放。
一. 电 容
多晶硅-多晶硅电容通常制作在场区处，由场氧化层把电容 和衬底隔开。由于场氧化层较厚，所以多晶硅-多晶硅电容的 寄生参数小，而且无横向扩散影响。通过精确控制两层多晶 硅的面积以及两层多晶硅之间的氧化层的厚度，可得到精确 的电容值。
由于多晶硅-多晶硅电容制作在场氧化层上，所以电容结构 的下方不能有氧化层台阶，因为台阶会引起电容下极板的表 面不规则，将造成介质层局部减薄和电场集中，从而破坏电 容的完整性。
金属2
（厚）电介质
金属1
一. 电 容
为了减小金属-金属电容所占用的面积，在多层金属互连系统中 可以制备叠层金属电容。多层金属平板垂直地堆叠在一起，从 上至下，每两层金属之间都存在电容。通过将奇数层金属连接 在一起作为一个电极，而将偶数层金属连接在一起作为另一个 电极。从剖面图来看，金属-金属电容是梳状交叉结构。

第14章集成电路版图设计PPT课件

第14章集成电路版图设计PPT课件

• 完成一个反相器的版图设计
2020/9/21
25
2020/9/21
26
2020/9/21
27
2020/9/21
28
2020/9/21
29
2020/9/21
30
2020/9/21
31
2020/9/21
32
版图设计中的相关主题
1. Antenna Effect 2. Dummy 的设计 3. Guard Ring 保护环的设计 4. Match的设计
2020/9/21
层次表示 含义
Nwell
N阱层
Active
N+或P+有源 区层
Poly 多晶硅层
Contact 接触孔层
Metal Pad
金属层
焊盘钝化 层
标示图
15
2020/9/21
16
2020/9/21
17
2020/9/21
Hale Waihona Puke N阱设计规则编 描 述尺
目的与作用
号
寸
1.1 N阱最小宽 (1μ0m.) 保证光刻精度和器
• 设计规则是各集成电路制造厂家根据本身的工艺特点和技术水平而制定的。 因此不同的工艺，就有不同的设计规则。
• 掩膜上的图形决定着芯片上器件或连接物理层的尺寸。因此版图上的几何图
形尺寸与芯片上物理层的尺寸直接相关。
2020/9/21
13
版图几何设计规则
• 版图设计规则：是指为了保证电路的功能和一定的成品率而提出的一 组最小尺寸，如最小线宽、最小可开孔、线条之间的最小间距。
• 1.设计规则检查(DRC) • 2.版图寄生参数提取(LPE) • 3.寄生电阻提取(PRE) • 4.电气规则检查(ERC) • 5.版图与线路图比较程序(LVS)

集成电路器件模型课件

集成电路器件模型课件
通过器件模型可以对集成 电路进行可靠性分析，预 测其在不同环境和工作条 件下的稳定性。
器件模型的参数与特性
参数
器件模型的参数反映了器件的电气特 性，如电流、电压、电容、电阻等。
特性
器件模型的特性包括静态特性和动态 特性，静态特性指器件在工作点附近 的电气特性，动态特性指器件在输入 信号变化时的响应特性。
版图验证
生成的版图需要进行验证，以确保其与器件模型的一致性 和正确性。这一过程通常需要使用仿真软件进行模拟和分 析。
优化设计
在版图设计过程中，可以利用器件模型进行优化设计。例 如，可以优化版图的布局、布线和参数，以提高电路的性 能和可靠性。
05
集成电路器件模型的发展趋
势与挑战
新型器件材料的模型研究
高性能计算在器件模型中的应用
数值模拟
高性能计算为集成电路器件模型的数值 模拟提供了强大的计算能力。通过数值 模拟，可以更精确地预测器件性能，优 化设计参数，缩短研发周期。
VS
并行计算
为了提高计算效率和精度，并行计算在高 性能计算中扮演着重要角色。通过并行计 算，可以实现大规模集成电路器件模型的 快速求解，提高计算结果的可靠性。
集成电路器件模型课 件
• 集成电路器件模型概述 • 常用集成电路器件模型 • 集成电路器件模型的建立与验证 • 集成电路器件模型的仿真与应用
目录
• 集成电路器件模型的发展趋势与 挑战
• 集成电路器件模型案例分析
目录
01
集成电路器件模型概述
定义与分类
定义
集成电路器件模型是描述集成电 路中各种器件电气特性的数学模 型，用于模拟和预测器件在实际 工作条件下的行为和性能。
分类
根据器件类型和应用领域，集成 电路器件模型可分为二极管模型 、晶体管模型、电阻器模型、电 容器模型等。

集成电路设计---常用半导体器件-PPT文档资料

集成电路设计---常用半导体器件-PPT文档资料

1
E E F k T 0
E E F k T 0
e
波 尔 兹 曼 分 布 函 数
能带中的能级
导带底附近 电子 空穴
E
F
价带顶附近
对导带或价带中所有量子态，电子或空穴都可以用玻耳兹曼统 计分布描述。由于分布几率随能量呈指数衰减，因此导带绝大 部分电子（浓度）n 0 分布在导带底附近，价带绝大部分空穴 p 0 分布在价带顶附近，起作用的载流子都在能带极值附近。
导带、价带(满带)和禁带 a、导带—激发态形成的能带； 电子未填满或空带； 电子在电场作用下形成电流。 b、价带—价电子所填充的能带； 如价带中所有量子态均被电子占满，称为满带，满 带不具有导电作用。无任何电子占据的能带称为空带。 c、禁带—导带与价带间的能量间隔。
Ec 导带 禁带 EV 价带 Ec
集成电路设计基础
1
常用半导体器件
4.1 半导体基础知识
2
能带
1、孤立原子能级
原子中电子分层绕核运动，从能量观点看，在各 层轨道上运动的电子具有一定的能量，这些能量 是不连续的，只能取某些确定的数值，称为能级， 可以用电子的能级来描述这些材料；
Si +14
n=3 n=2 n=1
2、共有化运动
原子的电子壳层交叠；子壳层间电子相互转移 运动。
导带(空带) -273 C 禁带
e
热激发 禁带
导带底
e
价带（满带）
价带（非满带）
价带顶
空穴
.1 2 eV，Ge的禁带宽度 E 室温下，Si的禁带宽度 E g 1 g 0.67 eV ，
产生(Upward)——本征激发
本征半导体载流子浓度
空 穴 准自由电子

集成电路工艺和版图设计参考ppt课件

集成电路工艺和版图设计参考ppt课件
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
微电子制造工艺
23.02.2024
Jian Fang
1
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
23.02.2024
Jian Fang
10
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
Process Specialties has developed the world's first production 300mm Nitride system! We began processing 300mm LPCVD Silicon Nitride in May of 1997.
23.02.2024
Jian Fang
12
认识到了贫困户贫困的根本原因，才 能开始 对症下 药，然 后药到 病除。 近年来 国家对 扶贫工 作高度 重视， 已经展 开了“ 精准扶 贫”项 目
Currently our PS300A and PS300B diffusion tools are capable of running both 200mm & 300mm wafers. We can even process the two sizes in the same furnace load without suffering any uniformity problems! (Thermal Oxide Only)
  1. 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
多晶硅-多晶硅电容（PIP）以及金属-金属电 容（MIM）
22
5.3 电容版图设计
❖ （1）MOS电容 ❖ 通常在滤波电路中使用，精度不高，误差可
达20%左右。 ❖ 将MOS管的源和漏接在一起，作为一个极板，
栅作为一个极板。 ❖ MOS管工作在积累区。 ❖ 栅氧化层较薄，因此电容较大。
23
5.3 电容版图设计
单元进行复制组合，这样，加工的适配几率 就会减小。
7
5.1 MOS器件常见版图画法
❖ （5）匹配器件共中心性：又称为四方交叉 ❖ 在运算放大器的输入差分对中，两管的宽长
比都比较大。 ❖ 采用四方交叉的布局方法，使两个管子在X轴
上产生的工艺梯度影响和Y轴上的工艺梯度影 响都会相互抵消。 ❖ 将M1和M2分别分成两个宽度为原来宽度一 半的MOS管，沿对角线放置后并联。
器，即将多层金属平板垂直的堆叠在一起， 将奇数层和偶数层金属分别连在一起，形成 两个梳状结构的交叉。图7.21 ❖ PIP和MIM电容由于下极板与衬底距离较远， 寄生电容较小，精度较好。
25
5.3 电容版图设计
❖ 2、电容版图设计 ❖ 一般电路对电容精度要求不高，因此通常电
容是最后设计的。 ❖ 图7.22，“比例电容版图”：两 （1）简单的电阻版图
❖ ❖
电 电阻阻的的阻阻值值=电R阻的WL方dd 块R■数×方块电阻。
❖ 这种阻值计算比较粗糙，没有计入接触孔电阻 和头区电阻。
12
5.2 电阻常见版图画法
❖ （2）高阻值第精度电阻版图 ❖ 对上拉电阻和下拉电阻：对电阻阻值以及匹
配要求不是太高，只需要高阻值。 ❖ 狗骨型或折弯型 ❖ 图7.11
8
5.1 MOS器件常见版图画法
9
5.2 电阻常见版图画法
❖ 无源电阻：采用对半导体进行掺杂的方式制 作的电阻。（本次课只介绍无源电阻）
❖ 有源电阻：利用晶体管的不同工作区表现出 来的不同电阻特性来做电阻。
❖ 1、电阻的分类 ❖ 掺杂半导体电阻：扩散电阻和例子注入电阻 ❖ 薄膜电阻：多晶硅薄膜电阻和合金薄膜电阻
对器件的差异。 ❖ （2）匹配器件同方向性：不同方向的MOS
管在同一应力下载流子迁移率不同。
5
5.1 MOS器件常见版图画法
❖ （3）匹配器件与周围环境一致：虚设器件， 避免刻蚀程度的不同。
6
5.1 MOS器件常见版图画法
❖ （4）匹配器件使用同一单元：根器件法 ❖ 对于不同比例尺寸的MOS管，尽量使用同一
❖ （2）阱电容 ❖ 多晶硅和阱之间形成电容 ❖ 下极板与衬底之间存在寄生电容，精度不高。 ❖ （3）PIP电容 ❖ 多晶硅-二氧化硅-多晶硅结构 ❖ 可以通过控制氧化层的质量和厚度，精确控制
电容值。 ❖ 做在场氧区，电容值较小。
24
5.3 电容版图设计
❖ （4）MIM电容 ❖ 金属层之间距离较大，因此电容较小。 ❖ 减小电容面积、提高电容值：叠层金属电容
集成电路版图设计与验证
第六章 集成电路常用器件版图
1
5.1 MOS器件常见版图画法
❖ 1、大尺寸MOS版图布局 ❖ 大宽长比的晶体管：获得大的驱动能力。 ❖ 单管布局：栅很长，寄生电阻增加，导致晶
体管各个位置的导通不同步。 ❖ 指状交叉（finger）方式
2
❖ 将与非门 设计成指 状构造示 例
3
16
5.2 电阻常见版图画法
17
5.2 电阻常见版图画法
18
5.2 电阻常见版图画法
19
5.2 电阻常见版图画法
❖ 对于无法使用串、并联关系来构建的电阻， 可以在单元电阻内部取部分进行构建。
❖ 图7.18的实现方式。
20
电阻匹配设计总结
❖ （1）采用同一材料来制作匹配电阻 ❖ （2）匹配电阻的宽度要相同，且要足够宽。 ❖ （3）匹配的电阻要紧密靠近 ❖ （4）在匹配电阻阵列的两端要放置Dummy
5.1 MOS器件常见版图画法
❖ 2、倒比管版图布局 ❖ 管子的宽长比小于1 ❖ 利用倒比管沟道较长，电阻较大的特点，可
以起到上拉电阻的作用。 ❖ 应用：开机清零电路。
4
5.1 MOS器件常见版图画法
❖ 3、MOS器件的对称性 ❖ 对称意味着匹配，是模拟集成电路版图布局
重要技巧之一。 ❖ 包括器件对称、布局连线对称等。 ❖ （1）匹配器件相互靠近放置：减小工艺过程
匹配。将较小的电容放置中心位置，以保证 周围环境一致性。
26
5.4 二极管版图
❖ 集成电路中普遍存在二极管。 ❖ psub-nwell二极管：P型衬底和N阱之间存在
二极管。为了保证所有的二极管反偏，需要 将衬底接低电位，N阱接高电位。 ❖ Sp-nwell二极管：N阱和N阱中的P+扩散区形 成的二极管。
10
5.2 电阻常见版图画法
❖ （1）离子注入电阻 ❖ 采用离子注入方式对半导体掺杂而得到的电
阻。 ❖ 可以精确控制掺杂浓度和深度，阻值容易控
制且精度很高。分为P+型和N+型电阻。 ❖ （2）多晶硅薄膜电阻 ❖ 掺杂多晶硅薄膜电阻的放开电阻较大，是集
成电路中最常用到的一种电阻。
11
5.2 电阻常见版图画法
13
5.2 电阻常见版图画法
❖ （3）高精度电阻版图设计方法之一：虚设器 件
❖ 对电阻精度及匹配要求较高的电路：基准电 路；运算放大器的无源负载。
❖ 首选多晶硅电阻。 ❖ 虚设器件（Dummy Device）
14
5.2 电阻常见版图画法
❖ 在需要匹配的器件两侧或周围增加虚设器件， 防止边上的器件被过多的可是，引起不匹配。
❖ 对于既有精度要求，又有匹配要求的电阻， 可以将这两个电阻交互排列放置。图7.16
15
5.2 电阻常见版图画法
❖ （3）高精度电阻版图设计方法之二：电阻单 元的复用
❖ 与MOS管类似，电阻也最好使用某一单元进 行利用，通常选取一段宽度长度合适，受工 艺影响、温度影响总体性能较优的一段电阻 作为通用电阻，然后通过串联、并联，获得 其他阻值的电阻。图7.17
电阻。 ❖ （5）不要使用较短的电阻区块，一般的方块
数为5个，高精度多晶硅电阻总长度至少为50 微米。
21
5.3 电容版图设计
❖ 集成电路中的电容存在很多，有专门设计的 电容，也有寄生电容。
❖ 如相邻两层金属重叠会形成电容 ❖ MOS管的栅和沟道之间会形成电容 ❖ 1、电容的分类 ❖ MOS管电容、多晶硅-N阱电容、精度较高的