下载文档原格式
高速同步数据采集卡设计
任达千;杨世锡;严拱标;刘颖峰
【期刊名称】《机电工程》
【年(卷),期】2003(020)002
【摘要】提出了一种数据采集卡的设计方案,应用maxim的A/D芯片MAX125实现了8通道高速同步采集.预处理电路、A/D转换和FIFO缓存集成在同一块电路板上,组成一个功能比较完善的模块,可方便地应用于旋转机械的状态监测和故障诊断.
【总页数】3页(P41-43)
【作者】任达千;杨世锡;严拱标;刘颖峰
【作者单位】浙江大学,机械与能源学院,浙江,杭州,310027;浙江大学,机械与能源学院,浙江,杭州,310027;浙江大学,机械与能源学院,浙江,杭州,310027;浙江大学,机械与能源学院,浙江,杭州,310027
【正文语种】中文
【中图分类】TP274
【相关文献】
1.基于同步数据采集卡的加速度同步采集系统设计 [J], 张玉祥;刘明春
2.阿尔泰推出首款高速同步自校准数据采集卡PXI8510 [J],
3.凌华科技推出4通道16位800kS/s高速同步数据采集卡 [J],
4.4通道16位800kSPS高速同步数据采集卡 [J],
5.北京阿尔泰科技推出首款高速同步自校准数据采集卡PXI8510 [J],
因版权原因，仅展示原文概要，查看原文内容请购买。
基于LVDS 的高速数据传输技术实现作者：白世清,闫鹏飞,石军辉来源：《科技创新与生产力》 2016年第4期白世清1，闫鹏飞2，石军辉3（1. 中北大学信息与通信工程学院，山西太原 030051；2. 长治市公安消防支队屯留大队，山西长治 046199；3. 山西科泰航天防务技术股份有限公司，山西太原 030006）摘要：为实现高速数据采集系统中多路串行数据的内部传输，解决常规时钟同步所带来的时钟资源不足的问题，笔者采用异步通信方式在数据接收端设计了一种基于空间过采样的时钟数据恢复系统，通过介绍基于LVDS的高速数据传输技术，提出了基于过采样法的时钟恢复思想、原理解决方法，分析了时钟数据恢复过程，数据传输测试实验结果显示该系统可实现高速串行数据传输，为基于FPGA的高速数据传输，尤其是为多通道大数据量传输提供了可供参考的解决方案。
关键词：LVDS；过采样技术；时钟数据恢复；串行数据中图分类号：TN06；F407.63 文献标志码：A DOI：10.3969/j.issn.1674-9146.2016.04.096收稿日期：２０15－12－05；修回日期：２０16－03－04作者简介：白世清（1986-），男，山西阳泉人，在读硕士，主要从事电子信息与通信工程研究，E-mail：170583388@。
1 基于LVDS的高速数据传输技术概述由于多路数据高速采集系统总共集成了32路数据采集通道，每路通道使用16位模数转换器ADS8330同时以1 MHz的采样频率采样，因此单位时间内采集到的数据成倍增加。
为保证大量数据的实时传输，需设计一种高效快速的数据传输系统。
在跳变沿检测与最佳采样位置判别的基础上，以Altera公司的Cyclone III系列芯片为平台，开发了基于低电压差分信号（Low-Voltage Differential Signaling，LVDS）接口的多路传输系统，采用FPGA内部集成的LVDS接口进行高速串行数据传输，每4个通道集成在同一块采集板卡上，共用一对LVDS接口传输数据，这样就需要8对LVDS线。
第４期２０２３年８月机电元件ＥＬＥＣＴＲＯＭＥＣＨＡＮＩＣＡＬＣＯＭＰＯＮＥＮＴＳＶｏｌ ４３Ｎｏ ４Ａｕｇ ２０２３收稿日期：２０２３－０４－１８一种基于ＧＤ３２Ｆ４５０ＺＥＴ６多路采集系统的设计邹 勇１，李 鸽２，苏 伟３，郄永学４，井占发５（１．苏州御驱电子技术有限公司，江苏苏州，２１５５００；２－５．上海中广核工程科技有限公司，上海，２０１１０８） 摘要：为实现某型设备对多路电压和电流信号多路信号采集的功能。
设计了一套基于３２位ＭＣＵＧＤ３２Ｆ４５０ＺＥＴ６的采集系统，最高可以多达４０路信号的采集系统，实现了５路三相电压、４路三相电流，１路单相电压、电流，３路直流电压，２路直流电流的采集，共计３４路的信号采集。
通过２路ＳＰＩ通信扩展２个８通道ＡＤＣ模块，通过２路ＣＡＮ，分别实现数据通信和程序升级功能。
试验结果表明，电压、电流精度小于２％。
本多信号采样系统体积小，可靠性高，智能化高，满足系统设计要求。
关键词：车载电源；ＧＤ３２Ｆ４５０ＺＥＴ６；ＳＧＭ５１６５２Ｈ８；多路信号采集Ｄｏｉ：１０．３９６９／ｊ．ｉｓｓｎ．１０００－６１３３．２０２３．０４．００４中图分类号：ＴＰ３９１ ９ 文献标识码：Ａ 文章编号：１０００－６１３３（２０２３）０４－００１４－０４ＡＤｅｓｉｇｎｏｆＭｕｌｔｉ－ｃｈａｎｎｅｌＳｉｇｎａｌＡｃｑｕｉｓｉｔｉｏｎＳｙｓｔｅｍＢａｓｅｄｏｎＧＤ３２Ｆ４５０ＺＥＴ６ＺＯＵＹｏｎｇ，ＬＩＧｅ，ＳＵＷｅｉ，ＱＩＥＹｏｎｇ－ｘｕｅ，ＪＩＮＧＺｈａｎ－ｆａ（１．ＳｕｚｈｏｕＹｕｑｕＥｌｅｃｔｒｏｎｉｃＴｅｃｈｎｏｌｏｇｙＣｏ．ＬＴＤ，Ｓｕｚｈｏｕ，２１５５００；２－５．ＳｈａｎｇｈａｉＣＧＮＮｕｃｌｅａｒＥｎｇｉｎｅｅｒｉｎｇＴｅｃｈｎｏｌｏｇｙＣｏ．ＬＴＤ，Ｓｈａｎｇｈａｉ，２０１１０８）Ａｂｓｔｒａｃｔ：Ｔｈｉｓｐａｐｅｒｄｅｓｉｇｎａｍｕｌｔｉ－ｃｈａｎｎｅｌｖｏｌｔａｇｅａｎｄｃｕｒｒｅｎｔｓｅｎｓｅｓｙｓｔｅｍｔｏｍｅｅｔａｃｅｒｔａｉｎｔｙｐｅｅｑｕｉｐ ｍｅｎｔ。
FPGA课程设计题目：基于FPGA的多通道采样系统设计院（系）：电气工程及其自动化学院专业：电子信息工程12-01摘要本论文介绍了基于FPGA的多通道采样系统的设计。
用FPGA设计一个多通道采样控制器，利用VHDL语言设计有限状态机来实现对AD7892的控制。
由于FPGA器件的特性是可以实现高速工作，为此模拟信号选用音频信号。
由于音频信号的频率是20Hz-20KHz,这样就对AD转换的速率有很高的要求.因为FPGA的功能很强大，所以我们把系统的许多功能都集成到FPGA器件中，例如AD通道选择部分，串并输出控制模块，这样使得整个系统的外围电路简单、系统的稳定性强。
FPGA的配置模式选用被动串行模式，这样就增强了系统的可扩展性。
输出模式可选择性使得系统的应用相当广泛，串行输出可以用于通信信号的采集，方便调制后发射到远程接受端，远程接收端对采集的数据进行解调；而并行输出模式则可以通过高速存储器将采集的信号放到微机或者其他的处理器上，根据采集的数据进行相应的控制。
此系统的缺点是由于FPGA器件配置是基于SRAM查找表单元，编程的信息是保持在SRAM中，但SRAM在掉电后编程信息立即丢失，所以每次系统上电都需要重新配置芯片，这对在野外作业的工作人员很不方便，解决的方法是专用的配置器件来配置FPGA，在每次系统上电的时候会自动把编程信息配置到FPGA芯片中。
但设计中没有采用到这种配置方案主要是考虑到专用配置器件的价格问题。
本文开始介绍了多通道系统的组成部分，然后分别介绍了各个组成部分的原理和设计方法,其中重点介绍了FPGA软件设计部分。
还对当前十分流行的基于FPGA的设计技术作了简单的阐述，最后对系统的调试和应用作了简短的说明。
关键词：音频放大；滤波器；FPGA；VHDL；AD7892；有限状态机；目录摘要 (2)引言 (3)1题目来源 (3)2研究意义 (3)3多通道采样系统的组成 (3)4方案设计 (4)5 单元电路的设计 (4)5.1音频放大、滤波部分 (4)(1)音频放大部分 (4)(2)有源滤波器的设计 (4)5.2 AD采样电路 (5)5.3 FPGA控制部分 (5)(1)通道选择模块 (6)(2)延时模块的设计 (6)(3)串并输出选择控制 (7)5.4 FPGA的硬件设计 (8)6 软件介绍 (8)7 整机调试 (8)7.1 硬件电路的调试步骤 (8)(1)音频放大部分调试 (8)(2)滤波部分调试 (8)(3)FPGA硬件电路调试 (9)(4)AD采样模块调试 (9)(5) 联机调试 (9)8 结论 (9)参考文献 (10)附录 (11)引言FPGA（Field-Programmable Gate Array 现场可编程门阵列）是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度（单片集成的系统门数达上千万门）、高速（200MHz 以上）、在线系统可编程等优点，为数字系统的设计带来了突破性变革，大大推动了数字系统设计的单片化、自动化，提高了单片数字系统的设计周期、设计灵活性和可靠性。
高速多通道同步采样ADC MAX1312及其应用【摘要】阐述了MAX1312的特性和工作原理，介绍了MAX1312与通用8位微处理器AT89C52的硬件接口设计以及软件编程方法，最后简述了该模数转换器在多相电机控制中的应用。
【关键词】模数转换器；多通道；同步采样；MAX1312Abstract：The principle，features and application of multi-channel synchronized sample ADC MAX1312 are introduced，including its hardware interface design and software programming method between MAX1312 and Micro-processor.AT89C52.At last，it describes the application of MAX1312 in controlling the polyphase electric engine.Keywords：A/D converter；multi-channel；synchronized sample；MAX13121.引言在电子测量技术中，必须把模拟信号转换为数字信号，才能够用计算机系统进行处理，模/数转换的速度和精度一直是测量的关键。
但是高速和高精确度的转换器仍然难以满足某些特殊场合的要求，例如：在多相电机控制、多相电源监控等场合，要求对多路数据进行精确同步的采集，一般的单通道A/D和多通道轮流采集A/D都不满足这种场合的要求。
MAX1312是美国美信公司（MAXIM）新推出的一种高速同步采样模数转换器，它具有12位的精度，8路模拟信号输入，单电源+5V供电，完成8个通道的转换时间仅需要1.96us，对外提供了一个12位20MHZ并行数字接口，可以很方便与各种微处理器相连接，使用十分方便[1]。
高速多通道数据采集传输系统的设计*赵忠凯，尹达，刘海朝【摘要】摘要：设计了一种基于FPGA与DSP的高速多通道实时数据采集传输系统。
该系统通过FPGA实现对时钟、ADC、DSP等芯片的功能配置，采集数据由FPGA预处理后通过EMIF接口传送至DSP，并完成后续的复杂信号处理。
该系统最高数据采集速率可达500 MSPS，FPGA与DSP之间可实现高速率的数据传输。
实际测试结果表明，该系统实现了多通道数据的实时同步采集、传输与处理，数据采集达到较高性能，能够满足当前复杂电磁环境下精确制导雷达数据处理分析的需求。
【期刊名称】火力与指挥控制【年(卷),期】2015(000)012【总页数】5【关键词】多通道，高速数据采集，EMIF，FPGA&DSP0 引言当前电磁信号环境越来越复杂，电磁信号密度已达到百万量级［1］，这就要求雷达信号识别处理系统必须具备快速、准确识别威胁的能力，能够为之后作战提供及时可靠的信息。
随着一些新算法的出现，信号处理复杂度越来越高，动态范围也要求越来越大，信号的通道数也越来越多，因此，多通道信号的采集处理已成为当前雷达数字接收机的发展趋势。
传统的信号采集和传输方法已不能完全满足当前复杂电磁威胁环境下信号处理机对处理数据的要求［2］，必须应用更精确更高速的采集系统，保证电子战环境中的主动权，所以对雷达信号高速多通道采集传输系统的研究具有重大且深远的意义。
FPGA具有强大的数据并行处理能力，能够满足高速ADC的数据处理要求，非常适合作为本系统的逻辑控制核心。
高性能多核DSP的高速运算能力使其适合选作复杂算法的主处理芯片［3］。
1 系统总体方案雷达信号高速多通道数据采集传输系统总体框图如图1所示。
设计中所选用的ADC芯片数据转换速率最高可达500 MSPS。
FPGA芯片选择Altera公司Stratix III系列的EP3SL200F1152C2，DSP芯片选择TI公司的TMS320C6678。
基于IEEE1588的多通道同步板卡设计与验证刘续兴; 李聪; 李倩; 曲佳佳; 邢优胜【期刊名称】《《电子技术与软件工程》》【年(卷),期】2019(000)013【总页数】3页(P82-84)【关键词】时钟同步; 分布式测试系统; 数据采集; 以太网【作者】刘续兴; 李聪; 李倩; 曲佳佳; 邢优胜【作者单位】[1]恒信大友(北京)科技有限公司北京市100192【正文语种】中文【中图分类】TP393时钟同步（clock synchronization）是分布式测试系统关键技术，主要目的是保证全局一致的物理时钟或逻辑时钟，从而使系统中与时间相关的信息、事件等有一个全局统一的理解。
狭义时钟同步又称频率同步，指信号间的频率和相位在一定程度上维持着严格的特定关系。
广义时钟同步常简称时钟同步，指在比较时刻得出本地时钟与标准时钟相位以及频率的偏移，并通过修正方案使得本地时钟与标准时钟保持同步。
此文讨论广义时钟同步。
IEEE1588定义了时钟同步协议(PTP)用于同步分布式测试系统各终端时钟。
工业以太网分布式测试系统时钟同步及维持唯一时钟基准同步方法是当前研究热点。
文献[3]采用锁相（Phase Lock）原理研究了改进单向广播协议的方法；文献[4]分析了PTP协议工程实现的可能方法；文献[5]模拟了PTP协议用于分布式Ethernet中的时钟同步可能的精度。
本文目的是验证用Ethernet通过IEEE1588协议同步大量系统的技术可行性，开发用于实施同步系统的逻辑。
1 系统架构设计思路及基础1.1 时钟拓扑结构IEEE1588协议提供了不同拓扑结构，本文利用PTP网络不同元素(daisy-chain)的组合来研究时钟拓扑。
参考时钟是由链的第一部分(主时钟)产生，每一个环节都将时钟传播到下一个环节时钟。
如图1所示。
1.2 PTP时钟同步协议IEEE1588标准定义了PTP高精度时钟同步过程：图1：时钟串联网络（1）主时钟发送同步信息，从时钟接收并计算时钟偏差。
2023年 / 第9期 物联网技术710 引 言作为一种将模拟量转化为数字量的手段，数据采集在自动控制、自动检测、电子测量等自动化、智能化系统中被广泛应用，它是基于计算机实现不同工作过程的基础[1]。
在目前的发展阶段，各个产业的发展都涉及到大量的数据处理，新的发展要求不能仅仅依靠传统的数据采集系统来满足，还要将先进的数据采集设备和技术运用到实际工作中，这对于优化数据采集结果、提高工作效率、促进行业更好地发展等众多方面都具有重要意义[2]。
韩宾等人[3]设计了以FPGA 和STM32架构为数据处理和控制核心的数据采集系统，实现了16路高精度数据的实时处理和采集功能，采样频率可调，满足了精密产品所需的多通道、高精度和实时数据采集功能。
但是使用FPGA 控制模块的成本过高，不能满足更多的使用场景。
寇剑菊等人[4]设计了基于AT89S52和AD7865构成的四通道并行数据采集系统，但是AD7865是14位四路采集芯片，其精度和通道数量都有所限制，所以适用范围较小。
徐国明等人[5]利用AD7606设计了一种数字多功能表，信号采集部分使用了高性能ADC ，为了保证整个测量段的数据精度，电流线路使用了有源补偿方式，确保系统能够以最高30 MHz 的时钟速率工作。
司云朴等人[6]使用STM32配合AD7609芯片设计了组合称重装置，AD7609的8个通道可以同时采样，且均使用差分输入，每个通道的采样速率为 20 KSPS 。
整个系统运行速度快、精度高。
常见的数据采集系统大多以DSP 或者FPGA 配合12位的AD 芯片进行数据采集，已经可以满足大多数行业的使用，对于一些要求速度高、精度高的行业，常见的采集系统显然不能满足其要求[7]。
本文设计了一种以STM32F407ZET6和AD7609为核心，包含8个18位采集通道的数据采集系统，在配备电池模块和存储模块的同时，将控制部分和采集部分采用模块化设计，让用户轻松离线使用，不用固定电源，丰富使用场景。
ＤＯＩ：１０．３９６９／ｊ．ｉｓｓｎ．１０００－１０２６．２０１２．０９．０１５一种新型基于高速串行通信的多通道同步采样技术姜 雷，周华良，郑玉平，夏 雨，姚吉文，吴通华（国网电力科学研究院／南京南瑞集团公司，江苏省南京市２１０００３）摘要：微机型高压继电保护装置需要实时采样和处理多通道交流电气量数据，多通道采样数据的同步性和数据处理的实时性是影响保护性能的２个重要因素。
文中针对以往同步采样及数据接口方式进行了改进，提出了一种基于高速串行通信的多通道同步采样技术，硬件上进一步保证数据采样同步性，同时提高采样数据传输、存储的快速性和并发性。
该技术具有很好的扩展性和高可靠性，可以满足不同微机型高压继电保护装置，尤其是模拟采样回路通道数需求较多的场合，目前已经在某系列微机型高压继电保护装置上得到验证并取得实际工程应用。
关键词：继电保护；同步采样；高速串行；多通道收稿日期：２０１１－０５－２４；修回日期：２０１１－１２－２１。
０ 引言现代高压继电保护装置的交流信号分析理论和保护算法大多建立在交流同步采样基础上［１－４］。
因此，同步采样的质量及采样数据处理的实时性对于实现保护逻辑至关重要，是影响高压继电保护装置保护性能的２个重要因素。
不考虑微处理器运算速度，对采样系统来讲采样频率越高、转换速度越快、采样精度越高，越有利于提高保护响应的准确性和快速性。
在不增加硬件成本的前提下，采用交流同步采样技术可提高交流采样的同步性［５－６］。
然而，如何改进硬件电路也是必须考虑的问题。
继电保护装置的多通道同步采样往往采用多路选择器和模拟／数字（Ａ／Ｄ）转换器组合的方式实现［７］，并且多使用并行数字接口方式向数字信号处理器（ＤＳＰ）传输数据。
这种方法固然能够实现同步采样，但是在模拟采样回路通道数比较多的场合，多路选择器对采样同步性的影响会更加明显，同时Ａ／Ｄ转换器与ＤＳＰ的数据接口通常使用并行总线方式实现，此种接口在Ａ／Ｄ转换器数量较多时数据传输效率也会降低。
因此，研究如何进一步提高采样的同步性以及高效、可靠地获取并传输采样数据对于提高保护性能具有重要意义。
针对这一现实技术需求，本文提出了一种新型的基于高速串行通信的多通道同步采样技术，并详细论述了该技术在微机型高压继电保护装置中的设计与实现。
实践证明，该技术方法能够保证采样数据的同步性和数据传输的可靠性，提高保护在交流采样方面的处理性能。
１ 基于高速串行通信的多通道同步采样系统总体技术方案继电保护装置对交流采样设计的基本要求是具有同步性、实时性、多通道和高精度。
为了实现这一设计目标，采用现场可编程门阵列（ＦＰＧＡ）和若干片１６位高精度同步Ａ／Ｄ转换器构成高速串行多通道同步采样系统，原理框图如图１所示。
图１ 基于高速串行通信的多通道同步采样系统Ｆｉｇ．１ Ｍｕｌｔｉ－ｃｈａｎｎｅｌ ｓｙｎｃｈｒｏｎｏｕｓ ｓａｍｐｌｉｎｇ ｓｙｓｔｅｍｂａｓｅｄ ｏｎ ｈｉｇｈ－ｓｐｅｅｄ ｓｅｒｉａｌ ｃｏｍｍｕｎｉｃａｔｉｏｎ此方案中采用的Ａ／Ｄ转换器为ＡＤＩ公司的１６位、８通道同步采样器件ＡＤ７６０６。
此器件内置模拟输入钳位保护、二阶抗混叠滤波器、跟踪保持放大器、１６位电荷再分配逐次逼近型Ａ／Ｄ转换器，以及灵活的数字滤波器和２．５Ｖ基准电压源、基准电压缓冲等。
ＡＤ７６０６采用５Ｖ单电源供电，可以处理±１０Ｖ和±５Ｖ真双极性输入信号，同时所有通道均能以高达每秒２０万个采样点的吞吐速率采样。
其中，输入钳位保护电路可以耐受最高达±１６．５Ｖ的电压。
此Ａ／Ｄ转换器的抗混叠滤波器的３ｄＢ截—２８—第３６卷 第９期２０１２年５月１０日Ｖｏｌ．３６ Ｎｏ．９Ｍａｙ １０，２０１２止频率为２２ｋＨｚ；当采样速率达每秒２０万个采样点时，它具有４０ｄＢ抗混叠抑制特性。
灵活的数字滤波器采用引脚驱动，可以改善信噪比（ＳＮＲ），并降低３ｄＢ带宽。
上述指标从性能上保证了模拟通道的高精度和高性能。
在本文的采样系统回路方案中，所有Ａ／Ｄ转换器的采样启动使用同一个启动信号来控制。
由于每片Ａ／Ｄ转换器的８路模拟通道可以由同一个启动信号同时触发采样，保证了采样系统回路所有模拟输入通道的采样能够同时触发，且发送给ＤＳＰ的中断信号与这一启动信号严格保持同步，因此从基本方案上保证了所有采样数据的同步性。
在ＦＰＧＡ内部，设计若干Ａ／Ｄ转换器接口控制电路，每块控制电路都使用高速同步串行接口与Ａ／Ｄ转换器交互数据，利用ＦＰＧＡ的并发性和实时性实现了快速获取采样数据的功能。
与并行总线接口方式相比，串行接口方式不仅可在外接Ａ／Ｄ转换器数量较多的情况下减少总转换时间，提高采样频率，还可利用硬件电路可复制的思想使接口电路设计模块化，从而能够方便地扩展外部Ａ／Ｄ转换器，理论上可达到接入任意多路模拟通道的设计目的。
ＦＰＧＡ内部还设计了与ＤＳＰ通信的串行接口控制电路，将从Ａ／Ｄ转换器接口控制电路获得的采样数据通过高速同步串行接口发送到ＤＳＰ。
由系统原理框图可以看出，ＤＳＰ串行接口的外部硬件连接信号和Ａ／Ｄ转换器控制电路的外部硬件连接信号是相同的，这样的设计可以使ＤＳＰ在硬件接口上兼容此采样系统和外部Ａ／Ｄ转换器，增加了采样系统配置的灵活性。
２ Ａ／Ｄ转换器控制电路设计Ａ／Ｄ转换器控制电路通过串行接口完成ＦＰＧＡ对外部Ａ／Ｄ转换器的控制功能，包括向Ａ／Ｄ转换器发出同步启动信号、片选信号及采样时钟信号，并依据Ａ／Ｄ转换器的响应信号来读取数字转换结果，电路拓扑如图２所示。
图２ Ａ／Ｄ转换器控制电路拓扑图Ｆｉｇ．２ Ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ ｔｏｐｏｌｏｇｙ ｏｆ Ａ／Ｄ ｃｏｎｖｅｒｔｅｒ这些电路功能均使用硬件描述语言（ＨＤＬ）进行设计实现。
为了减少读取时间，Ａ／Ｄ转换器控制电路通过２路数字通道读取采样数据。
硬件时序基于Ａ／Ｄ转换器的数字接口时序图来设计，如图３所示。
图３ Ａ／Ｄ转换器串行接口时序图Ｆｉｇ．３ Ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ ｔｉｍｉｎｇ ｄｉａｇｒａｍ ｏｆ Ａ／Ｄ ｃｏｎｖｅｒｔｅｒ信号ＣＯＮＶＳＴ上升沿触发Ａ／Ｄ转换器开始Ａ／Ｄ转换，信号ＢＵＳＹ拉高表示Ａ／Ｄ转换器正在转换，Ａ／Ｄ转换器控制电路等待信号ＢＵＳＹ下降沿到来后发出有效信号ＣＳ及采样时钟信号ＳＣＬＫ，ＣＳ下降沿移出１６位采样数据的最高位（ＤＢ１５），采样数据通道ＤｏｕｔＡ和ＤｏｕｔＢ采样数据的其余位在ＳＣＬＫ的上升沿作用下延时一定时间后串行移出，Ａ／Ｄ转换器控制电路在ＳＣＬＫ下降沿对数据采样。
为了降低高频信号噪声对采样精度的影响，ＳＣＬＫ仅在ＣＳ有效时输出，其余时间保持高电平不变，ＳＣＬＫ有效时的最高设计频率为２５ＭＨｚ。
硬件设计流程图如图４所示。
图４ Ａ／Ｄ转换器控制电路设计流程Ｆｉｇ．４ Ｆｌｏｗ ｃｈａｒｔ ｏｆ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ ｄｅｓｉｇｎｆｏｒ Ａ／Ｄ ｃｏｎｖｅｒｔｅｒ使用数字仿真与试验方法对Ａ／Ｄ转换器接口控制电路的设计进行验证，相关内容参见附录Ａ。
—３８—·研制与开发· 姜 雷，等 一种新型基于高速串行通信的多通道同步采样技术３ 采样数据存储及ＤＳＰ串行接口控制电路设计为了满足ＤＳＰ直接连接Ａ／Ｄ转换器的技术需求，实现硬件电路的兼容性，此采样系统要设计成与外部Ａ／Ｄ转换器具有相同功能和接口时序的虚拟Ａ／Ｄ转换器。
因此，在与ＤＳＰ的数字接口功能设计上应达到２个目标：采样数据能够重复读取；硬件接口信号与接口时序应与Ａ／Ｄ转换器接口相类似。
此系统在采样数据存储设计和ＤＳＰ串行接口设计上都要遵循这一设计原则。
在采样数据存储设计方面，通用的数据存储方式有先进先出（ＦＩＦＯ）存储器方式、随机存储器（ＲＡＭ）方式和寄存器方式。
为了使采样数据能够重复读取，可选的数据存储方式是ＲＡＭ方式或寄存器方式。
由于ＲＡＭ方式存在读操作问题，输出数据延时较大，再考虑到ＲＡＭ方式下控制逻辑设计比较复杂，所以采用寄存器方式来存储采样数据。
ＤＳＰ串行接口电路设置与Ａ／Ｄ转换器接口相同数量的外部接口信号，主要实现多路采样数据的组合、传输功能，电路拓扑如图５所示。
图５ ＤＳＰ串行接口控制电路拓扑图Ｆｉｇ．５ Ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ ｃｏｎｔｒｏｌ ｃｉｒｃｕｉｔ ｔｏｐｏｌｏｇｙ ｏｆ ＤＳＰ同时，ＤＳＰ串行接口电路的接口时序设计也与Ａ／Ｄ转换器接口类似，如图６所示。
图６ ＤＳＰ串行接口时序图Ｆｉｇ．６ Ｓｅｒｉａｌ ｉｎｔｅｒｆａｃｅ ｔｉｍｉｎｇ ｄｉａｇｒａｍ ｏｆ ＤＳＰ其中，信号ＢＵＳＹ＿Ｓ与ＢＵＳＹ类似，表示虚拟Ａ／Ｄ转换器进行Ａ／Ｄ转换的工作状态，其有效电平宽度代表虚拟Ａ／Ｄ转换器的转换时间，包括Ａ／Ｄ转换器的转换时间和从Ａ／Ｄ转换器数字接口读取转换结果的时间。
当信号ＢＵＳＹ＿Ｓ的电平由高变低后，帧同步信号ＦＲＭＳＹＮＣ即可以拉低，数据通道Ｄ０和Ｄ１同时发出采样数据的最高位，此后在串行接口时钟信号ＣＬＫ的作用下继续发送采样数据，ＣＬＫ有效时设计最大频率为２５ＭＨｚ。
使用数字仿真与试验方法对ＤＳＰ串行接口控制电路的设计进行验证，相关内容参见附录Ａ。
４ 可靠性设计在系统可靠性设计方面，主要考虑以下环节。
１）为了防止系统上电瞬间，Ａ／Ｄ转换器的工作状态不确定导致的采样数据异常问题，在ＤＳＰ串行接口设计中增加了防误功能，即在ＦＰＧＡ加载后复位Ａ／Ｄ转换器一次。
在此期间，若ＤＳＰ向采样系统请求数据则发送全零数据，等到Ａ／Ｄ转换器进入稳定工作状态后再发送采样数据，提高采样数据传输的可靠性，有效避免保护装置上电或系统发生异常复位时发生采样异常告警甚至误动的情况。
２）从Ａ／Ｄ转换器得到的采样数据使用相对简单的寄存器方式进行存储，不存在ＲＡＭ读写操作等相对复杂的存储时序，同时可以保证使用高速同步串行接口传输采样数据时有足够的时序裕度，增强ＤＳＰ在ＣＬＫ时钟沿采样数据位的可靠性。
３）考虑到Ａ／Ｄ转换器串行接口和ＤＳＰ串行接口在通信过程中存在受到外部干扰导致通信异常的可能性，在设计中增加了周期性自恢复功能，使得每个系统采样周期的数据传输过程与此前的电路状态无关，有效避免了由于外部干扰造成的数据传输错误问题。
５ 结语本文针对高压继电保护装置的交流电气量采样需求，提出一种以ＦＰＧＡ和高精度Ａ／Ｄ转换器为基础的，新型基于高速串行通信的多通道同步采样技术。
该技术能够满足高压继电保护装置在不同应用场合下的采样需要，已经在国网电力科学研究院研发的ＡＲＰ－３００系列微机型高压继电保护装置上得到充分验证和实际应用［８－９］。
本课题为南瑞集团公司科技资助项目（ＪＴ０９００１－ＪＢ）。
附录见本刊网络版（ｈｔｔｐ：／／ａｅｐｓ．ｓｇｅｐｒｉ．ｓｇｃｃ．ｃｏｍ．ｃｎ／ａｅｐｓ／ｃｈ／ｉｎｄｅｘ．ａｓｐｘ）。
