多通道模块化高速通信数据采集与分析平台

基于STM32的多通道照度计的设计罗志远;张涛;许骏【摘要】照度是照射在某一单位面积上的入射光总量,其大小取决于光源的发光强度,以及被照物体和光源之间的距离.适当的照度可以提高工作效率,对人产生积极的影响.介绍了一种用于信号检测的多通道照度计的设计原理和实现方法.该照度计以STM32作为微控制器,利用TSL2561芯片实现光电转换以及模数转换.通过TCA9548A芯片实现多个TSL2561与STM32连接.利用W5500以太网模块实现STM32与上位机之间的通讯.通过数据处理进一步提高测量效率,减少测量误差.实际测试结果表明:经过数据拟合进行定标后,该照度计测量误差在8%以内,可以满足在实际测量的需求,具有成本低、效率高和性能可靠等优点,可以满足工程应用中多通道光照强度快速测量的需要.【期刊名称】《传感技术学报》【年(卷),期】2019(032)004【总页数】7页(P618-624)【关键词】照度计;多通道测量;数据拟合;STM32单片机;TSL2561芯片;I2C总线【作者】罗志远;张涛;许骏【作者单位】中国科学院云南天文台,昆明650216;中国科学院大学,北京100049;中国科学院云南天文台,昆明650216;中国科学院云南天文台,昆明650216【正文语种】中文【中图分类】TH74照度计是一种测量环境光照强度的测量仪器。

照度计应用非常广泛,物理,摄影,化学,工程,天文学,天体物理学等诸多领域以及日常的生产生活都需要对照度进行测量。

目前,无论是建筑室内照明、还是机动车的内外照明、工矿企业的工作环境照明等各大照明场所基本上都需要使用照度计进行照度检测,以保证人们有更加舒适的生活工作环境,提高工作效率,减少不必要的光污染[1]。

此外,在科研领域大面积光源如积分球等的均匀性测量也会用到照度计[2]。

本设计是以国家基金面上项目“CMOS响应非均匀性实时校正系统的设计研究”为背景而展开的,在基金项目中需要对CMOS相机的性能做相应的测试,其中需要用到积分球。

基于FPGA的多通道数据采集系统设计与实现摘要：近年来，随着国内航空事业的高速发展，现代空情变得日益复杂，航管雷达目标数据和地空话音通信数据作为航空空情数据保存以及事故分析的主要手段，在空管自动化系统中发挥越来越重要的作用。

其记录系统运行的稳定性、数据记录和回放的真实性是重要空情重演、异常事故分析准确可靠的关键因素。

在航管系统应用中，记录重演系统往往具有数据量大、记录通道多，数据的可靠性、实时性以及设备模块化要求高，并且要求长时间持续不断地进行记录和处理。

为此，文章对基于FPGA的多通道数据采集系统设计与实现方面展开详细研究，希望能够给相关人士提供重要的参考价值。

关键词：数据采集；信号处理；FPGA引言：为适应当前日益复杂的空情，提高航管数据采集的精确性和可靠性，设计了一种多通道雷达话音数据采集系统。

给出了系统硬件设计架构，利用FPGA作为数据采集和逻辑控制核心，实现了16路话音数据编解码以及８路雷达数据采集和转换。

应用层软件采用多线程开发技术和原子访问内存共享设计方案，提高了业务运行的效率以及系统的可靠性。

硬件电路及应用软件实现均采用模块化设计，具有良好的可移植性。

最后，对设计的系统进行了多通道话音和大时段大数据量雷达数据采集回放测试，并对话音和雷达数据采集误差精度进行了分析，验证了系统的可靠性和精确性。

1、系统硬件架构设计数据采集系统硬件系统由以下几个模块组成：MCU控制模块、FPGA算法模块、RS232雷达数据接收串口、FXO/FXS语音、时钟模块、电源模块、连接器等；其中MCU系统是本板的控制单元，完成对板上芯片初始化、性能检测以及通过串口实现本板与其他单板的通信；FPGA模块主要对采集的雷达数据和语音信号进行监控和记录，实现机场空管部门指挥调度的语音通话和雷达探测数据的同步记录和同步回放功能；RS232雷达数据采集串口模块实现简化的三线异步RS232接口的电平转换；FXO/FXS语音模块完成FXO/FXS语音信号的数字化，支持软件切换FXS或者FXO工作模式；时钟模块负责时钟产生、时钟驱动，为各模块提供所需要的时钟；电源模块提供整板各模块所需要的工作电压。

数据采集系统LMS SCADAS多功能数据采集系统当今，产品的研发周期越来越短，用于产品性能测试的时间越来越少。

在全球的各个行业中，试验部门正承受着巨大的压力——要用尽量少的时间和资源配合产品的设计与更新，完成尽可能多的试验任务。

LMS SCADAS数据采集系统能够保证完成各种类型的试验任务，并且其高性能、高效率的特点，可以让试验工程师更充分地利用资源，同时完成多项试验任务，大大地缩短试验周期。

LMS SCADAS硬件以其卓越的性能和高度的可靠性著称，无论是进行试验室测试还是现场测试都能保证最优的测试质量和精度。

LMS SCADAS硬件与LMS b和LMS Test.Xpress软件无缝集成，可以快速完成所有的测试设置，在保证最佳数据质量和精度的同时，高效地完成测试任务。

正由于LMS SCADAS硬件具有如此多的优点，全球范围内每天都有数以万计的用户正在使用LMS产品进行着测试工作，采集各种试验数据。

为您量身定制的LMS SCADAS解决方案——保证随时随地的完美表现LMS SCADAS硬件的最大优点是灵活性与可扩展性，有多种型号可供客户选择－从紧凑的便携式系统，全自动的智能记录仪，直至大通道数的试验室系统。

LMS SCADAS硬件支持多种传感器，具有多种信号调理功能，是进行噪声、振动、声学和耐久性等试验任务的理想前端。

最重要的是，LMS SCADAS 注重多功能性，即可以作为一个移动的前端使用，也可以作为独立的记录仪在外场使用。

同时，LMS SCADAS硬件还为在恶劣条件下进行声学测试或耐久性数据采集提供了统一的测试系统。

“LMS SCADAS系统注重于应用的多样性，使用户的投入获得最大的回报。

”•通用的硬件平台，同时适用于试验室测试、外场测试，并支持记录仪模式，独立地完成数据采集•专业用于噪声、振动、声学和疲劳耐久性能测试•集便捷性、灵活性及试验稳定性于一体•模块化设计，具有强大的可扩展性能，充分保证硬件投资的延续性•强大的并行信号处理能力，充分保证高通道数、大系统的可靠性和稳定性注重灵活性：LMS SCADAS解决方案能够满足您的任何测试需求专为噪声、振动与疲劳耐久性数据采集设计无论您想采集转速、加速度、速度、力、位移、应变、温度、声音、扭矩、压力、CAN，还是GPS数据；无论是某一单一信号，还是多种信号——LMS SCADAS均可提供一个灵活而成熟的解决方案。

多通道数据采集与处理技术研究随着信息技术的不断发展，我们面临着海量数据的挑战。

如何高效地采集和处理数据，成为了各个领域关注和研究的重点之一。

在众多的数据采集和处理技术中，多通道数据采集与处理技术已经成为了一种重要的技术手段。

一、多通道数据采集的基本概念多通道数据采集是指同时采集并分别存储多个信号源，如模拟信号、数字信号等。

多通道数据采集具有采样速度快、采集全面、准确率高等特点，被广泛应用于医学、工业、军事、物流等领域。

多通道数据采集的关键是提高采集效率和数据精度，因此在硬件选型、软件设计时需要进行详细的规划和考虑。

例如，选择高速、高分辨率的模数转换器，设计高性能的前置放大器等，以实现高精度稳定的信号采集。

二、多通道数据处理的基本方法多通道数据处理包括数据预处理、特征提取、数据分析等多个环节。

数据预处理是指对采集到的原始数据进行滤波、去噪、归一化等处理，以提高数据质量和可靠性。

特征提取是指从原始数据中提取有代表性的特征向量，用于描述数据的特性和规律性。

数据分析是指对提取出来的特征向量进行统计学分析、机器学习等方法的研究，从而识别、分类、预测等。

多通道数据处理的关键在于算法的选择和优化。

基于信号处理、机器学习、人工智能等技术手段的算法，可以大大提高数据处理的效率和准确性。

例如，信号处理中常用的小波分析、基频分析等；机器学习中常用的神经网络、支持向量机等；人工智能中常用的模糊逻辑、遗传算法等。

三、多通道数据采集与处理的应用多通道数据采集与处理技术已经应用于生理信号采集、振动信号分析、图像识别、智能交通、安防监控等多个领域。

以生理信号采集与分析为例，多通道数据采集技术可以实现多点测量、多参数测量、多对象测量；多通道数据处理技术可以实现心电图识别、脑电图分析、肌电信号检测等。

随着物联网、人工智能、5G等技术的不断发展，多通道数据采集与处理技术也将不断拓展应用场景和深化应用领域，为社会进步和科技创新提供有力支持。

㊀２０２１年㊀第２期仪表技术与传感器Ｉｎｓｔｒｕｍｅｎｔ㊀Ｔｅｃｈｎｉｑｕｅ㊀ａｎｄ㊀Ｓｅｎｓｏｒ２０２１㊀Ｎｏ．２㊀基金项目：浙江省自然科学基金项目（ＬＹ１７Ｆ０１００１２）收稿日期：２０２０－０１－１７多通道采集器的设计范㊀威，楼喜中，邢国鹏，辛崇丰，全大英（中国计量大学信息工程学院，浙江省电磁波信息技术与计量检测重点实验室，浙江杭州３１００１８）㊀㊀摘要：为了满足声呐与语音信号处理中对多通道信号同步采集和采样率可变的应用需求，提出了一种基于高性能现场可编程逻辑门阵列（ＦＰＧＡ）的多通道采集器㊂该采集器使用ＦＰＧＡ作为控制器件进行模块化设计，采用２４颗高精度模数转换器（ＡＤＣ）ＡＤ７７６８，并结合上位机控制数据采集和数据处理，实现采样率可变的１９２通道并行数据采集功能㊂实验测试表明，该采集器同步性能优于２５ｎｓ，采样率可通过上位机配置切换，数据记录速率高达１９６ＭＢ／ｓ㊂关键词：多通道；同步采集；采样率；现场可编程逻辑门阵列；模数转换器；有效位数中图分类号：ＴＮ９８㊀㊀㊀文献标识码：Ａ㊀㊀㊀文章编号：１００２－１８４１（２０２１）０２－００４１－０６ＤｅｓｉｇｎｏｆＭｕｌｔｉ⁃ｃｈａｎｎｅｌＡｃｑｕｉｓｉｔｉｏｎＤｅｖｉｃｅＦＡＮＷｅｉ，ＬＯＵＸｉ⁃ｚｈｏｎｇ，ＸＩＮＧＧｕｏ⁃ｐｅｎｇ，ＸＩＮＣｈｏｎｇ⁃ｆｅｎｇ，ＱＵＡＮＤａ⁃ｙｉｎｇ（ＣｏｌｌｅｇｅｏｆＩｎｆｏｒｍａｔｉｏｎＥｎｇｉｎｅｅｒｉｎｇ，ＣｈｉｎａＪｉｌｉａｎｇＵｎｉｖｅｒｓｉｔｙ，ＫｅｙＬａｂｏｒａｔｏｒｙｏｆＥｌｅｃｔｒｏｍａｇｎｅｔｉｃＷａｖｅＩｎｆｏｒｍａｔｉｏｎＴｅｃｈｎｏｌｏｇｙａｎｄＭｅｔｒｏｌｏｇｙｏｆＺｈｅｊｉａｎｇＰｒｏｖｉｎｃｅ，Ｈａｎｇｚｈｏｕ３１００１８，Ｃｈｉｎａ）Ａｂｓｔｒａｃｔ：Ｉｎｏｒｄｅｒｔｏｍｅｅｔｔｈｅｒｅｑｕｉｒｅｍｅｎｔｏｆｓｏｎａｒａｎｄｓｐｅｅｃｈｓｉｇｎａｌｐｒｏｃｅｓｓｉｎｇｆｏｒｍｕｌｔｉ⁃ｃｈａｎｎｅｌｓｉｇｎａｌｓｙｎｃｈｒｏｎｏｕｓａｃ⁃ｑｕｉｓｉｔｉｏｎａｎｄｖａｒｉａｂｌｅｓａｍｐｌｉｎｇｒａｔｅ，ａｍｕｌｔｉ⁃ｃｈａｎｎｅｌａｃｑｕｉｓｉｔｉｏｎｄｅｖｉｃｅｂａｓｅｄｏｎｈｉｇｈ⁃ｐｅｒｆｏｒｍａｎｃｅｆｉｅｌｄ⁃ｐｒｏｇｒａｍｍａｂｌｅｇａｔｅａｒｒａｙｗａｓｐｒｏｐｏｓｅｄ．Ｔｈｅａｃｑｕｉｓｉｔｉｏｎｄｅｖｉｃｅｗａｓｍｏｄｕｌａｒ⁃ｄｅｓｉｇｎｅｄ，ｕｓｉｎｇＦＰＧＡａｓｔｈｅｃｏｎｔｒｏｌｌｅｒ，ａｄｏｐｔｉｎｇ２４ｈｉｇｈｒｅｓｏｌｕｔｉｏｎａｎａｌｏｇ⁃ｔｏ⁃ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒｓＡＤ７７６８，ａｎｄｅｍｐｌｏｙｉｎｇａｈｏｓｔｃｏｍｐｕｔｅｒｔｏｃｏｎｔｒｏｌｄａｔａａｃｑｕｉｓｉｔｉｏｎａｎｄｄａｔａｐｒｏｃｅｓｓｉｎｇ，ｔｈｕｓｔｈｅｃａｐａｂｉｌｉｔｙｏｆ１９２－ｃｈａｎｎｅｌｐａｒａｌｌｅｌｄａｔａａｃｑｕｉｓｉｔｉｏｎｗｉｔｈａｖａｒｉａｂｌｅｓａｍｐｌｉｎｇｒａｔｅｗａｓａｃｈｉｅｖｅｄ．Ｅｘｐｅｒｉｍｅｎｔａｌｒｅｓｕｌｔｓｓｈｏｗｔｈａｔｔｈｅａｃｑｕｉｓｉｔｉｏｎｄｅｖｉｃｅ＇ｓｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｉｓｂｅｔｔｅｒｔｈａｎ２５ｎｓ，ｔｈｅｓａｍｐｌｉｎｇｒａｔｅｃａｎｂｅｃｏｎｆｉｇｕｒｅｄｏｒｓｗｉｔｃｈｅｄｂｙｔｈｅｈｏｓｔｃｏｍｐｕｔｅｒ，ａｎｄｔｈｅｄａｔａｒｅｃｏｒｄｉｎｇｒａｔｅｉｓｕｐｔｏ１９６ＭＢ／ｓ．Ｋｅｙｗｏｒｄｓ：ｍｕｌｔｉ⁃ｃｈａｎｎｅｌ；ｓｙｎｃｈｒｏｎｏｕｓａｃｑｕｉｓｉｔｉｏｎ；ｓａｍｐｌｉｎｇｒａｔｅ；ＦＰＧＡ；ａｎａｌｏｇ⁃ｔｏ⁃ｄｉｇｉｔａｌｃｏｎｖｅｒｔｅｒ；ＥＮＯＢ０㊀引言在声呐和语音信号处理设备的科学实验㊁研发㊁生产和应用中，多通道采集器扮演着重要的角色，用于实验室和外场数据采集㊁设备中性能评估和设备检验检定等㊂根据声呐和语音信号处理的特点，采集器的采集通道数一般达到几十个甚至一百个以上，语音信号和声呐的频率范围在３Ｈｚ ９７ｋＨｚ之间㊂为了满足上述要求，文献［１］设计的搭载于自主无人航行器的多波束声呐接收系统，选用１６ｂｉｔ模数转换器ＡＤ７６５７，实现了最高采样率为２５０ＫＳＰＳ的１０８通道同步数据采集；文献［２］设计的多通道采集检测系统应用１６ｂｉｔＡＤＣ芯片ＡＤ７６０６，实现了在强噪声环境下采样率为１００ＫＳＰＳ的１２８通道并行实时数据采集功能㊂采集器除了通道数及采样率的要求外，还应考虑到采集器对于通道一致性㊁存储带宽和处理实时性的需求［３－５］㊂采集器的主控芯片可以在单片机㊁ＤＳＰ和ＦＰＧＡ芯片中选取㊂ＦＰＧＡ与单片机和ＤＳＰ对比，具有工作时钟频率高㊁高集成度㊁实时性强㊁丰富的内部逻辑资源且易于编程和研发周期短等很多优势［６－８］㊂采集器的采样精度和采样率取决于硬件设计所采用的ＡＤＣ芯片，在ＡＤＣ芯片选择的时候，需要在采样率㊁采样精度和复杂度之间折中㊂本系统采用高性能ＦＰＧＡ和高集成度的ＡＤＣ，设计通道数为１９２个㊁最高采样率为２５６ＫＳＰＳ㊁采样精度为２４ｂｉｔ的多通道信号采集器㊂该采集器能够同步采集声呐或语音信号，存储到存储板或者从主控板输出以完成进一步的分析和处理㊂１㊀总体设计多通道采集器的总体架构如图１所示㊂设备主要由采集板㊁存储板㊁主控板和标准６ＵＶＰＸ背板组成㊂将２个硬件上完全一致的９６通道采集板配置成主和㊀㊀㊀㊀㊀４２㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀图１㊀采集器系统总体架构从采集板组合的方式，实现最多１９２通道的信号采集㊂主从采集板间通过ＳＲＩＯ和控制线ＧＰＩＯ接口进行通信㊂存储板用于存储采集数据，采集板采集的数据通过ＰＣＩｅ高速接口传输到存储板㊂主控板实现音频信号采集和上位机功能㊂上位机控制音频信号采集和采样率变换，并完成设备管理和存储管理㊂２㊀硬件设计基于多通道采集器的总体架构，采用高性能ＦＰＧＡ和高精度ＡＤＣ器件并结合ＡＮＳＩ标准ＦＭＣ（ＦＰ⁃ＧＡｍｅｚｚａｎｉｎｅｃａｒｄ）载板与子卡互联结构，设计多通道采集器的硬件平台㊂２．１㊀硬件实现采集板设计为９６通道，系统采用主㊁从２块采集板实现１９２路同步采集㊂采集板采用标准６ＵＦＭＣ采集载板加双宽度ＦＭＣ子卡组合的模块化设计，以实现高集成度和模块通用化㊂６ＵＦＭＣ采集载板实现信号调理和模数转换等功能；ＦＭＣ子卡实现数字信号处理㊁数据传输和数据缓存等功能㊂采集载板根据功能划分为９６通道输入信号接口㊁信号调理单元㊁１２颗ＡＤＣ芯片㊁时钟单元和同步单元等㊂图２给出了采集载板的硬件原理框图㊂图２㊀采集载板硬件框图图３为采集载板硬件原型实物图㊂ＦＭＣ子卡根据功能划分为电源㊁时钟单元㊁Ｆｌａｓｈ模块和ＤＤＲ３数据存储单元等㊂ＦＭＣ子卡主控芯片选用Ｋｉｎｔｅｘ－７系列ＦＰＧＡＸＣ７Ｋ４１０Ｔ；ＤＤＲ３采用ＭＴ４１Ｊ５１２Ｍ８ＲＡ颗粒，总容量为２ＧＢ，最高存取速率图３㊀采集载板硬件原型实物支持１６００ＭＴ／ｓ，主要用于采集数据的高速缓存；Ｆｌａｓｈ模块采用ＮＯＲＦｌａｓｈ芯片ＭＴ２５ＱＬ２５６ＡＢＡ，用于固化和加载ＦＰＧＡ中ｂｉｔ镜像程序㊂图４为ＦＭＣ子卡硬件实现框图㊂图４㊀ＦＭＣ子卡硬件框图图５为ＦＭＣ子卡硬件原型实物图㊂图５㊀ＦＭＣ子卡原型实物２．２㊀信号调理电路设计信号调理电路包括直流隔离㊁单端转差分㊁衰减和ＡＤＣ接口匹配，用于系统的信号处理和阻抗变换等㊂信号调理电路框图如图６所示㊂图６㊀信号调理电路原理框图图６中，系统输入信号频率为３Ｈｚ ９７ｋＨｚ，需经㊀㊀㊀㊀㊀第２期范威等：多通道采集器的设计４３㊀㊀直流隔离以防止直流偏置在电路中的干扰㊂ＡＤＣ芯片输入信号要求是差分输入，需将单端信号进行差分处理㊂外部输入信号电压范围为０ ２０Ｖ，而ＡＤＣ芯片支持的单端输入信号电压范围为０ ５Ｖ，因此将单端信号进行４倍衰减，以满足ＡＤＣ芯片输入信号电压范围的需求㊂另外，需进行ＡＤＣ接口适配，以满足ＡＤＣ芯片输入高阻的要求㊂２．３㊀采样电路设计由于信号的带宽近１００ｋＨｚ，基于工程实现考虑选择２５６ｋＨｚ的最高采样率；综合考虑性能㊁集成度和成本，选用８通道ＡＤＣ芯片ＡＤ７７６８㊂ＡＤ７７６８的高集成度，降低了所需的ＰＣＢ布局面积㊂采集单板采用１２颗ＡＤＣ芯片实现９６通道采集㊂根据ＡＤＣ芯片每通道单端输入信号范围为０ ５Ｖ，将基准参考电压设定为５Ｖ㊂图７给出了ＡＤＣ芯片的详细电路设计㊂图７㊀ＡＤ７７６８配置电路设计２．４㊀时钟和同步电路设计同步采集要求各ＡＤＣ的时钟和同步信号完全同源，以实现多通道同步采集㊂２．４．１㊀时钟分配电路主采集板选择３２．７６８ＭＨｚ或２４．５７６ＭＨｚ的参考时钟，该时钟通过高性能超低抖动缓冲器ＬＭＫ００１０５后输出４路为主㊁从采集板提供时钟，主㊁从采集板再分别采用低抖动缓冲器ＣＤＣＬＶＣ１１１２输出１２路为所有ＡＤＣ芯片提供ＭＣＬＫ（主时钟）㊂同源时钟设计框图如图８所示㊂图８㊀时钟同源设计框图在图８中，ＬＭＫ００１０５芯片输出偏斜为６ｐｓ；时钟在ＰＣＢ等长布线设计中，误差不超过３００ｍｉｌ，约为５０ｐｓ的延迟误差；ＣＤＣＬＶＣ１１１２最大输出偏斜为５０ｐｓ㊂由此可知，时钟的总延迟误差约为１０６ｐｓ㊂２．４．２㊀同步信号分配电路主采集板中ＡＤＣ１产生同步信号ＳＹＮＣ＿ＯＵＴ，该同步信号通过ＣＤＣＬＶＣ１１０４输出２路为主㊁从采集板提供同步信号，主㊁从采集板再分别采用ＣＤＣＬＶＣ１１１２输出１２路为所有ＡＤＣ芯片提供同步信号㊂同步信号同源设计框图如图９所示㊂图９㊀同步信号同源设计框图在图９中，ＣＤＣＬＶＣ１１０４和ＣＤＣＬＶＣ１１１２输出的最大偏斜为５０ｐｓ；同步信号在ＰＣＢ等长布线设计中，误差小于６００ｍｉｌ，约为１００ｐｓ的延迟误差㊂在同步信号同源电路中，可计算得到同步信号的最大延迟误差约为２００ｐｓ㊂２．５㊀ＦＭＣ子卡设计ＦＭＣ子卡中ＦＰＧＡ的Ｉ／Ｏ引脚数为９００，其中可用的普通Ｉ／Ｏ引脚数约３５０，另有高速接口ＧＴｘ１６ｘ㊂而单个ＡＮＳＩ５７．１－２００８标准的ＨＰＣ（多管脚数）ＦＭＣ支持４对标准时钟管脚㊁８０对标准差分管脚或者１６０个单端管脚㊁２对高速时钟管脚以及２０对高速差分管脚㊂合理安排ＦＰＧＡ与ＦＭＣ接口的连线后，ＦＰＧＡ的引脚连线分配如图１０所示㊂ＦＭＣ标准将子卡ＦＰＧＡ与载板Ｉ／Ｏ口分离设计，简化了ＦＰＧＡ接口电路设计，更好地实现系统的通用性和灵活性，且该设计支持高速口ＰＣＩｅ和ＳＲＩＯ通信㊂３㊀软件设计采集器软件主要包括采集板间ＳＲＩＯ数据传输㊁㊀㊀㊀㊀㊀４４㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀图１０㊀ＦＭＣ与ＦＰＧＡ的连线设计ＤＤＲ３数据缓存和上位机软件㊂运行于采集板的软件设计为主从板兼容的形式，能够自动识别工作的模式，进而实现代码的可重用和可移植㊂设备工作时，通过ＶＰＸ背板连线的管脚信息判断是主９６通道还是从９６通道采集板，主采集板ＳＲＩＯ配置为接收数据模式，从采集板ＳＲＩＯ配置为发送数据模式㊂ＤＤＲ３高速缓存主从板采集数据，上位机通过ＰＣＩｅ接口控制数据采集和数据处理㊂３．１㊀采集数据传输机制采用的ＡＤＣ芯片ＡＤ７７６８支持八通道同步采集，采集数据的精度为２４ｂｉｔ，最高位为符号位㊂为了方便上位机处理数据，软件设计中对每个采样点通过符号位扩展的方式，将采样数据由原本的２４ｂｉｔ位宽扩展成３２ｂｉｔ，故一颗ＡＤＣ芯片在每个采样时刻输出８个３２ｂｉｔ数据㊂设计使用ＦＩＦＯ作为缓冲区缓存采集数据㊂如图１１所示，从采集板每颗ＡＤＣ芯片对应一个命名为ＦＩＦＯ０的缓冲区，每个缓冲区的读写数据的位宽为２５６ｂｉｔ㊂主采集板建立１２个命名为ＦＩＦＯ１的ＦＩＦＯ缓冲区对传输得到的从采集板采集数据进行缓存，主㊁从采集板之间通过ＳＲＩＯ接口完成ＦＩＦＯ０到ＦＩＦＯ１缓冲区数据传输㊂主㊁从采集板间数据传输设计如图１１所示㊂图１１㊀采集板间数据传输设计２块采集板ＦＰＧＡ之间通信采用５ＧｂｐｓＳＲＩＯ４ｘ进行通信㊂实测ＳＲＩＯ４ｘ接口的传输速率为１．２ＧＢ／ｓ，而从采集板的最大采集数据速率约为９６ＭＢ／ｓ㊂ＳＲＩＯ４ｘ接口传输速率超过从采集板数据采集速率，可以满足采集数据传输的需求㊂３．２㊀采集数据存储为了满足１９２通道同时工作的需求，软件中主采集板一共设计２４个命名为ＦＩＦＯ２的ＦＩＦＯ缓冲区缓存采集数据，通过软件配置使能需要使用的ＦＩＦＯ２㊂主从采集板一起工作时，从采集板的采集数据按照时序通过ＳＲＩＯ接口送到主采集板，主采集板将２块采集板的采集数据整理好并缓存在主采集板的ＤＤＲ３中，当ＤＤＲ３缓存的数据量大于等于１ＭＢ时，上位机开启ＰＣＩｅ的ＤＭＡ读数据通道，读取这１ＭＢ数据后关闭读数据通道，等待ＤＤＲ３缓存数据量再次达到１ＭＢ时重复以上步骤㊂同时上位机将数据连续存入存储板或作进一步处理㊂１９２通道采集数据存储设计如图１２所示㊂图１２㊀采集数据存储设计图１２中，当设备１９２通道全部开启时，系统最大的并行采集速率约为９２ＭＢ／ｓ，而ＤＤＲ３实际的读写速率为１０ＧＢ／ｓ㊂可知，实时采集数据速率远远小于ＤＤＲ３的读写速率，即ＤＤＲ３性能满足系统实时缓存采集数据的要求㊂采用的高性能ＦＰＧＡ芯片ＸＣ７Ｋ４１０Ｔ支持Ｇｅｎ２ＰＣＩｅ４ｘ接口，ＰＣＩｅ４ｘ接口传输速率为２ＧＢ／ｓ，故采用ＰＣＩｅ４ｘ接口传输满足系统最大的并行采集数据速率要求㊂ＰＣＩｅ接口通信有２种模式：采集板与上位机之间数据批量传输采用ＰＣＩｅ的ＤＭＡ通信模式；而对于上位机与采集板之间控制信号的接收和下发，采用ＰＣＩｅ的读写寄存器通信模式㊂４㊀实验信号源为采集板提供输入信号，上位机通过ＰＣＩｅ控制系统采样率并控制处理采集数据，采集板采集的数据通过ＰＣＩｅ保存到存储板，ＵＳＢ从主控板中导出采集数据，在调试ＰＣ利用ＭＡＴＬＡＢ分析采集器的性能㊂用于采集器性能测试的实验系统如图１３所示㊂㊀㊀㊀㊀㊀第２期范威等：多通道采集器的设计４５㊀㊀图１３㊀采集器性能测试实验系统４．１㊀采集功能验证４．１．１㊀采集板数据采集功能测试按图１３搭建实验系统，配置采集器正常采集数据，通过ＦＰＧＡ调试实时采集数据㊂采用Ｖｉｖａｄｏ２０１７．４ＩＬＡ抓取２块采集板ＡＤＣ数据采集时序，其中ｍａｓｔｅｒ＿ｆｌａｇ为１是主９６通道采集板，ｍａｓｔｅｒ＿ｆｌａｇ为０是从９６通道采集板㊂２块采集板的数据采集时序如图１４所示㊂图１４㊀采集板数据采集时序从图１４可以看出主从采集板能够正常采集数据㊂进一步通过比较主从采集板间硬件连接的同步信号，可以发现两板实现了同步采集㊂４．１．２㊀上位机采集测试启动设备，打开如图１５所示的上位机软件㊂图１５中，实测数据记录速率为１９６ＭＢ／ｓ，与１９２通道数据最大并行采集速率一致㊂系统选取了ＡＤＣ的４种抽取工作模式，再结合ＦＰＧＡ控制ＡＤＣ所处的ＰＩＮ模式并选择ＡＤＣ芯片的ＭＣＬＫ频率，能够实现采样率在图１５㊀系统上位机采集测试界面２５６㊁１９２㊁１２８㊁９６㊁６４㊁４８㊁３２㊁２４ＫＳＰＳ之间的任意改变㊂４．２㊀采集精度测试信号源ＳＭＡ１００Ｂ提供输入信号１ｋＨｚ正弦波，任意选择ＡＤＣ芯片ＡＤ７７６８的一个通道，在采样率为２５６ＫＳＰＳ下采集数据，导出数据后得到如图１６所示的信号频谱㊂（ａ）没有加滤波器的频谱（ｂ）加滤波器的频谱图１６㊀ＡＤ７７６８采集获得的频谱图１６中，有效位数（ＥＮＯＢ）和信纳比（ＳＩＮＡＤ，单位ｄＢｃ）的关系由ＥＮＯＢ＝（ＳＩＮＡＤ－１．７６３）／６．０２（ｂｉｔｓ）得到㊂图１６（ａ）为没有加滤波器采集结果，图１６（ｂ）为加滤波器后的结果，所加的滤波器为８阶低通滤波器，其截止频率为８ｋＨｚ㊂由图１６（ａ）和图１６（ｂ）的测试结果对比可知信号源的二次谐波（２ｋＨｚ）性能差，导致ＳＦＤＲ（无杂散动态范围）指标整体偏低㊂ＡＤ７７６８在快速工作模式时，最高采样率为２５６ＫＳＰＳ㊂表１列出了ＡＤ７７６８数据手册针对输入信号１ｋＨｚ正弦波主要的动态性能参数：信噪比（ＳＮＲ）㊁ＳＩＮＡＤ㊁ＳＦＤＲ和总谐波失真（ＴＨＤ）㊂表１㊀ＡＤ７７６８数据手册给定的动态参数采样率／ＫＳＰＳ输入信号／ｋＨｚＳＮＲ／ｄＢＦＳＳＩＮＡＤ／ｄＢｃＳＦＤＲ／ｄＢｃＴＨＤ／ｄＢｃ２５６１ȡ１０６．２ȡ１０９ȡ１０６ɤ－１１３㊀㊀㊀㊀㊀４６㊀ＩｎｓｔｒｕｍｅｎｔＴｅｃｈｎｉｑｕｅａｎｄＳｅｎｓｏｒＦｅｂ．２０２１㊀图１６（ｂ）显示的结果与表１对比，虽然在实验中采用了最大截止频率为８ｋＨｚ的滤波器，但是由于信号源输出的二次谐波性能差，所以导致ＡＤ７７６８中ＳＦＤＲ和ＴＨＤ的测试结果与器件手册给出的参数相比稍差，而其他动态性能指标与手册中给出的参数相当㊂４．３㊀同步性能测试信号源输出１ｋＨｚ正弦波信号，在功分后输入ＡＤＣ完成采样率为２５６ＫＳＰＳ的同步采样㊂同步采集得到的信号波形如图１７所示㊂㊀（ａ）３２通道同步测试波形（ｂ）放大后３２通道同步测试波形图１７㊀采集数据同步波形因测试条件限制，测试１９２通道同步时需切换６次完成所有通道间的同步性能测试㊂以通道１㊁３３㊁６５㊁９７㊁１２９㊁１６１为参考基准，每次进行ＦＦＴ分析，并计算正弦波的相位，可以得到其他３１个通道与参考基准间的通道延迟和角度偏差㊂测试通道间同步性能结果如表２所示㊂表２㊀通道间同步测试结果测试通道通道间最大延迟／ｎｓ通道间最大角度偏差／（ʎ）ｃｈ１－３２１４．１１４１．３０１ｃｈ３３－６４１６．６１５１．５３１ｃｈ６５－９６２２．９４４２．１１５ｃｈ９７－１２８１２．８７２１．１８６ｃｈ１２９－１６０１５．７５４１．４５２ｃｈ１６１－１９２１７．３１１１．５９５㊀㊀表２的实测结果表明，系统通道间同步性能小于２５ｎｓ，满足大部分声呐及语音信号处理要求㊂４．４㊀性能分析表３列出了近年来多通道采集器所采用的主控芯片㊁采集通道数㊁最高采样率和采样精度㊂本文所设计的采集器的采集通道数为１９２个㊁最高采样率为２５６ＫＳＰＳ且采样精度为２４ｂｉｔ，与表３列出的设备比较，该采集器在采集通道数和采样精度上表３㊀已有多通道采集器性能对比表文献主控芯片采集通道数最高采样率／ＫＳＰＳ采样精度／ｂｉｔ［１］ＦＰＧＡ１０８２５０１６［２］ＦＰＧＡ１２８２００１６［３］ＦＰＧＡ１２８２０００１６［４］ＦＰＧＡ１８０６５０００１２［６］ＦＰＧＡ９６１４４２４［７］ＦＰＧＡ６０４００１８有一定的优势，但在采样率方面作了折中处理㊂这是由声呐与语音信号的特点决定的，在大部分场合语音信号对采样率的要求并不高，本文所设计的采集器在通道数㊁采样精度和采样率等方面可以满足声呐与语音信号应用的需求㊂５㊀结束语采用双宽度ＦＭＣ结构，选用高性能ＦＰＧＡ和高精度ＡＤＣ并结合上位机软件控制，设计了一种通用性强的高精度多通道采集器系统㊂测试结果表明，该采集器支持１９２通道并行数据同步采集，通道延迟误差小㊁采样率可配置切换㊁数据吞吐速率和实时性高㊂满足在声呐与语音信号处理中的应用需求㊂对多通道采集器的研究设计与工程实现，具有一定的参考价值和借鉴意义㊂参考文献：［１］㊀阚成良．ＡＵＶ载多波束声呐接收系统硬件平台设计与实现［Ｄ］．哈尔滨：哈尔滨工程大学，２０１９．［２］㊀易志强，韩宾，鲜龙，等．旋转环境下基于ＦＰＧＡ的多通道数据采集系统设计［Ｊ］．电子技术应用，２０１９，４５（９）：６０－６４．［３］㊀唐亮，刘晓东，刘治宇．一种通用多通道高频相控发射和采集系统［Ｊ］．声学技术，２０１６，３５（２）：１７４－１７９．［４］㊀杨成，夏伟杰，杨康，等．多波束成像声呐调理采集电路的设计［Ｊ］．电子测量技术，２０１３，３６（１２）：１０８－１１７．［５］㊀杨博，张加宏，李敏，等．基于ＡＲＭ的多通道数据采集系统［Ｊ］．仪表技术与传感器，２０１５（２）：１０４－１０７．［６］㊀张理京．基于９６通道同步数据采集系统的软硬件设计与实现［Ｄ］．西安：西安电子科技大学，２０１４．［７］㊀董卫珍，衡总，张磊磊．基于ＦＰＧＡ的多通道采集传输模块的设计［Ｊ］．电子技术与软件工程，２０１７（１７）：１１７－１１８．［８］㊀韩宾，易志强，江虹，等．一种高精度多通道实时数据采集系统设计［Ｊ］．仪表技术与传感器，２０１９（９）：４２－４５．作者简介：范威（１９９２ ），硕士研究生，主要研究领域为数字信号处理实现㊂Ｅ⁃ｍａｉｌ：ｓ１７０３０８１００１＠ｃｊｌｕ．ｅｄｕ．ｃｎ通信作者：楼喜中（１９７６ ），副教授，博士，主要研究领域为无线定位㊁ＭＥＭＳ传感器导航定位㊁多天线技术㊁信道编码㊂Ｅ⁃ｍａｉｌ：ｌｏｕ９９９＠ｃｊｌｕ．ｅｄｕ．ｃｎ（上接第３５页）［１０］㊀ＺＨＡＯＣ，ＷＯＯＤＧＳ，ＸＩＥＪ，ｅｔａｌ．Ａｆｏｒｃｅｓｅｎｓｏｒｂａｓｅｄｏｎｔｈｒｅｅｗｅａｋｌｙｃｏｕｐｌｅｄｒｅｓｏｎａｔｏｒｓｗｉｔｈｕｌｔｒａｈｉｇｈｓｅｎｓｉｔｉｖｉｔｙ［Ｊ］．Ｓｅｎｓｏｒｓ＆ＡｃｔｕａｔｏｒｓＡＰｈｙｓｉｃａｌ，２０１５，２３２：１５１－１６２．作者简介：修日（１９９４ ），硕士研究生，主要研究方向是基于模态局域化的微型电场传感器㊂Ｅ⁃ｍａｉｌ：ｘｉｕｒｉ＠ｍａｉｌ．ｕｓｔｃ．ｅｄｕ．ｃｎ杨鹏飞（１９８６ ），讲师，博士，主要研究方向是微传感器与微系统㊁新型电学量传感器㊁低频电场探测㊂Ｅ⁃ｍａｉｌ：ｙａｎｇ３３０６５０５９１＠１２６．ｃｏｍ。

0 引言科学技术的蓬勃发展,数据采集系统已广泛应用于各个领域,航天、军事、医疗、工业等尤其是在高精度产品的检测和监控项目中发挥着重要作用。

与单片机、ARM相比,FPGA具有内部资源丰富、并行处理能力强、稳定性好、可重配置等优良特点,特适合用于数据采集系统设计。

本设计以FPGA芯片作为核心控制器件,实现8通道12位分辨率的A/D数据采集与速率可改变的串口发送系统。

为方便在AC620开发板上进行测试,将本系统的采样率设计为6.25MHz,发送速率为1200、2400、9600、19200、115200等,利用RS232串口将数据发送到PC端。

与传统的数据采集系统相比,本设计将数据采集系统与数据发送系统相结合,同时发送速率可变,实现了数据采集与发送的一体化。

1 系统设计1.1 系统总体电路设计如图1所示为本系统设计模块图,该系统由按键消抖、控制A/D采样、数据采样、数据存储、控制数据发送、串口发送等六个模块组成。

当控制A/D采样模块检测到按键按下,立即产生使能信号启动A/D数据采样模块进行100次的数据采样,因A/D采样的速率与串口发送速率不匹配,为保证数据不丢失,设计将采样数据暂存FIFO 存储器中,当控制数据发送模块检测到FIFO中有数据时便启动串口发送数据,一直到FIFO中全部数据发送完为止。

1.2 按键消抖模块设计物理按键存在一个反作用弹簧,因此当按键按下或者松开时均会产生额外的物理抖动,物理抖动会产生电平的抖动,抖动的次数与时间间隔不可预期。

当控制A/D采样模块检测到按键按下时就会启动A/D数据采样模块进行工作,不断启动数据采集与发送,与设计相悖,因此需要滤除抖动。

一般情况下,抖动的时间会持续20ms左右,本设计通过软件方式编写状态机进行处理,产生一个按键按下标志信号Key_Flag,当系统检查到按键真正按下,拉高Key_Flag,控制系统开始数据采样。

1.3 A/D数据采样模块设计收稿日期:2019-11-15*基金项目:四川省教育厅人才质量重点项目(JG2018-691);校科研创新团队及英才科研基金项目(CXTD2017-8、17YC055)。

高速多通道数据采集传输系统的设计*赵忠凯，尹达，刘海朝【摘要】摘要：设计了一种基于FPGA与DSP的高速多通道实时数据采集传输系统。

该系统通过FPGA实现对时钟、ADC、DSP等芯片的功能配置，采集数据由FPGA预处理后通过EMIF接口传送至DSP，并完成后续的复杂信号处理。

该系统最高数据采集速率可达500 MSPS，FPGA与DSP之间可实现高速率的数据传输。

实际测试结果表明，该系统实现了多通道数据的实时同步采集、传输与处理，数据采集达到较高性能，能够满足当前复杂电磁环境下精确制导雷达数据处理分析的需求。

【期刊名称】火力与指挥控制【年(卷),期】2015(000)012【总页数】5【关键词】多通道，高速数据采集，EMIF，FPGA&DSP0 引言当前电磁信号环境越来越复杂，电磁信号密度已达到百万量级［1］，这就要求雷达信号识别处理系统必须具备快速、准确识别威胁的能力，能够为之后作战提供及时可靠的信息。

随着一些新算法的出现，信号处理复杂度越来越高，动态范围也要求越来越大，信号的通道数也越来越多，因此，多通道信号的采集处理已成为当前雷达数字接收机的发展趋势。

传统的信号采集和传输方法已不能完全满足当前复杂电磁威胁环境下信号处理机对处理数据的要求［2］，必须应用更精确更高速的采集系统，保证电子战环境中的主动权，所以对雷达信号高速多通道采集传输系统的研究具有重大且深远的意义。

FPGA具有强大的数据并行处理能力，能够满足高速ADC的数据处理要求，非常适合作为本系统的逻辑控制核心。

高性能多核DSP的高速运算能力使其适合选作复杂算法的主处理芯片［3］。

1 系统总体方案雷达信号高速多通道数据采集传输系统总体框图如图1所示。

设计中所选用的ADC芯片数据转换速率最高可达500 MSPS。

FPGA芯片选择Altera公司Stratix III系列的EP3SL200F1152C2，DSP芯片选择TI公司的TMS320C6678。

2023年 / 第9期 物联网技术710 引 言作为一种将模拟量转化为数字量的手段，数据采集在自动控制、自动检测、电子测量等自动化、智能化系统中被广泛应用，它是基于计算机实现不同工作过程的基础[1]。

在目前的发展阶段，各个产业的发展都涉及到大量的数据处理，新的发展要求不能仅仅依靠传统的数据采集系统来满足，还要将先进的数据采集设备和技术运用到实际工作中，这对于优化数据采集结果、提高工作效率、促进行业更好地发展等众多方面都具有重要意义[2]。

韩宾等人[3]设计了以FPGA 和STM32架构为数据处理和控制核心的数据采集系统，实现了16路高精度数据的实时处理和采集功能，采样频率可调，满足了精密产品所需的多通道、高精度和实时数据采集功能。

但是使用FPGA 控制模块的成本过高，不能满足更多的使用场景。

寇剑菊等人[4]设计了基于AT89S52和AD7865构成的四通道并行数据采集系统，但是AD7865是14位四路采集芯片，其精度和通道数量都有所限制，所以适用范围较小。

徐国明等人[5]利用AD7606设计了一种数字多功能表，信号采集部分使用了高性能ADC ，为了保证整个测量段的数据精度，电流线路使用了有源补偿方式，确保系统能够以最高30 MHz 的时钟速率工作。

司云朴等人[6]使用STM32配合AD7609芯片设计了组合称重装置，AD7609的8个通道可以同时采样，且均使用差分输入，每个通道的采样速率为 20 KSPS 。

整个系统运行速度快、精度高。

常见的数据采集系统大多以DSP 或者FPGA 配合12位的AD 芯片进行数据采集，已经可以满足大多数行业的使用，对于一些要求速度高、精度高的行业，常见的采集系统显然不能满足其要求[7]。

本文设计了一种以STM32F407ZET6和AD7609为核心，包含8个18位采集通道的数据采集系统，在配备电池模块和存储模块的同时，将控制部分和采集部分采用模块化设计，让用户轻松离线使用，不用固定电源，丰富使用场景。

基于DSP的高速多通道同步数据采集系统摘要：本文介绍了一种基于DSP的高速多通道同步数据采集系统。

该系统采用高精度的ADC和FPGA作为数据采集和处理的核心部件，通过DMA传输实现了多通道同步数据采集，并可以通过网络接口将采集的数据实时传输到上位机。

实验结果表明，该系统具有高精度、高速率和高可靠性等优点，可以满足对多通道同步数据采集的高要求。

关键词：DSP；高速多通道；同步数据采集；DMA传输；网络接口1. 引言在科学研究、医学诊断、工业控制等领域中，对数据采集系统的要求越来越高。

随着科学技术的不断发展，现代数据采集系统的要求也变得越来越高。

要求数据采集速度快、采集精度高、可靠性强、系统稳定性好。

因此，如何设计一种高速、高精度、高可靠性的多通道同步数据采集系统成为研究的热点之一。

2. 系统框架基于上述需求，本文设计了一种基于DSP的高速多通道同步数据采集系统。

该系统的部件结构如下图所示：其中，ADC为数据采集部分，FPGA为数据处理部分，DSP为数据管理和传输部分。

3. 数据采集部分数据采集部分采用高精度的ADC为核心部件。

该ADC采用的是16位的Sigma-Delta型ADC，采样率可达到100kSPS，可以满足多通道高速同步采集的要求。

为了实现多通道同步采集，采集部分还需要将多个通道的信号进行采集，并进行同步处理。

实现该功能需要向FPGA发送同步信号。

为了避免信号在传输过程中的延迟造成的误差，我们使用了双向同步FIFO，并设置了一些额外的同步逻辑来确保采集的信号可以达到很高的同步精度。

4. 数据处理部分数据处理部分采用FPGA作为核心部件。

该FPGA可以对采集到的数据进行在线实时处理。

在此过程中，FPGA实现了信号滤波、频率分析、功率谱分析、时域分析等多种功能。

这些功能可以满足不同领域的数据处理要求。

5. 数据管理和传输部分数据管理和传输部分采用DSP作为核心部件。

DSP主要负责管理数据的存储和传输。