下载文档原格式
部分习题答案第二章计算机中的数值和编码1、将十进制数转换为二进制和十六进制(1) 129.75＝1000 0001.11B＝81.CH(2) 218.8125＝1101 1010.1101B＝DA.DH(3) 15.625＝1111.101B＝F.AH(4) 47.15625＝10 1111.0010 1B＝2F.28 H2、将下列二进制数转换为十进制和十六进制(1) 111010 B=58 =3A H(2) 1011 1100.111B= 188.875= BC.E H(3) 0.1101 1B=0.84375 =0.D8H(4) 11110.01 B=30.25 =1E.4H3、完成下列二进制数的加减法运算(1) 1001.11＋100.01＝1110.0001110101.0110(4) 01011101.0110－101101.1011＝101111.10114、完成下列十六进制数的加减法运算(1) 745CH＋56DFH＝D14B H (2) ABF.8H－EF6.AH＝9C28.E H(3) 12AB.F7＋3CD.05＝1678 .FC H(4) 6F01H－EFD8H＝7F29 H5、计算下列表达式的值103.CEH(3) 18.9＋1010.1101B＋12.6H－1011.1001＝36.5256、选取字长n为8位和16位两种情况，求下列十进制数的补码。
(1) X＝－33的补码：(2) Y＝＋33的补码：0010 0001， 0000 0000 0010 0001(3) Z＝－128的补码：1000 0000，1111 1111 1000 0000(4) N＝＋127的补码：0111 1111， 0000 0000 0111 1111(5) A＝－65的补码：1011 1111，1111 1111 1011 1111(6) B＝＋65的补码：0100 0001，0000 0000 0100 0001(7) C＝－96的补码：1010 0000， 1111 1111 1010 0000(8) D＝＋96的补码：0110 0000， 0000 0000 0110 00007、写出下列用补码表示的二进制数的真值(1) [X]补＝1000 0000 0000 0000 H X＝－1000 0000 0000 0000 H＝－32768(2) [Y]补＝0000 0001 0000 0001 H Y＝＋0000 0001 0000 0001 H＝＋257(3) [Z]补＝1111 1110 1010 0101 H Z＝－0000 0001 0101 1011 H＝－347(4) [A]补＝0000 0010 0101 0111 H A＝＋0000 0010 0101 0111 H＝＋5998、设机器字长为8位,最高位为符号位，试对下列格式进行二进制补码运算，并判断结果是否溢出。
第2章8086微处理器及其系统教材习题解答1. 8086 CPU 由哪两部分构成，它们的主要功能是什么?在执行指令期间,EU 能直接访问存储器吗，为什么?【解】8086CPU由执行部件（EU）和总线接口部件（BIU）两部分组成。
执行部件由内部寄存器组、算术逻辑运算单元（ALU）与标志寄存器（FR）及内部控制逻辑等三部分组成。
寄存器用于存储操作数和中间结果；算术逻辑单元完成16位或8位算术逻辑运算，运算结果送上ALU内部数据总线，同时在标志寄存器中建立相应的标志；内部控制逻辑电路的主要功能是从指令队列缓冲器中取出指令，对指令进行译码，并产生各种控制信号，控制各部件的协同工作以完成指令的执行过程。
总线接口部件（BIU）负责CPU与存储器、I/O设备之间传送数据、地址、状态及控制信息。
每当EU部件要执行一条指令时，它就从指令队列头部取出指令，后续指令自动向前推进。
EU要花几个时钟周期执行指令，指令执行中若需要访问内存或I/O设备，EU就向BIU 申请总线周期，若BIU总线空闲，则立即响应，若BIU正在取一条指令，则待取指令操作完成后再响应EU的总线请求。
2. 8086CPU与传统的计算机相比在执行指令方面有什么不同？这样的设计思想有什么优点？【解】8086 CPU与传统的计算机相比增加了指令队列缓冲器，从而实现了执行部件（EU）与总线接口(BIU)部件的并行工作，因而提高了8086系统的效率。
3. 8086 CPU 中有哪些寄存器，各有什么用途？【解】8086共有8个16位的内部寄存器，分为两组：①通用数据寄存器。
四个通用数据寄存器AX、BX、CX、DX均可用作16位寄存器也可用作8位寄存器。
用作8位寄存器时分别记为AH、AL、BH、BL、CH、CL、DH、DL。
AX（AH、AL）累加器。
有些指令约定以AX（或AL）为源或目的寄存器。
实际上大多数情况下，8086的所有通用寄存器均可充当累加器。
BX（BH、BL）基址寄存器。
微机原理第二章习题参考答案微机原理第二章作业参考答案：1．（2字节）a.指由8个二进制位组成的通用基本单元（6时钟周期）b.是cpu指令执行时间的刻度（10软件配置管理空间）c.cpu所要出访的存储单元数，与cpu地址总线条数有关（11实际地址）d.唯一能代表存储空间每个字节单元的地址，用5位16进制数表示（7总线周期）e.cpu执行访问存储器或i/o操作所花时间（12逻辑地址）f.由段基址和段偏转地址共同组成，均用4十一位16十进制则表示（4基本指令继续执行时间）g.指寄存器乘法指令继续执行所花掉时间（3指令）h.顺利完成操作方式的命令（1字长）i.指cpu在交换、加工、存放信息时信息位的基本长度（5指令执行时间）j.各条指令执行所花时间，不同指令值不一（8cache）k.为减轻cpu与主存储器间互换数据的速度瓶颈而建立的高速缓冲存储器（9虚拟存储器）l.cpu执行程序时看见的一个速度吻合内存却具有外存容量的假想存储器2．（1）mhz频率单位，可以用来表示cpu的主频1mhz＝1000000hz（2）ghz频率单位，可以用来表示cpu的主频1ghz＝1000000000hz（3）μs时间单位，可以用来表示基本指令执行时间1μs＝10s（4）mips每秒百万条指令，用来表示基本指令执行速度（5）kb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1kb＝2bytes（6）mb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1mb＝2bytes（7）gb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1gb＝2bytes（8）tb用以则表示存储器容量、软件配置管理空间或者存储空间的一种单位1tb＝2bytes3.eu的共同组成部件：（3）alu（7）状态标志寄存器（9）掌控单元（12）通用寄存器组与biu的共同组成部件：(1)地址部件au(2)段界检查器（4）20十一位地址产生器（5）20十一位物理地址加法器（6）指令队列（8）总线掌控逻辑（10）段寄存器组（11）指令指针4．标志sf（b符号标志）cf（d位次标志）af（h辅助位次标志）df（i方向标志）tf（a陷阱标志）of（c外溢标志）pf（f奇偶标志）if（g中断容许标志）zf（e零标志）类型sssccsscs为0时则表示的状态两个带符号数运算结果就是正数两个并无符号数经alu运算后并无位次或者借位产生两个数运算时，两个高4十一位运算并无位次或者借位产生数据串成操作方式的增量地址为自动递减正常调试两个带符号数运算后没产生外溢运算结果数据高8位中二进制存有奇数个1中断屏蔽数据运算时结果不为零403020?6107．首地址pa=62d87h末地址pa=62d87h＋28h(则表示40字节)－1h＝62daeh8.实际地址：99a40h9．实际地址：3ba00h10填写下列个状态下的有效信号状态总线操作类型t1t2t3t4最小模式下总线存储器读操作最小模式下总线存储器写操作11.特点方式最小模式最大模式12．00130h:00131h:00135h:00136h:13.0dah31h7fh5ehmn/mx引脚高电平低电平处理器个数12个以上总线控制信号的产生8086828834h00230h:2dh00231h:0abh00232h:00233h:67h14.55h00330h:20h00331h:00332h:45h00333h:20h00334h:53h00335h:20h00336h:54h00337h:20h00338h:43h15．(1)ds:11a7es:11a7ss:21becs:31b8ds,es段顶:11a70hss段顶上:21be0hss段底:22ca8hcs段顶上:31b80hds,es段底:21a6fhcs段底:41b7fh(2)of=0df=0if=1sf=0zf=0zf=0pf=0cf=016.5ch20a28h:00h20a29h:7ah20a2ah:20a2bh:20a2ch:20a2dh:20a2eh:20a2fh:20a30h:20a31h:53h42h0ffh12h00h5bh0ah入栈完毕时，（ss）＝20a0h（ip）＝0028h17．8086系统中：（1）8284a时钟产生器的作用是：为8086cpu提供时钟，产生cpu所需的系统时钟信号（2）8282/8283地址锁存器的作用是：锁存8086地址总线中的信息（3）8286/8287总线收发器的作用是：传送8086数据总线中的信息（4）8288总线控制器的促进作用就是：在最小工作模式下产生8086系统所需的掌控信号18．8086寻址i/o端口时，使用16条地址线，可寻址32k个字端口,或64k个字节端口。
微机原理第二章练习题及解一：单项选择题●8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS = 0000H、IP = 0000H B：CS = 0000H、IP = FFFFHC：CS = FFFFH、IP = 0000H D：CS = FFFFH、IP = FFFFH●8086CPU复位后, 下列寄存器的值为（ C ）。
A：CS：IP = 0000H：0000H B：CS：IP = 0000H：FFFFHC：CS：IP = FFFFH：0000H D：CS：IP = FFFFH：FFFFH●当RESET信号为高电平时，寄存器初值为FFFFH的是（ A ）。
A：CS B：ES C：IP D：BP●地址锁存发生在指令周期的（ A ）时刻。
A：T1 B：T2 C：T3 D：T4●8086CPU读数据操作在总线周期的（ D ）时刻。
A：T1 B：T1，T2 C：T2，T3 D：T3，T4●8086CPU写数据操作在总线周期的（ D ）时刻。
A：T1 B：T2 C：T2，T3 D：T2，T3，T4●8086与外设进行数据交换时，常会在（ C ）后进入等待周期。
A：T1 B：T2 C：T3 D：T4●计算机中数据总线驱动器采用的基本逻辑单元是（ C ）。
A：反相器B：触发器C：三态门D：译码器●计算机中地址锁存器采用的基本逻辑单元是（ B ）。
A：反相器B：触发器C：三态门D：译码器●计算机中地址锁存器的输出信号状态是（ B ）。
A：单向双态B：单向三态C：双向双态D：双向三态●8086CPU从功能结构上看，是由（ D ）组成A：控制器和运算器B：控制器,运算器和寄存器C：控制器和20位物理地址加法器D：执行单元和总线接口单元●执行指令IRET后弹出堆栈的寄存器先后顺序为（ D ）。
A：CS、IP、F B：IP、CS、F C：F、CS、IP D：F、IP、CS●下列逻辑地址中对应不同的物理地址的是（ C ）。
第2章习题参考解答1．8086处理器内部一般包括哪些主要部分?8086处理器与其他处理器一样，其内部有算术逻辑部件、控制与定时部件、总线与总线接口部件、寄存器阵列等。
按功能结构可分为两部分，即总线接口单元(BIU)与执行单元(EU)。
BIU主要包括段寄存器、内部通信寄存器、指令指针、6字节指令队列、20位地址加法器和总线控制逻辑电路。
EU主要包括通用寄存器阵列、算术逻辑单元、控制与定时部件等。
2．什么是总线? —般微机中有哪些总线?所谓总线是指电脑中传送信息的一组通信导线，它将各个部件连接成—个整体。
在微处理器内部各单元之间传送信息的总线称为片内总线；在微处理器多个外部部件之间传送信息的总线称为片外总线或外部总线。
外部总线又分为地址总线、数据总线和控制总线。
随着电脑技术的发展，总线的概念越来越重要。
微机中常用的系统总线有PC总线、ISA总线、PCI总线等。
3．什么是堆栈?它有什么用途?堆栈指针的作用是什么?堆栈是一个按照后进先出的原则存取数据的部件，它是由栈区和栈指针组成的。
堆栈的作用是：当主程序调用子程序、子程序调用子程序或中断时转入中断服务程序时，能把断点地址及有关的寄存器、标志位及时正确地保存下来，并能保证逐次正确地返回。
堆栈除了有保存数据的栈区外，还有一个堆栈指针SP，它用来指示栈顶的位置。
假设是“向下生成”的堆栈，随着压入堆栈数据的增加，栈指针SP的值减少。
但SP始终指向栈顶。
4．在8086 CPU中，FR寄存器有哪些标志位?分别说明各位的功能。
8086 CPU中设置了一个16位的标志寄存器FR，其中用了9位，还有7位保留。
9位中有3位作为控制标志，6位作为状态标志。
IF：中断控制标志。
当IF＝1时，允许可屏蔽中断请求；当IF＝0时，禁止可屏蔽中断请求。
TF：单步运行标志。
当TF＝1，单步运行；TF＝0，连续运行程序。
DF：方向标志。
当DF＝0，串操作时地址按增量修改；DF＝1，地址按减量修改。
《微处理器系统原理与嵌入式系统设计》第二章习题解答2.2 选择题(1) 下列无符号数中最小的数是( A )。
A．H(1,1011,0101)(01A5)B．B(3764)C．D(2590)D．O(2) 下列无符号数中最大的数是( B )。
A．B(10010101)B．O(227)C．H(96)D．D(143)(3) 在机器数( A )中，零的表示形式是唯一的。
A．补码B．原码C．补码和反码D．原码和反码(4) 定点8位字长的字，采用2的补码形式时，一个字所能表示的整数范围为( A )。
A．-128~+127 B．-127~+127C．-129~+128 D．-128~+128(5) 若下列字符码(ASCII)中有奇偶校验位，但没有数据错误，那么采用偶校验的字符码是( D )。
A．B．C． D．(6) 单纯从理论出发，计算机的所有功能都可以交给硬件实现。
而事实上，硬件只实现比较简单的功能，复杂的功能则交给软件完成。
这样做的理由是( BCD )。
A．提高解题速度B．降低成本C．增强计算机的适应性，扩大应用面D．易于制造(7) 编译程序和解释程序相比，编译程序的优点是( D )，解释程序的优点是( C )。
A．编译过程(解释并执行过程)花费时间短B．占用内存少C．比较容易发现和排除源程序错误D．编译结果(目标程序)执行速度快(8) 计算机的存储器采用分级存储体系的主要目的是( D )。
A．便于读写数据B．减小机箱的体积C．便于系统升级D．解决存储容量、价格和存取速度之间的矛盾(9) 在多级存储体系中，cache-主存结构的作用是解决( D )问题。
A．主存容量不足B．主存与辅存速度不匹配C．辅存与CPU速度不匹配D．主存与CPU速度不匹配(10) 下列说法中正确的是( CD )。
A．虚拟存储器技术提高了计算机的速度B．cache与主存统一编址，cache的地址空间是主存地址空间的一部分C．主存是由易失性的随机读写存储器构成的D．cache的功能全部由硬件实现(11) 在CPU与外设之间设计接口电路的目的主要有( ABCD )。
第二章8086习题答案编辑整理：尊敬的读者朋友们：这里是精品文档编辑中心，本文档内容是由我和我的同事精心编辑整理后发布的，发布之前我们对文中内容进行仔细校对，但是难免会有疏漏的地方，但是任然希望（第二章8086习题答案）的内容能够给您的工作和学习带来便利。
同时也真诚的希望收到您的建议和反馈，这将是我们进步的源泉，前进的动力。
本文可编辑可修改，如果觉得对您有帮助请收藏以便随时查阅，最后祝您生活愉快业绩进步，以下为第二章8086习题答案的全部内容。
微机原理第二章习题与分析解答1．单项选择题（1）8086工作最大方式时应将引脚MN/MX接（）A．负电源 B。
正电源 C。
地D。
浮空分析：8086规定工作在最小方式下MN/MX接+5V，工作在最大方式下MN/MX接地。
答案:C(2)8086能寻址内存储器的最大地址范围为（)A．64KB B.1MB C.16MB D。
16KB分析：8086有A0～A1920条地址总线，220=1MB。
答案：B（3)在总线周期，8086CPU与外设需交换（）A．地址信息B。
数据信息 C。
控制信息D。
A、B、C分析在总线周期，CPU必须发出地址信息的控制信息以后，才能实现与外设进行交换数据。
答案：D(4）8086用哪种引脚信号来确定是访问内存还是访问外设（）A．RD B。
WR C。
M/IO D。
INTA分析:引脚信号M/IO是Memory or Input Output的缩写，当M/IO=0时，用以访问外设；当M/IO=1,用以访问外设。
答案：C（5）在8086指令系统中,下列哪种寻址方式不能表示存储器操作数（)A．基址变址寻址B。
寄存器寻址C。
直接寻址 D。
寄存器间接寻址分析：8086指令系统共有七种寻址方式，只有立即寻址方式和寄存器寻址方式不是表示存储器操作数的。
答案：B(6）当CPU时钟频率为5MHz,则其总线周期(）A．0．8 s B.500ns C.200ns D。
200μs分析：时钟周期T=1/ƒ=200ns，而一个总路线周期通常由4个T状态组成,有4╳T=4╳200ns=0.8μs。
微机原理习题课第二章习题答案一、填空题1、MOV AX，7896HADD AL，AH上述指令执行后，标志位CF和OF的值是（）。
2、MOV SP，3210HPUSH AX 执行上述指令序列后，SP寄存器的值是( )3、重复前缀指令REP的重复次数由（）决定。
4、在串操作指令前使用重复前缀指令REPE，终止串的重复操作条件是（）。
5、下面指令序列执行后完成的运算，正确的算术表达式应是（）。
MOV AL，BYTE PTR XSHL AL，1DEC ALMOV BYTE PTR Y，AL6、下面程序段执行后，AL中的内容是（）MOV AX，8833HADD AL，AHDAA7、如JMP指令采用段间间接寻址，那么由4个相邻字节单元中存放有转移地址，其中前两个字节存放的是____ IP____，而后两个字节存放的是____ CS____。
8、执行下面的程序段后，AX=_________ 。
MOV CX，5；MOV AX，50；NEXT：SUB AX，CX；LOOP NEXT；HLT9、MUL WORD PTR [SI] ，原操作数__________；目标操作数__________；10、设AL=-18，CL=2，则执行SAR AL，CL 后，AL=__________ 。
11、设AH＝0，AL＝06H，BL＝09H，执行指令ADD AL，BLAAA之后，其结果应是（）。
12、指令LOOPNZ 退出循环的条件是（）。
13、MOV AX, 65A3;AND AX, 0FA03AX=___5FA6_______,若作为无符号数，其十进制值为___24486_______，若作为带符号数，其十进制值为____+24486______.14、(西安交大)写出一条能完成下述操作的指令（1）将AH的最高3位清零，其他位不变（）（2）AH的低半字节置1，其他位不变（）（3）AH的最低位取反，其他位不变（）15、（西南交大) 8086 CPU在基址-变址寻址方式中，基址寄存器可以是( )和( )，变址寄存器可以是( )和( )。
习题2参考答案2.1 8086 CPU共有哪些16位寄存器？其中哪些16位寄存器可分为二个8位寄存器来使用？参考答案：8086 CPU共有AX、BX、CX、DX、SI、DI、SP、BP、IP、FLAGS、CS、DS、ES、SS共14个16位的寄存器。
其中AX、BX、CX、DX可分为二个8位寄存器来使用2.2 简述8086 CPU各通用寄存器的主要功能？参考答案：8086 CPU包含AX、BX、CX、DX、SI、DI、SP、BP共8个通用寄存器。
其中AX主要用在字的乘、除法，输入/输出指令中；BX主要在寄存器间接寻址和XLAT指令中作基址寄存器使用；CX主要在串操作指令和LOOP指令中作计数器使用；DX主要在字的乘除法指令和输入/输出指令中使用；SI主要在字符串操作指令中作源变址寄存器使用；DI主要在字符串操作指令中作目的变址寄存器使用；SP主要在堆栈操作中作堆栈指针使用；BP主要在寄存器间接寻址中作基址指针使用。
2.3 8086 CPU的标志寄存器有几个状态标志位？几个控制标志位？它们各自的含义和作用是什么？在Debug环境下，对应的用什么符号来表示之？参考答案：8086 CPU的标志寄存器有6个状态标志位，有3个控制标志位。
其中CF进位标志位主要用来反映运算结果是否产生进位或借位，如果运算结果的最高位向前产生了一个进位（加法）或借位（减法），则其值为1，否则其值为0；PF奇偶标志位用于反映运算结果中低8位含有“1”的个数的奇偶性，如果“1”的个数为偶数，则PF 的值为1，否则为0；AF辅助进位标志位表示加法或减法运算结果中D3位向D4位产生进位或借位的情况，有进位（借位）时AF＝1；无进位（借位）时AF＝0；ZF零标志位用来反映运算结果是否为0，如果运算结果为0，则其值为1，否则其值为0；SF用来反映运算结果的符号位，当运算结果为负数时，SF的值为1，否则其值为0；OF溢出标志位用于反映带符号数运算所得结果是否溢出，如果运算结果超过当前运算位数所能表示的范围，则称为溢出，OF的值被置为1，否则，OF的值被清为0。
第2章Intel8086/8088微处理器习题答案及解析一．选择题1．C 2．B 3．A 4．B 5．A 6．C 7．B 8．A 9．B 10．A 11．A 12．B 13．B 14．D 15．C 16．B 17．C 18．D 19．A 20．B 21．B 22. A 23. D 24．B 25. A 26．B 27．A 28．CT 29．A 30．C 31．A 32．C 33．B 34．D 35．C 36．B 37．C 38．A 39．C 40．B 41．A 42．A 43．D 44．B 45． 46．A 47．C 48．C 49．D 50．B 51．A 52．B 53．D 54．B 55．A 56．B 57．C 58．D 59．B 60．A 61．C 62．A 63．A 64、C 65．C 66．B 67．C 68．A 69．C 70．D 71．C 72．B 73．A 74．C 75．D 76．C 77．B 78．B 79．A 80．B 81．A 82．C 83．D 84．D 85．B 86．C 87．B 88．B 89．AD 90．A 91．C 92．C 93．D 94．D 95．C 96．CG 97．ACDF98．BD 99．BC 100．C 101. D 102. 103. 104． 105． 106． 107． 108． 109． 110． 111. 112．二、填空题1． 运算器 控制器 寄存器组2．算术逻辑单元 算术 逻辑3． IR ID4． DR AR5． F 状态6． IP 下一地址7． 16 16 20 1MB8． EU BIU9．总线接口部件 执行部件10．代码段11．数据段12．辅助数据段13．堆栈段14．偏移 自动加115．64 0000H～FFFFH16． 16 8 1617． 累加 基址 818．计数 辅助 地址19．堆栈指针 偏移20．基址指针 偏移21．源变址 目的变址22． 8 位的寄存器 状态控制 23．进位 奇偶24．辅助进位 零25．符号 最高位26．溢出 溢出27．中断允许 可屏蔽中断28．陷阱 单步29．1MB 00000~FFFFFH31． 16 CS IP32．统一 64 102433．最大 最小 最小34． 4 等待 T3 T435．地址 数据36．可屏蔽中断 非屏蔽中断37．最小 最大41． 4 T1、T2、T3、T4 42． IO M / 高 IO M /低 43． 9 状态 控制 溢出44．直接地址 间接地址45． 8086 80286 8038646．系统总线47．段地址 偏移地址48．取指 译码 执行49． SS SP50． 操作码 操作数51． CS DS52．数据信息 控制信息 状态信息53． －2 ＋254． CS DS ES SS55． DF IF TF56.偏移地址57． MHz（兆赫兹）58．状态 控制59． 16 1660． 4个通用寄存器 4个专用寄存器 1个标志寄存器和算术逻辑部件61． M/IO62． CPU 存储器63． 4 4 ALU64．逻辑地址 物理地址65．偏移地址 段基址*16+偏移地址 段寄存器66． 21234H67. 20 1M 00000H ~ 0FFFFFH 16 64K 0000H~ 0FFFFH 10 1K 0000H~ 03FFH68.69．70．71．72．73．74．75．76．77．78．三．判断题1．错 2．T 3．错 4．对 5．错 6．错 7．错 8．错 9．对 10．错 11．错 12．对 13．错 14．对 15．对 16．错 17．错 18．错 19．错 20．对 21．对 22．对 23．错 24．错 25．对 26．对 27．错 28．对 29．对 30．错 31．错 32．对 33．错 34．错 35．对 36．对 37．错 38．错 39．错 40．错 41．错 42．错 43．错 44．错45．对 46．对 47．错 48．错 49．对 50．对 51．对 52．对 53．错 54．错 55．对 56．错 57．错 58．对 59．错 60．错 61．错 62．错 63．错 64．对 65．错 66． 67． 68． 69． 70．四．简答题1． 溢出标志O错和进位标志CF是两个意义不同的标志进位标志表示无符号数运算结果是否超出范围，运算结果仍然正确；溢出标志表示有符号数运算结果是否超出范围，运算结果已经不正确•例1：3AH + 7CH＝B6H无符号数运算：58＋124＝182，范围内，无进位有符号数运算： 58＋124＝182 ，范围外，有溢出•例2：AAH + 7CH＝（1）26H无符号数运算：170＋124＝294，范围外，有进位有符号数运算：－86＋124＝28 ，范围内，无溢出2 对应每个物理存储单元都有一个唯一的20位编号，就是物理地址，从00000H～FFFFFH •在8086内部和用户编程时，采用的段基地址 : 段内偏移地址形式称为逻辑地址•将逻辑地址中的段地址左移4位，加上偏移地址就得到20位物理地址•请将如下逻辑地址用物理地址表达：（1）FFFFh:0＝FFFF0H（2）40h:17h＝00417H（3）2000h:4500h＝24500H（4）B821h:4567h＝BC777H3．代码段（Code Segment）用来存放程序的指令序列。
处理器利用CS : IP取得下一条要执行的指令堆栈段（Stack Segment）确定堆栈所在的主存区域。
处理器利用SS : SP操作堆栈中的数据数据段（Data Segment）存放当前运行程序所用的数据。
处理器利用DS : EA存取数据段中的数据附加段（Extra Segment）是附加的数据段，也用于数据的保存。
处理器利用ES : EA存取数据段中的数据4．堆栈是一种按“先进后出”原则存取数据的存储区域。
堆栈的两种基本操作是压栈和出栈，对应的指令是PUSH和POP。
5．时钟周期是系统工作的最小时间单位，它由计算机主频决定；总线周期指总线上两个设备进行一次信息传输所需要的时间（如CPU对存储器或I/O端口进行一次读/写操作所需的时间）；指令周期指CPU执行一条指令所需要的时间。
三者之间的关系是：时钟周期是基本动作单位；一个总线周期通常由n个时钟周期组成；而一个指令周期中可能包含有一个或几个总线周期，也可能一个总线周期都没有，这取决于该指令的功能。
6． 8086是16位的微处理器，其内部数据通路为16位，对外的数据总线也是16位。
7． EU是执行部件，主要的功能是执行指令。
BIU是总线接口部件，与片外存储器及I/O 接口电路传输数据。
EU经过BIU进行片外操作数的访问，BIU为EU提供将要执行的指令。
EU与BIU可分别独立工作，当EU不需BIU提供服务时，BIU可进行填充指令队列的操作。
8．执行部件有8个16位寄存器，AX、BX、CX、DX、SP、BP、DI、SI。
AX、BX、CX、DX一般作为通用数据寄存器。
SP为堆栈指针存器，BP、DI、SI在间接寻址时作为地址寄存器或变址寄存器。
总线接口部件设有段寄存器CS、DS、SS、ES和指令指针寄存器IP。
段寄存器存放段地址，与偏移地址共同形成存储器的物理地址。
IP的内容为下一条将要执行指令的偏移地址，与CS共同形成下一条指令的物理地址。
20位的物理地址由下式形成的：物理地址=段寄存器*16+EA9．①物理地址：320F8H。
②1CFODH10．考虑到芯片成本，8086/8088采用40条引线的封装结构。
40条引线引出8086/8088的所有信号是不够用的，采用地址/数据线复用引线方法可以解决这一矛盾，从逻辑角度，地址与数据信号不会同时出现，二者可以分时复用同一组引线。
11． 8086有16条数据信号引线，8088只有8条；8086片内指令预取缓冲器深度为6字节，8088只有4字节。
8086 中IO M / 高电平为存储器低电平为外设 8088相反；8086有引脚7/S BHE ，而8088该引脚为0SS ; 12．引线MX MN /的逻辑状态决定8086的工作模式，MX MN /引线接高电平，8086被设定为最 小模式，MX MN /引线接低电平，8086被设定为最大模式。
最小模式下的控制信号由相关引线直接提供；最大模式下控制信号由8288专用芯片译码后提供，8288的输入为8086的0S ~2S 三条状态信号引线提供。
13．基本总线周期由4个时钟(CLK)周期组成，按时间顺序定义为T1、T2、T3、T4。
在T1期间8086发出访问目的地的地址信号和地址锁存选通信号ALE；T2期间发出读写命令信号RD#、WR#及其它相关信号；T3期间完成数据的访问；T4结束该总线周期。
14． （1）为了从存贮器或I/O 端口读出数据，IO M /信号在T1状态必须成为有效状态，且有效状态必须保证可从总线上读到信息，故此信号的有效期可持续到T4状态（2）为了指出存储器或I/O 端口地址，三态复用线AD15~AD0，A19/S6~A16/S3必须输出地址信号A19~A0，而且ALE 必须输出正脉冲，用ALE 的下沿进行锁存，以便得到稳定的地址（3）BHE/S7信号也在T1选通，以指明高八位数据总线上的信息时可用的，同时数据传送方向控制信号DT/R 应为低电平，表明总线进行的是读操作15． 8086中断可分为硬件中断和软件中断两类。
8086可处理256种类型的中断。
16． 8088CPU 上，由两个外部中断的请求输入端，即非屏蔽中断请求NMI 和可屏蔽中断请求INTR.。
他们都是外部中断请求。
不同主要表现如下几个方面：①NMI 的优先级比INTR 高。
②两者提出请求的方式不同 。
NMI 以上升沿向CPU 提出中断请求，而INTR 则以高电平提出中断请求③两者的中断向量码不同。
在8088CPU 中，是利用中断向量码来识别中断源的。
NMI 的中断向量码是由CPU 内部硬件做死的，永远不变。
为02H。
而INTR 的中断向量码由提出INTR 请求的外设通过数据总线提供给CPU 的，可以改变。
④两者受IF 状态的影响不同。
NMI 不受中断标志位IF 的影响。
而INTR 受IF 状态的影响。
当IF=1时，开中断，CPU 可以响应INTR 的请求。
当IF=0时，关中断，CPU 不可以响应INTR 的请求。
⑤获得中断向量码的途径不一样。
当CPU 响应NMI 中断请求时，CPU 由其内部硬件形成NMI 中断向量码为02H。
当CPU 响应INTR 中断请求时，CPU 由其引线输出两个INTA 负脉冲，在第二个响应周期，向CPU 的数据线上传送外部中断源的中断向量码。
