第三章 存储器
- 格式:ppt
- 大小:1.77 MB
- 文档页数:124
第三章存储器1、SRAM读写时序●读过程●写过程2、DRAM读写时序●读过程●写过程3、DRAM刷新方式●原因:DRAM存储位元是基于电容器上的电荷量存储。
整个刷新间隔内,前一段时间用于正常的读/写操作。
而在后一段时间停止读/写操作,逐行进行刷新。
一个存储周期的时间分为两段,前一段时间tM用于正常的读/写操作,后一段时间tR用于刷新操作上述两种方式结合起来构成异步刷新。
●CPU在取指周期后的译码时间内,插入刷新操作。
●有单独的刷新控制器,刷新由单独的时钟、行计数与译码独立完成。
4、存储器容量扩充的方式①位扩展:用几片位数少的存储器芯片,构成具有给定字长的存储器;②字扩展:字扩展是容量的扩充,位数不变。
5、多模交叉存储器一个由若干模块组成的主存储器是线性编址的。
这些地址在各个模块中有两种安排方式:①顺序方式:特点:(优点)某个模块进行存取时,其它模块不工作,某一模块出现故障时,其它模块可以照常工作,通过增添模块来扩充存储器容量比较方便,(缺点)但各模块串行工作,存储器的带宽受到了限制。
②交叉方式:特点:地址码的低位字段经过译码(片选,非门)选择不同的模块,而高位字段指向相应模块内的存储字。
连续地址分布在相邻的不同模块内,同一模块内的地址是不连续的;(优点)对连续字的成块传送可实现多模块并行存取,提高了存储器的带宽。
6、存储器系统的层次结构存储系统的层次结构就是把各种不同容量和不同存取速度的存储器按一定的结构有机地组织在一起;7、缓存的基本工作原理数据交换:♦Cache原理图中,cache的容量为16字,分为4行,每行4个字。
♦拷贝到cache的块的地址存放在一个相联存储器中地址映射以及和主存数据交换机构全由硬件实现,并对程序员透明。
补充:Cache的工作原理是基于程序访问的局部性。
根据程序的局部性原理,可以在主存和CPU通用寄存器之间设置一个高速的容量相对较小的存储器,把正在执行的指令地址附近的一部分指令或数据从主存调入这个存储器,供CPU在一段时间内使用。
知识点概括
1.存储器的分类
2.层次化存储器的基本结构
局部性原理
3.半导体随机存取存储器(1) SRAM; (2) DRAM; (3) Flash.
4.主存储器(1) DRAM芯片; (2) 多模块存储器; (3) 主存与CPU的连
接.
5.外部存储器(1) 磁盘存储器;(2) 固态硬盘SSD.
6.高速缓冲存储器(1) Cache基本原理; (2) Cache与主存之间的映射; (3) Cache中主存块的替换算法;(4) Cache写策略.
7.虚拟存储器
(1) 虚拟存储器的基本概念; (2) 页式虚拟存储器; (3)段
式虚拟存储器;(4)段页式虚拟存储器.
第三章存储器层次结构
1.存储器的分类
2.层次化存储器的
基本结构
调节CPU 和主存间读取速度不匹配的问题缓存CPU 主存辅存
10 ns 20 ns 200 ns ms
增拓主存容量两级存储:
⚫主存-辅存
⚫缓存-主存
局部性原理
⚫RAM⚫ROM
地址复用。