计算机组成原理第三章习题

计算机组成原理习题第三章存储系统第三章习题一、填空题：1. 广泛使用的A.______和B.______都是半导体随机读写存储器。

前者速度比后者C.______，集成度不如后者高。

2. CPU能直接访问A.______和B.______,但不能直接访问磁盘和光盘。

3. 广泛使用的 ______和 ______都是半导体随机读写存储器,前者比后者速度快, ___ ___不如后者高。

它们断电后都不能保存信息。

4. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

5. Cache是一种A______存储器，是为了解决CPU和主存之间B______不匹配而采用的一项重要的硬件技术。

6. 虚拟存贮器通常由主存和A______两级存贮系统组成。

为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。

7. 半导体SRAM靠A______存贮信息，半导体DRAM则是靠B______存贮信息。

8. 主存储器的性能指标主要是存储容量，A.______和B.______。

9. 由于存储器芯片的容量有限，所以往往需要在A.______和B.______两方面进行扩充才能满足实际需求。

10. 存储器和CPU连接时，要完成A.______的连接；B.______的连接和C.______的连接，方能正常工作。

11. 广泛使用的A.______和B.______都是半导体随机读写存储器，它们共同的特点是C.______。

12. 对存储器的要求是A.______，B.______，C.______，为了解决这三个方面的矛盾。

计算机采用多级存储器体系结构。

13. 虚拟存贮器通常由主存和A______两级存贮系统组成。

为了在一台特定的机器上执行程序，必须把B______映射到这台机器主存贮器的C______空间上，这个过程称为地址映射。

第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_____A.存放数据B.存放程序C.存放数据和程序D.存放微程序2、存储单元是指______A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储单元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是________A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是____A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______，16 ，64 ，8 ，168、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为________，512 ，8 ，8 ，89、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______A.1M C.64M10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______A.1G C.4G11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______A.4GB.2GC.0.5G12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______A.4GB.5GC.8GD.2G13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____B.2514、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________和ROM15、相联存储是按____进行寻址的存储器。

A.地址指定方式B.堆栈存取方式C.内容指定方式D.地址指定方式与堆栈存取方式结合16、交叉存储器实质上是一种____存储器，它能_____执行_____独立的读写操作。

第三章（P101）1．(1)M 4832*220= 字节 (2)片84*28*51232*1024==K K(3)1位地址作芯片选择2. (1)个内存条4264*264*222426==(2)328*264*22242=每个内存条内共有32个DRAM 芯片 (3)4*32 = 128个主存共需要128个DRAM 芯片，CPU 通过由高位地址选择各内存条。

3. (1)首先计算所需芯片数目：168*232*21416=片 芯片容量为16K ，所以芯片内部寻址需14位；四个芯片组成一组形成32个位线，共需4组，需2位地址进行组间寻址； 其中使用一片2：4译码器；所以所以采用位并联与地址串联相结合的方法来组成整个存储器，其组成逻辑图如图所示，(2)根据已知条件，CPU 在1us 内至少访存一次，而整个存储器的平均读/写周期为0.5us ，如果采用集中刷新，有64us 的死时间，肯定不行 如果采用分散刷新，则每1us 只能访存一次，也不行 所以采用异步式刷新方式。

假定16K*8位的DRAM 芯片用128*128矩阵存储元构成，刷新时只对128行进行异步方式刷新，则刷新间隔为2ms/128 = 15.5us ，可取刷新信号周期15us 。

刷新一遍所用时间＝15us ×128＝1.92ms4. (1)片328*12832*1024 K K ，共分8组，每组4片；地址线共20位，其中组间寻址需3位，组内17位； (2)(3)如果选择一个行地址进行刷新，刷新地址为A 0-A 8，因此这一行上的2048个存储元同时进行刷新，即在8ms 内进行512个周期（即512行）。

采用异步刷新方式，刷新信号周期为：8ms/512 = 15.5us 。

注：存储器由128K*8位的芯片构成，分8组，每组4片，组内芯片并行工作，需17条地址线进行寻址，其中X 行线为9根，Y 位线为8根，29=512行。

5. 用256K*16位的SRAM 芯片设计1024K*32的存储器，需进行字位同时扩展方式继续拧设计，所需芯片数目:片816*25632*1024 K K ，设计的存储器容量为1M ，字长为32，故需20位地址（A0~A19）；所用芯片存储容量为256K ，字长为16位，故片内寻址需18位（A0~A17）。

《计算机组成原理》第3章习题答案第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表⽰什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以⼤于或⼩于机器字长。

通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。

2．零地址指令的操作数来⾃哪⾥?⼀地址指令中，另⼀个操作数的地址通常可采⽤什么寻址⽅式获得?各举⼀例说明。

解：双操作数的零地址指令的操作数来⾃堆栈的栈顶和次栈顶。

双操作数的⼀地址指令的另⼀个操作数通常可采⽤隐含寻址⽅式获得，即将另⼀操作数预先存放在累加器中。

例如，前述零地址和⼀地址的加法指令。

3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为⽆操作数、单操作数和双操作数三类。

若双操作数指令已有K种，⽆操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各⾃允许的最⼤指令条数是多少?解：X= (24⼀K)×26⼀[L/26]双操作数指令的最⼤指令数：24⼀1。

单操作数指令的最⼤指令数：15×26⼀l(假设双操作数指令仅1条，为⽆操作数指令留出1个扩展窗⼝)。

⽆操作数指令的最⼤指令数：216⼀212⼀26。

其中212为表⽰某条⼆地址指令占⽤的编码数，26为表⽰某条单地址指令占⽤的编码数。

此时双操作数和单操作数指令各仅有1条。

4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出⼀种分配⽅案，使该指令系统包含：4条三地址指令，8条⼆地址指令，180条单地址指令。

解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条⼆地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。

第三章运算方法与运算器3.1定点数运算及溢出检测随堂测验1、定点运算器可直接进行的运算是（) (单选)A、十进制数加法运算B、定点数运算C、浮点数运算D、定点数和浮点数运算2、设计计算机字长为8位，两个十进制数X = -97 ，Y = 63, [x]补- [y]补的结果为（）（单选）A、01100000B、11011110C、负溢出D、正溢出3、下列关于定点运算溢出的描述中，正确的是( ) （多选）A、补码数据表时，同号数相加可能发生溢出B、补码数据表时，异号数相减可能发生溢出C、参加运算的两个数，当作为有符号数和无符号数进行加法运算时，不可能两者都溢出D、溢出检测既可用硬件实现，也可用软件实现4、设Ｘ为被加（减）数，Ｙ为加（减）数，Ｓ为运算结果，均采用补码数据表示，下列关于溢出电路设计的描述中，正确的是（）（多选）A、采用单符号位时，直接用Ｘ、Ｙ和Ｓ的符号位就可设计溢出监测电路B、采用双符号位时，可直接用Ｓ的双符号位设计溢出检测电路C、采用单符号位时，可直接用Ｘ、Ｙ最高有效数据位运算后的进位位和Ｓ的进位设计溢出监测电路D、对无符号数的加／减运算，可利用运算器的进位信号设计溢出检测电路3.2 定点数补码加、减运算器设计随堂测验1、如图所示为基于FA的运算器：为了利用一位全加器FA并配合使用控制信号P，当P= 0/1时实现A、B两个数的加法/减法运算，图中空白方框处电路的逻辑功能应该是（）（单选）A、与门B、或门C、异或门D、非门2、如图所示为带溢出检测功能的运算器该电路完成的溢出检测功能是（）（多选）A、带符号数的加法溢出检测B、带符号数的加法溢出检测C、无符号数的加法溢出检测D、无符号数减法的溢出检测3、下列关于并行进位的描述中，正确的是（）（多选）A、并行进位可以提高运算速度B、并行进位模式下，各进位位采用不同电路各自产生，相互间不再有依存关系C、采用先行进位部件和ALU模块可构建长度可变的并行进位运算器D、并行进位只对加法有效，而对减法无效4、四位并行ALU中有两个特殊的输出端，分别是：G =A3B3+(A3+B3)(A2B2+(A2+B2)(A1B 1+ (A1+B1) A 0B0)) 为进位产生函数，P=(B3+A3) (B2+A2)( A1+B1 ) (A0+B0)为进位传递函数下列关于P、G的描述中，正确的是（）（多选）A、设计P和G的目的是为了构建位数更长的并行ALUB、P和G对算术运算和逻辑运算都有意义C、P的作用是将本片ALU的最低进位输入位传递到本片ALU的最高进位输出端D、G的作用是根据参与运算的两个数据产生本片ALU的最高进位输出3.3 原码一位乘法随堂测验1、设计算机字长为8位，X = - 19，对该分别执行算术左移和逻辑左移一位后的结果分别为（）（单选）A、11011010 ，11011010B、11110010 ，11110010C、11011000 ，11011000D、11110000 ，111100002、设计算机字长为8位，X = - 19，对该分别执行算术右移和逻辑右移一位后的结果分别为（）（单选）A、11111001，11111001B、11111001，01111001C、11110110，01110110D、11110110，111101103、关于原码一位乘法的下列描述中，正确的是（）（多选）A、数据取绝对值参加运算B、符号位单独处理C、乘法执行过程中的所有移位都是算术移位D、最后的结果由部分积寄存器和乘数寄存器共同保存4、计算机字长为n位, 下列关于原码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次算术右移和n 次加法运算B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 还是加x的绝对值，取决于此时的YnD、乘法过程中右移部分积是为了使部分积与下次的加数按位对齐3.4 补码一位乘法随堂测验1、16位补码0X 8FA0扩展为32位的结果是（) （单选）A、0X 0000 8FA0B、0X FFFF 8FA0C、0X FFFF FFA0D、0X8000 8FA02、计算机字长为n位, 下列关于补码一位乘法操作过程的描述中，正确的是（) （多选）A、乘法过程中共执行n 次加法和n-1 部分积右移B、乘法过程中共执行n -1次算术右移和n-1 次加法运算C、乘法过程中，部分积加0 、[x]补还是[-x]补，取决于此时的Yn+1 与Yn的差D、乘法过程中右移部分积的目的是为了使部分积与下次的加数对齐3、关于补码码一位乘法的下列描述中，正确的是（）（多选）A、符号位和数据位一起参加运算B、运算开始前，需要在乘数寄存器Y后面补上Yn+1且其初值为0C、乘法执行过程中的对部分积的移位是算术右移D、最后的结果由部分积寄存器和乘数寄存器共同保存3.5 乘法运算器设计随堂测验1、下图为原码一位乘法器原理图正确的是（）（单选）A、A: 部分积寄存器B:乘数寄存器C: |X| D: YnB、A: 部分积寄存器B:乘数寄存器C: |X| D: Yn+1C、A: 被乘数寄存器B:乘数寄存器C: |X| D: YnD、A: 被乘数寄存器B:乘数寄存器C: |X| D: Yn+12、下图为补码一位乘法原理图正确的是（) （单选）。

– 地址线和控制线共用 – 数据线单独分开连接。
3
RAM：1K×4位—>1K×8位
D7－D0
D7－D4 RAM1 1K×4 CS CS
D3－D0 RAM2 1K×4 CS
A9－A0 A9－A0
A9－A0
2、字存储容量扩展
• 增加地址线，使得存储器单元数增加 • 连接方式：三组信号线中
– 地址总线和数据总线公用 – 多余的地址线用来片选
1、20位地址，32位字长
（2）由512K×8位的芯片构成，需要多少片 存储器：1M×32位 512K →1M：说明有容量扩展 8位→32位：说明有字长扩展 8 →32 需要： (1M/512K)×(32位/ 8位) ＝ 2×4 ＝8
1、20位地址，32位字长
（3）需要多少位地址作为芯片选择 512K×8位→1M×32位 芯片选择只和地址线相关 512K＝2 512K 219，即有19根地址线 19 1M ＝220，即有20根地址线 多余的一根地址线一定是做片选的 ∴需要1根地址线作为片选
3、16K×8位—>64K×32位
RAM1 RAM2 RAM3 RAM4 CS CS CS CS
字长扩展 16K×8位—>16K×32位
16K×32位 16K×32位 16K×32位
容量扩展 16K×32位—>64K×32位
A15 A14 A13－A0
3、16K×8位—>64K×32位
错误： 1、只看到了A13－A0，缺少A15、A14 2、数据总线、地址总线，一定要标明起止符 号，例如A13－A0， D7－D0 3、三组信号线要全部标明
7. 某机器中，已知配有一个地址空间为(0000—1FFF)16 的ROM区域，现在用一个 用一个SRAM芯片（8K×8位）形 芯片（ × 位 用一个 芯片 成一个16K×16位的 位的RAM区域 区域，起始地址为（2000） 成一个 × 位的 区域 16 。假设SRAM芯片有CS和WE控制端，CPU地址总 线A15-A0 ，数据总线为D15-D0 ，控制信号为R / W （读 / 写），MREQ（当存储器读或写时，该信号 指示地址总线上的地址是有效的）。 分析：一个RAM区，一个ROM区 RAM ROM 其中RAM需要容量扩展 由8K×8位芯片构成1—>16K×16位（容量扩展） 共需要4片芯片，每两片构成8K×16位单元 字长扩展不改变地址分配，容量扩展才会改变

第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。

通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。

2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。

解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。

双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。

例如，前述零地址和一地址的加法指令。

3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。

若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。

单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。

无操作数指令的最大指令数：216一212一26。

其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。

此时双操作数和单操作数指令各仅有1条。

4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。

解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问(1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？(3) 需要多少位地址作芯片选择？解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问；(1) 若每个内存条为16M ×64位，共需几个内存条?(2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条?解：(1) 共需内存条条4641664226=⨯⨯M (2) 每个内存条内共有个芯片32846416=⨯⨯M M (3) 主存共需多少个RAM 芯片， 共有4个内存条，1288464648464226=⨯⨯=⨯⨯M M M 故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求：(1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用个芯片，其中每4片为一组构成16K ×32位——进行字长位16448163264=⨯=⨯⨯K K数扩展(一组内的4个芯片只有数据信号线不互连——分别接D0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512KX8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：220 x —= 4M 字节8(3)用512Kx8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字 长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址 进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4MX8位 的DRAM 芯片组成该机所允许的最大主存空间，并选用存条结构形式，问； (1) 若每个存条为16MX64位，共需几个存条？ (2) 每个存条共有多少DRAM 芯片？(3) 主存共需多少DRAM 芯片？ CPU 如何选择各存条？ 解：226x64(1) 共需4条存条16M x64(2) 每个存条共有16；V/- 64 =32个芯片4Mx8⑶ 主存共需多少=128个RAM 芯片，共有4个存条，故CPU 4M x 8 4M x 8 选择存条用最高两位地址临和他5通过2： 4译码器实现；其余的24根地址线用 于存条部单元的选择。

3、用16KX8位的DRAM 芯片构成64KX32位存储器，要求： (1)画出该存储器的组成逻辑框图。

⑵ 设存储器读/写周期为0.5uS, CPL •在luS 至少要访问一次。

试问采用哪种 刷新方式比较合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍 所需的实际刷新时间是多少？ 解：(1)用16KX8位的DRAM 芯片构成64KX32位存储器，需要用64/Cx32 = 4x4 = 16 16K x8 个芯片，其中每4片为一组构成16KX32位一一进行字长位数扩展(一组的4个芯片 只有数据信号线不互连——分别接D 。

〜DM 叭D®〜仏和加〜皿其余同名引脚220 x 32 需要冷22O X 322I9X 8=8片互连)，需要低14位地址(A°〜AQ 作为模块各个芯片的部单元地址一一分成行、列 地址两次由A 。

第3章习题解答1．指令长度和机器字长有什么关系?半字长指令、单字长指令、双字长指令分别表示什么意思?解：指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，也可以大于或小于机器字长。

通常，把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。

2．零地址指令的操作数来自哪里?一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得?各举一例说明。

解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。

双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。

例如，前述零地址和一地址的加法指令。

3．某机为定长指令字结构，指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。

若双操作数指令已有K种，无操作数指令已有L种，问单操作数指令最多可能有多少种?上述三类指令各自允许的最大指令条数是多少?解：X= (24一K)×26一[L/26]双操作数指令的最大指令数：24一1。

单操作数指令的最大指令数：15×26一l(假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口)。

无操作数指令的最大指令数：216一212一26。

其中212为表示某条二地址指令占用的编码数，26为表示某条单地址指令占用的编码数。

此时双操作数和单操作数指令各仅有1条。

4．设某机为定长指令字结构，指令长度12位，每个地址码占3位，试提出一种分配方案，使该指令系统包含：4条三地址指令，8条二地址指令，180条单地址指令。

解：4条三地址指令000 XXX YYY ZZZ．．011 XXX YYY ZZZ8条二地址指令100 000 XXX YYY．．100 111 XXX YYY180条单地址指令101 000 000 XXX．．111 110 011 XXX5．指令格式同上题，能否构成：三地址指令4条，单地址指令255条，零地址指令64条?为什么?解：三地址指令4条000 XXX YYY ZZZ．．011 XXX YYY ZZZ单地址指令255条100 000 000 XXX．．111 111 110 YYY只能再扩展出零地址指令8条，所以不能构成这样的指令系统。

第3章习题解答1 1．．指令长度和机器字长有什么关系指令长度和机器字长有什么关系??半字长指令、单字长指令、双字长指令分别表示什么意思么意思? ?解：解：指令长度与机器字长没有固定的关系，指令长度与机器字长没有固定的关系，指令长度可以等于机器字长，指令长度可以等于机器字长，指令长度可以等于机器字长，也可以大于或也可以大于或小于机器字长。

通常，把指令长度等于机器字长的指令称为单字长指令；把指令长度等于机器字长的指令称为单字长指令；指令长度等于半个指令长度等于半个机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。

机器字长的指令称为半字长指令；指令长度等于两个机器字长的指令称为双字长指令。

2 2．．零地址指令的操作数来自哪里零地址指令的操作数来自哪里??一地址指令中，另一个操作数的地址通常可采用什么寻址方式获得寻址方式获得??各举一例说明。

各举一例说明。

解：解：双操作数的零地址指令的操作数来自堆栈的栈顶和次栈顶。

双操作数的一地址指令的另一个操作数通常可采用隐含寻址方式获得，即将另一操作数预先存放在累加器中。

例如，前述零地址和一地址的加法指令。

前述零地址和一地址的加法指令。

3 3．某机为定长指令字结构，．某机为定长指令字结构，．某机为定长指令字结构，指令长度指令长度16位；每个操作数的地址码长6位，指令分为无操作数、单操作数和双操作数三类。

操作数、单操作数和双操作数三类。

若双操作数指令已有若双操作数指令已有K 种，无操作数指令已有L 种，问单操作数指令最多可能有多少种单操作数指令最多可能有多少种??上述三类指令各自允许的最大指令条数是多少上述三类指令各自允许的最大指令条数是多少? ? 解：解：解：X= (2X= (24一K)×26一[L/26]双操作数指令的最大指令数：双操作数指令的最大指令数：双操作数指令的最大指令数：224一1。

单操作数指令的最大指令数：15×2单操作数指令的最大指令数：15×26一l(l(假设双操作数指令仅假设双操作数指令仅1条，为无操作数指令留出1个扩展窗口个扩展窗口))。

第三章课后习题参考答案1．有一个具有 20 位地址和 32 位字长的存储器，问：（1）该存储器能存储多少个字节的信息（2）如果存储器由 512K×8位 SRAM芯片组成，需要多少芯片（3）需要多少位地址作芯片选择解：（ 1）∵ 2 20= 1M，∴该存储器能存储的信息为：1M×32/8=4MB （2）（ 1024K/512K）×（ 32/8 ）= 8 （片）（3）需要 1 位地址作为芯片选择。

3．用 16K×8位的 DRAM芯片组成 64K×32 位存储器，要求：(1)画出该存储器的组成逻辑框图。

(2)设 DRAM芯片存储体结构为 128 行，每行为 128×8 个存储元。

如单元刷新间隔不超过 2ms，存储器读 / 写周期为μS, CPU 在 1μS内至少要访问一次。

试问采用哪种刷新方式比较合理两次刷新的最大时间间隔是多少对全部存储单元刷新一遍所需的实际刷新时间是多少解：（ 1）组成 64K×32 位存储器需存储芯片数为N=（64K/16K）×（ 32 位/8 位） =16（片）每 4 片组成 16K×32 位的存储区，有 A13-A0作为片内地址，用 A15 A14经 2：4 译码器产生片选信号，逻辑框图如下所示：（ 2）根据已知条件， CPU 在期为，如果采用集中刷新，有1us 内至少访存一次，而整个存储器的平均读64us 的死时间，肯定不行；/ 写周所以采用分散式刷新方式：设 16K×8位存储芯片的阵列结构为 128 行× 128 列，按行刷新，刷新周期T=2ms，则分散式刷新的间隔时间为：t=2ms/128=(?s) 取存储周期的整数倍 ?s 的整数倍 )则两次刷新的最大时间间隔发生的示意图如下可见，两次刷新的最大时间间隔为 t MAXt MAX＝× 2－＝ ( μ S)对全部存储单元刷新一遍所需时间为t Rt R＝× 128=64 ( μS)4．有一个 1024K× 32 位的存储器，由128K× 8 位 DRAM芯片构成。

第3章内部存储器二．选择题1．主（内）存用来存放 D 。

A．程序 B．数据 C．微程序 D．程序和数据2．下列存储器中，速度最慢的是 C 。

A．半导体存储器 B．光盘存储器 C．磁带存储器 D．硬盘存储器3．某一SRAM芯片，容量为16K×1位，则其地址线有(A)。

A．14根 B．16K根 C．16根 D．32根4．下列部件（设备）中，存取速度最快的是(B)。

A．光盘存储器 B．CPU的寄存器 C．软盘存储器 D．硬盘存储器5．在主存和CPU之间增加Cache的目的是(C)。

A．扩大主存的容量B．增加CPU中通用寄存器的数量C．解决CPU和主存之间的速度匹配D．代替CPU中的寄存器工作6．计算机的存储器采用分级存储体系的目的是(D)。

A．便于读写数据 B．减小机箱的体积C．便于系统升级 D．解决存储容量、价格与存取速度间的矛盾7．相联存储器是按(C)进行寻址的存储器。

A．地址指定方式 B．堆栈存取方式C．内容指定方式 D．地址指定与堆栈存取方式结合8．某SRAM芯片，其容量为1K×8位，加上电源端和接地端后，该芯片的引出线的最少数目应为(D)。

A．23 B．25 C．50 D．209．常用的虚拟存储器由(A)两级存储器组成，其中辅存是大容量的磁表面存储器。

A．主存—辅存 B．快存—主存C．快存—辅存 D．通用寄存器—主存10．在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一快的位置上，则这种方法称为(A)。

A．全相联映射 B．直接映射 C．组相联映射 D．混合映射11．640KB的内存容量为（C）。

A．640000字节 B．64000字节C．655360字节 D．32000字节12．若一台计算机的字长为4个字节，则表明该机器（C）。

A．能处理的数值最大为4位十进制数B．能处理的数值最多由4位二进制数组成C．在CPU中能够作为一个整体加以处理的二进制代码为32位D．在CPU中运算的结果最大为2的32次方13．下列元件中存取速度最快的是（B）。

第3章习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。

所以只需一位最高位地址进行芯片选择。

2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。

3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。

试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少? 解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。

计算机组成原理第3章习题参考答案解析第3章习题参考答案1、设有⼀个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯⽚组成，需要多少⽚？ (3) 需要多少位地址作芯⽚选择？解：(1) 该存储器能存储：字节4M 832220=? (2) 需要⽚8823228512322192020=??=??K (3) ⽤512K ?8位的芯⽚构成字长为32位的存储器，则需要每4⽚为⼀组进⾏字长的位数扩展，然后再由2组进⾏存储器容量的扩展。

所以只需⼀位最⾼位地址进⾏芯⽚选择。

2、已知某64位机主存采⽤半导体存储器，其地址码为26位，若使⽤4M ×8位的DRAM 芯⽚组成该机所允许的最⼤主存空间，并选⽤内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需⼏个内存条? (2) 每个内存条内共有多少DRAM 芯⽚? (3) 主存共需多少DRAM 芯⽚? CPU 如何选择各内存条? 解：(1) 共需条4641664226=??M 内存条 (2) 每个内存条内共有32846416=??M M 个芯⽚(3) 主存共需多少1288464648464226=??=??M M M 个RAM 芯⽚，共有4个内存条，故CPU 选择内存条⽤最⾼两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线⽤于内存条内部单元的选择。

3、⽤16K ×8位的DRAM 芯⽚构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。

(2) 设存储器读/写周期为0.5µS ，CPU 在1µS 内⾄少要访问⼀次。

试问采⽤哪种刷新⽅式⽐较合理?两次刷新的最⼤时间间隔是多少?对全部存储单元刷新⼀遍所需的实际刷新时间是多少? 解：(1) ⽤16K ×8位的DRAM 芯⽚构成64K ×32位存储器，需要⽤16448163264=?=??K K 个芯⽚，其中每4⽚为⼀组构成16K ×32位——进⾏字长位数扩展(⼀组内的4个芯⽚只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯⽚的内部单元地址——分成⾏、列地址两次由A 0~A 6引脚输⼊；然后再由4组进⾏存储器容量扩展，⽤⾼两位地址A 14、A 15通过2：4译码器实现4组中选择⼀组。

计算机组成原理第三章习题第三章、内部存储器1、存储器是计算机系统中的记忆设备，它主要是用来_____A.存放数据B.存放程序C.存放数据和程序D.存放微程序2、存储单元是指______A.存放一个二进制信息位的存储元B.存放一个机器字的所有存储单元集合C.存放一个字节的所有存储元集合D.存放两个字节的所有存储元集合3、计算机的存储器采用分级存储体系的主要目的是________A.便于读写数据B.减小机箱的体积C.便于系统升级D.解决存储容量、价格和存取速度之间的矛盾5、和外存相比，内存的特点是____A.容量大，速度快，成本低B.容量大，速度慢，成本高C.容量小，速度快，成本高D.容量小，速度快，成本低6、某单片机字长16位，它的存储容量64KB，若按字编址，那么它的寻址范围是______A.64KB.32KC.64KBD.32KB7、某SRAM芯片，其存储容量为64K×16位，该芯片的地址线和数据线数目为_______A.64，16B.16，64C.64，8D.16，168、某DRAM芯片，其存储器容量为512K×8位，该芯片的地址线和数据线数目为________A.8，512B.512，8C.18，8D.19，89、某机器字长32位，存储容量256MB，若按字编址，它的寻址范围是_______A.1MB.512KBC.64MD.256KB10、某机器字长32位，存储容量4GB，若按字编址，它的寻址范围是_______A.1GB.4GBC.4GD.1GB11、某机器字长64位，存储容量4GB，若按字编址，它的寻址范围是_______A.4GB.2GC.0.5GD.1MB12、某机器字长32位，存储容量4GB，若按双字编址，它的寻址范围是_______A.4GB.5GC.8GD.2G13、某SRAM芯片，其容量为512×8位，包括电源端和接地端，该芯片引出线的数目应为_____A.23B.25C.50D.1914、某微型计算机系统，其操作系统保存在硬盘上，其内存储器应该采用__________A.RAMB.ROMC.RAM 和ROM/doc/7e17276989.html,D15、相联存储是按____进行寻址的存储器。

计算机组成原理第三章习题1. 信息只用一条传输线，且采用脉冲传输的方式称为______。

A. 串行传输B. 并行传输C. 并串行传输D. 分时传输2. 根据传送信息的种类不同，系统总线分为______。

A. 地址线和数据线B. 地址线、数据线和控制线C. 地址线、数据线和响应线D. 数据线和控制线3. 系统总线中地址线的功能是______。

A. 用于选择主存单元地址B. 用于选择进行信息传输的设备C. 用于选择外存地址D. 用于指定主存和I/O设备接口电路的地址4. 连接计算机与计算机之间的总线属于______总线。

A. 片内B. 系统C. 通信5. 从信息流的传送效率来看，______工作效率最低。

A. 三总线系统B. 单总线系统C. 双总线系统D. 多总线系统6. 计算机使用总线结构的便于增减外设，同时______。

A. 减少信息传输量B. 提高信息传输速度C. 减少了信息传输线的条数D. 减少了存储器占用时间7. 系统总线中控制线的功能是______。

A．提供主存、I/O接口设备的控制信号和响应信号及时序信号B．提供数据信息C．提供主存、I/O接口设备的控制信号D．提供主存、I/O接口设备的响应信号8. PCI总线的基本传输机制是______。

A. 并行传送B. 串行传送C. 猝发式传送D. DMA传送9. 描述PCI总线中基本概念不正确的是______。

A. PCI总线是一个与处理器无关的高速外围总线B. PCI总线的基本传输机制是猝发式传输C. PCI设备不一定是主设备D. 系统中只允许有一条PCI总线10. 下面对计算机总线的描述中，确切完备的概念是______。

A. 地址信息、数据信息不能同时出现B.地址信息与控制信息不能同时出现C.数据信息与控制信息不能同时出现D.两种信息源的代码不能在一组总线中同时传送11. 集中式总线仲裁中，______响应时间最快。

A. 菊花链方式B. 计数器定时查询方式C. 独立请求方式12. 三种集中式总线控制中，______方式对电路故障最敏感。