《数字电子技术基础》第3章.组合逻辑电路

3.1 组合逻辑电路的分析与设计
③同时用第4、9号，没 有配用第11号时,违反规定, 输出F3为高电平。否则，输 出低电平。可用与门实现，
（2）将3个电路输出综合为 一个输出时，可用扇入系数 为3的或门连接到最后输出F。 实现例3.1.4的逻辑电路如 图3.1.7所示
图3.1.7
例3.1.4电路图
3.4 典型组合逻辑电路及其应用
1.加法器
2）全加器 1）半加器 3)4位快速 进位加法器
3.4 典型组合逻辑电路及其应用
2.加法器的应用
（1）实现8421BCD码 转换余3码电路。
（2）实现X-Y≥0的4 位二进制减法电路。
（3）实现2个2位 二进制数乘法电路。
（4）实现2个1位 8421BCD码加法电路。
3.1 组合逻辑电路的分析与设计
图3.1.2
组合逻辑电路分析步骤
3.1 组合逻辑电路的分析与设计
3.1.2 组合逻辑电路的设计
2.列真值表和 写逻辑表达式 1.确定输 入/输出 变量 5.画出逻辑 电路图
3.选择器 件类型
4.逻辑函 数化简或 变换
3.1 组合逻辑电路的分析与设计
例3.1.4 某化学实验室有化学试剂11种，编为第1至第11 号，在配方时，必须遵守下列规定。 （1）第2号不能与第7号同时配用。 （2）第3号和第6号必须同时配用。 （3）同时用第4、9号时，必须配用11号。 请设计一个逻辑电路，在违反上述任何一个规定时，发出 报警指示信号。 解：（1）设置11种化学试剂为输入信号，2对应A，7对应B， 3对应C，6对应D，4对应E，9对应F和11对应G。设置F1、F2和F3 分别为违反3种规定的输出。 ①第2号与第7号同时用对应A和B都为高电平，违反规定， 输出F1为高电平。可用与门实现。 ②第3号和第6号同时配用或都不用时，没用违反规定，输 出F2为低电平。若只用第3号或第6号,则违反规定,输出F2为高 电平。可用异或门实现。
3.4 典型组合逻辑电路及其应用
图3.4.28
例3.4.10电路
3.4 典型组合逻辑电路及其应用
3.4.5 算术运算电路
组合逻辑电路不仅可以完成逻辑 转换功能，还可以完成算术运算功 能。数字系统中两个二进制数之间 的加、减、乘、除都由若干的加法 运算来完成，因此加法器是构成运 算电路的基本单元。
图3.4.12 例3.4.4逻辑图
3.4 典型组合逻辑电路及其应用
2）用译码器构成数据分配 器
数据分配器是将1路 输入信号根据地址选择码 A2 A1 A0的组态分配给多 路输出电路中的某一路输 出的电路。可观察图 3.4.13所示的单刀多掷开 关,由单刀多掷开关决定 开关位置，从而确定了数 据在2n个可能的通道中选 择一路输出。
3.2.2
由竞争产生0冒险
3.2 组合逻辑电路中的竞争冒险与消除方法
2.选用延时不同的器件 在图3.2.3（a）所示电路中，输出逻辑函数 当A=C=0时，使输出F=1。当B由1变为0时，B由0立刻变为1。
图3.2.3
不同延时产生的冒险
3.2 组合逻辑电路中的竞争冒险与消除方法
3.两个信号同时发生变化 在图3.2.4（a）所示电路中，输出逻辑函数F=AB+BC。当 B为1，AC由01变为10时，同时有两个信号变化。
3.3 VHDL的顺序行为
3.3.2 顺序行为举例
例3.3.2 用VHDL设计一告警系统的控制电路。接收来自烟雾、 红外线和湿度传感器的三个输入信号smoke、door和water。传输到报 警设备的三个输出信号fire_alarm、burg_alarm、water_alarm以及 使能信号en。 解：VHDL程序描述如下： LIBRARY ieee; USE ieee.std_logic_1164.all; ENTITY alarm IS PORT(smoke,door,water,en :IN std_logic; fire_am,burg_am,water_am :OUT std_logic); END alarm; ARCHITECTURE alarm_arc OF alarm IS BEGIN PROCESS(smoke,door,water,en)
图3.2.4
两个信号发生变化的冒险
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.2 冒险现象的判断
1.代数法
2.卡诺图法
3.2 组合逻辑电路中的竞争冒险与消除方法
3.2.3 冒险现象的消除方法
1.增加冗余项
3.增加选通信号
2.输出接滤波电容
3.3 VHDL的顺序行为
3.3.1 进程语句
进程本身是并行行为，且存在于结构体中。进程内 部的语句要进入进程之后才能顺序执行。进入进程是靠敏 感信号发生变化的时候，称此时为“激活”进程。若敏感 信号同时激活多个进程，进程是按并行行为执行的。进程 语句的一般形式如下： <进程标号> ：PROCESS<敏感信号表> <进程说明区> BEGIN <语句部分> WAIT ON<敏感信号表> ； UNTIL<条件表达式> ； WAIT FOR<时间表达式> ； END PROCESS;
3.4 典型组合逻辑电路及其应用
3.4.1 编码器
1.二进制编码器
3.4 典型组合逻辑电路及其应用
2.优先编码器
3.4 典型组合逻辑电路及其应用
例3.4.1 将0～8V电压用3位二 进制表示出来。 解：考虑用3位二进制表示0～ 8V，以1V间隔分为8段。000表示 0～1V，001表示1～2V…,111表示 7～8V，如图3.4.4所示。 图3.4.4中最上面电压取值是 2.2V，在2～3V之间，用二进制010 表示。可以看出，就像高电平输入 有效编码器中的8个按键，同时按 下3个键，仅响应最右边的按键1。 再分析最下面电压取值是5.8V，在 5～6V 之间,用二进制101表示。可 以看出，就像高电平输入有效编码 器同时按下6个键，也是响应最右 边的按键1。
图3.4.13 数据分配示意图
3.4 典型组合逻辑电路及其应用
3.显示译码器
3.4 典型组合逻辑电路及其应用
1）七段发光二极管显示器
图3.4.15 七段发光二极管显示器及发光段组合图
3.4 典型组合逻辑电路及其应用
2）七段显示译码器7447
（1）正常 译码显示。
（2）灭零。
（3）试灯。
（4）特殊控 制端BI/RBO。
图3.4.20 4选1数据选择器
3.4 典型组合逻辑电路及其应用
2)8选1数据选择器74151
表3.4.11 74151的功能表
图3.4.21 8选1数据选择器符号
3.4 典型组合逻辑电路及其应用
2.数据选择器的应用
1）用74151扩展成 16选1数据选择器
2）实现组合逻辑函数
3.4 典型组合逻辑电路及其应用
3.4.4 数据选择比较器
表3.4.13 1.集成数值比较器7485 4位比较器7485功能表数
3.4 典型组合逻辑电路及其应用
2.数值比较器的应用
例3.4.10 用1片7485设计一个5位二进制数值比较电路。 解：可以利用1片7485和简单门电路，并合理利用级联端 构成5位二进制数值比较电路，如图3.4.28所示。 将2个需要比较的二进制数最高位到次低位分别连接在74 85的A和B输入。依据7485功能表，将最低位A0连接在IA>B， 将最低位B0连接在IA<B，A0和B0再通过同或门连接到IA=B。 这样可实现5位二进制数比较功能。
图3.1.1
数字电路方框图
3.1 组合逻辑电路的分析与设计
3.1.1 组合逻辑电路的分析
分析逻辑电路时，首先确定电路的性质，观 察输入信号是否单方向从输入流经电路到输出， 不存在反馈信号。如果具备这样的性质，就是组 合逻辑电路。组合逻辑电路的分析是根据给定的 逻辑电路图找出其输出信号与输入信号之间的逻 辑关系，从而确定逻辑功能。组合逻辑电路的分 析框图如图3.1.2所示，分析步骤如下。
图3.4.10 8421BCD译码器
3.4 典型组合逻辑电路及其应用
2.二进制码译码器应用
1）实现组合 逻辑电路
2）用译码器构 成数据分配器
3.4 典型组合逻辑电路及其应用
1）实现组合逻辑电路
例3.4.4某组合逻辑电路的真值表如表3.4.5所示， 试用译码器和门电路设计该逻辑电路，并分析其功能。 解：写出输出S和F的最小项表达式，再转换成与 非—与非形式。
第3章 组合逻辑电路
3.1 组合逻辑电路的分析与设计
3.2 组合逻辑电路中的竞争冒险与消除方法
3.3 VHDL的顺序行为
3.4 典型组合逻辑电路及其应用
3.5 可编程组合逻辑器件（PLD）
3.1 组合逻辑电路的分析与设计
如图3.1.1所示的数字电 路中，根据逻辑功能数字电 路可分为上下两个组成部分： 上面虚线框内是组合逻辑电 路（简称组合电路），下面 框内是时序逻辑电路（简称 时序电路）。
选用3线-8线译码器74138。设A=A2、B=A1、C=A0。 对应2个输出信号S和F，分别选用扇入系数为4的与非 门实现。使与非门的输入端接入S和F式中对应的最小 项，即可实现要求的逻辑，如图3.4.12所示。可见， 用译码器实现多输出逻辑函数时，优点更明显。
3.4 典型组合逻辑电路及其应用
表3.4.5 例3.4.4真值表
1）3线-8 线集成译 码器74138
2)8421BCD 译码器7442
。
3.4 典型组合逻辑电路及其应用
2）8421BCD译码器7442
二-十进制译码器是 将8421BCD码转换成10个 对应的输出信号，输入 端有4个信号，输出端有 10个信号，所以又称4线 -10线译码器。7442是典 型的4线10线译码器， 其功能表和逻辑符号分 别如表3.4.4和图3.4.10 所示。