原理图的电气检查功能

实验一电原理图的编辑一、实验目的：1、了解Protel 99 SE的启动、绘图环境、各个功能模块、界面环境设置方法和文件管理方法。

2、掌握电路原理图的设计步骤、Portel 99 SE电路原理图设计环境，图纸设置的内容和方法。

3、掌握装载元器件库，放置、编辑和调整元器件，设置网格、电气节点和光标形状的方法，并能绘制简单的电原理图。

二、实验设备：装有protel 99 se 软件的PC机一台。

三、实验要求：1.试验前，仔细阅读教材相关内容，设计能够完成试验内容的试验步骤，写好试验预习报告。

2.试验后，完成试验报告，其中的试验步骤应是经过试验证明为正确的步骤。

四、试验内容：1.查看Protel 99 SE的运行环境，包括所用机器的硬件与软件环境。

2.学习使用Protel 99 SE的基本操作，包括进入Protel 99 SE主程序、菜单操作，工具栏操作及退出等基本操作。

3.打开安装目录\Examples\Z80 Microprocessor.ddb设计数据库，通过打开其中的各种设计文件熟悉Protel 99 SE的绘图环境，各个功能模块，界面环境，并练习Protel 99 SE的文件管理功能。

4.在自己的用户目录下，创建一个自己的设计数据库，新建一个原理图文件并打开。

（设计数据库、原理图文件的主文件名自定）5.设置自己喜爱的绘图环境，如图纸类型、尺寸、底色、光标形状、可视栅格、栅格形状、大小等等。

6.在新建的原理图文件中绘制教材图2-10所示的原理图。

五、实验步骤：1.安装并启动Protel 99 SE，单击桌面上的Protel 99 SE快捷方式打开主界面中。

然后执行“File”菜单下的“New”命令，创建一个新的文件库，后缀名为（.ddb）。

双击工作窗口内的“Documents”标签，执行“File”菜单下的“New”命令，选择“Schematic Document”单击“OK”，即创建了一个以“Sheet n.Sch”作为文件名的原理图文件。

原理图报表的生成电路资料2009-12-25 11:28:37 阅读264 评论0 字号：大中小订阅ERC 元件表为了实现印制电路板的自动布线和满足生产工艺的需要，Protel 99 SE提供了根据电路原理图生成各种报表的功能。

一、ERC报表ERC（Electrical Rule Check）意为电气规则检查。

在电路设计中，可能会出现一些设计疏漏和错误，如电源VCC与接地GND短路、电源VCC没有与电路连接等。

利用Protel 99 SE提供的ERC功能来检测设计的电路，然后生成ERC报表，可以找出这些设计问题。

1．ERC的应用ERC的操作过程如下。

打开需检查的电路原理图文件（如YL1.Sch），再执行菜单命令“Tools→ERC”，或者在图纸上双击鼠标右键，在弹出的快捷菜单中选择“ERC”命令，于是出现图2-146所示的Setup Electrical Rule Check（ERC设置）对话框。

对话框中有两个选项卡，选中“Setup”选项卡呈现的内容如图2-146所示，各项说明见图标注；图2-146 ERC设置对话框（Setup选项卡的内容）若选择Rule Matrix选项卡，对话框呈现的内容如图如图2-147所示。

在图2-147所示的Rule Matrix选项卡中，可以定义各种引脚、输入输出端口、电路图出入口之间的连接状态是否有Error（错误）、Warning（警告）等级的电气冲突。

在图2-147中有一个正方形区域，称为电气规则矩阵。

矩阵中以彩色方块表示检查结果，绿色方块表示这种连接方式不会产生错误或警告信息（例如某一个输入引脚与另一个输出引脚相连接），黄色方块表示这种连接会产生警告信息（例如输入引脚未连接），红色方块表示这种连接方式会产生错误信息（例如两个输出引脚相连接）。

图2-147 Rule Matrix选项卡的内容这里的错误是指电路中有严重违反电路原理的连线情况，例如电源VCC与接地GND相连；而警告是指某些轻度违反电路原理的连线情况，因为系统无法确定它们是否真正有错误，所以用警告表示。

Altium Designer原理图与印制电路板（PCB）图设计教程一般来说，一个产品的电路设计的最终表现为印制电路板，为了获得印制电路板，整个电路设计过程基本分5个主要步骤：原理图的设计、生成网络表、印制电路板的设计、生成印制电路板报表并打印印制电路板、生成钻孔文件和光绘文件。

Altium Designer构建于一整套板级设计及实现特性上，其中包括原理图设计、印制电路板设计、混合信号电路仿真、布局前/后信号完整性分析、规则驱动PCB布局与编辑、改进型拓扑自动布线及全部计算机辅助制造（CAM）输出能力等。

Altium Designer的功能在Protel旧版本的基础上得到进一步增强，以支持FPGA及其他可编程设计及其在PCB上的集成。

下面以uA741电路为例介绍Altium Designer10软件的使用方法。

一、新建项目执行菜单File/new/Project/PCBProject，左侧项目管理窗口出现新建的项目，默认项目名为PCB_Project1.PrjPCB，点击右键在出现的菜单中选择Save Project，自定义项目名称如exp1.PrjPCB（建议学生在E盘根目录下建一个以学号命名的文件夹来管理项目）。

二、原理图设计1．新建原理图文件执行菜单File/new/Schematic，左侧的项目管理窗口看到在Source Documents 文件夹下生成了新文件sheet1.SchDoc，右键save更名为exp1.SchDoc2. 环境参数设置菜单Design/ Document Options，弹出文件选项窗口，设置光标移动基本单位snap：2mil，可见网格尺寸为10mil。

如图1图1 文件属性设置3. 绘制原理图（放置元件及连线）图2为uA741电路原理图。

图2 uA741电路原理图表1中列出了电路中使用到的元件及所属的库（Library）。

管理器，在元件库管理器中，用户可以装载新的元件库、查找元件、放置元件等。

Altium Designer 原理图与PCB 设计（附微课视频）
96
图4.7.4 过滤器历史记录窗口
（8）“Mask out （屏蔽）”选项框：用于设置是否将不符合匹配条件的元件屏蔽。

（9）“Apply ”按钮：用于启动过滤器查找功能。

4.8 原理图的查错、编译和修正
4.8.1 原理图的查错
利用Altium Designer 15系统的电气检测法则，可以对原理图的电气连接特性进行自动检查，检查后的错误信息将在“Messages （信息）”工作面板中列出，同时也在原理图中标注出来。

用户可以对检测规则进行设置，然后根据面板中所列出的错误信息反过来对原理图进行修改。

注意：Altium Designer 15系统的原理图的自动检测机制只是对设计者所绘制电路原理图中的连接进行检测，系统并不能够判断电路原理图的设计在原理上是否正确。

因此，如果检测后的“Messages （信息）”工作面板中无错误信息出现，这并不表示该原理图的设计完全正确。

原理图的自动检测可在“Project Options （项目选项）”中设置。

执行“工程”→“工程参数”菜单命令，系统打开“Options for PCB Project…（PCB 项目的选项）”对话框，如图
4.8.1所示。

所有与项目有关的选项都可以在此对话框中设置。

图4.8.1 “Options for PCB Project...”对话框。

电路原理图设计原理图设计是电路设计的基础，只有在设计好原理图的基础上才可以进行印刷电路板的设计和电路仿真等。

本章详细介绍了如何设计电路原理图、编辑修改原理图。

通过本章的学习，掌握原理图设计的过程和技巧。

3.1 电路原理图设计流程原理图的设计流程如图 3-1 所示 . 。

图 3-1 原理图设计流程原理图具体设计步骤：（ 1 ）新建原理图文件。

在进人 SCH 设计系统之前，首先要构思好原理图，即必须知道所设计的项目需要哪些电路来完成，然后用 Protel DXP 来画出电路原理图。

（ 2 ）设置工作环境。

根据实际电路的复杂程度来设置图纸的大小。

在电路设计的整个过程中，图纸的大小都可以不断地调整，设置合适的图纸大小是完成原理图设计的第一步。

（ 3 ）放置元件。

从元件库中选取元件，布置到图纸的合适位置，并对元件的名称、封装进行定义和设定，根据元件之间的走线等联系对元件在工作平面上的位置进行调整和修改使得原理图美观而且易懂。

（ 4 ）原理图的布线。

根据实际电路的需要，利用 SCH 提供的各种工具、指令进行布线，将工作平面上的器件用具有电气意义的导线、符号连接起来，构成一幅完整的电路原理图。

（ 5 ）建立网络表。

完成上面的步骤以后，可以看到一完整的电路原理图了，但是要完成电路板的设计，就需要生成一个网络表文件。

网络表是电路板和电路原理图之间的重要纽带。

（ 6 ）原理图的电气检查。

当完成原理图布线后，需要设置项目选项来编译当前项目，利用 Protel DXP 提供的错误检查报告修改原理图。

（ 7 ）编译和调整。

如果原理图已通过电气检查，那么原理图的设计就完成了。

这是对于一般电路设计而言，尤其是较大的项目，通常需要对电路的多次修改才能够通过电气检查。

（ 8 ）存盘和报表输出： Protel DXP 提供了利用各种报表工具生成的报表（如网络表、元件清单等），同时可以对设计好的原理图和各种报表进行存盘和输出打印，为印刷板电路的设计做好准备。

原理图电气检查
原理图电气检查流程：
1. 确认电源及接地情况：检查总线电压和接地是否符合设计要求，确保电源正常且接地可靠。

2. 检查电源供电线路：逐一检查主电源线路、设备直接供电线路、稳压电源线路等，确保供电线路连接正确、绝缘良好。

3. 检查信号线路连接：检查各信号线路的连接是否正确、固定可靠，无短路、断路等问题。

4. 检查开关设备及保护装置：检查开关设备的选择、设置是否正确，保护装置的参数是否符合要求。

5. 检查电气设备的接地：检查各电气设备的接地是否按照要求进行，接地电阻是否符合标准。

6. 检查电气设备的绝缘：使用绝缘电阻测试仪对各电气设备进行绝缘测试，确保设备的绝缘性能良好。

7. 检查电气设备的接线盒及接线柱：检查接线盒和接线柱的连接是否良好、紧固可靠，无松动现象。

8. 检查电气设备的传感器及执行器：对传感器和执行器进行检查，确保连接正确、工作正常。

9. 检查保护回路：检查各保护回路的连接是否正确、是否被旁路等，确保保护回路可靠。

10. 检查控制回路：检查控制回路的连接及控制逻辑是否正确，确保控制信号能够正确传递。

11. 检查仪表及显示装置：检查仪表及显示装置的连接、显示
是否准确，仪表是否校准。

12. 检查地线及接地网：检查地线和接地网的连接是否良好，
接地电阻是否符合标准。

13. 检查电气设备的标志及安装：检查电气设备是否有正确的标志、标牌，安装是否牢固、正确。

需要注意的是，在文中不能有标题相同的文字，可使用段落分割来区分不同的检查内容。

电路原理图检查的十大步骤详解最近一直在做嵌入式系统，画原理图。

最后，为了保证原理图准确无误，检查原理图花费我近两周的时间，在此，把我在检查原理图方面的心得体会总结在此，供大家参考，说得不对的地方欢迎大家指出。

往往我们画完电路原理图后，也知道要检查检查，但从哪些地方入手检查呢?检查原理图需要注意哪些地方呢?下面听我根据我的经验一一道来。

1.检查所有的芯片封装图引脚是否有误当然，我指的是自己画的芯片封装。

我在项目中曾经把一个芯片的2个引脚画反了，导致最后制版出来后不得不跳线，这样就很难看了。

所以，检查与原理图前一定要从芯片的封装入手，坚决把错误的封装扼杀在摇篮中！2.使用protel的Tools->ERC电气规则检查，根据其生成的文件来排错这个指的是protel99的ERC电气规则检查，DXP应该也会有相应的菜单可以完成这样一个检查。

很有用，它可以帮你查找出很多错误，根据它生成的错误文件，对照着错误文件检查一下你的原理图，你应该会惊叹：“我这么仔细地画图，竟然还会有这么多错误啊？”3.检测所有的网络节点net是否都连接正确（重点）一般容易出现的错误有：1)本来两个net是应该相连接的，却不小心标得不一致，例如我曾经把主芯片的DDR时钟脚标的是DDR_CLK，而把DDR芯片对应的时钟脚标成了DDRCLK，由于名字不一致，其实这两个脚是没有连接在一起的。

2)有的net只标出了一个，该net的另一端在什么地方却忘记标出。

3)同一个net标号有多个地方重复使用，导致它们全部连接到了一起。

4.检测各个芯片功能引脚是否都连接正确，检测所有的芯片是否有遗漏引脚，不连接的划X芯片的功能引脚一定不要连错，例如我使用的音频处理芯片有LCLK、BCLK、MCLK三个时钟引脚，与主芯片的三个音频时钟引脚一定要一一对应，连反一个就不能工作了。

是否有遗漏引脚其实很容易排查，仔细观察各个芯片，看是否有没有遗漏没有连接出去的引脚，查查datasheet，看看该引脚什么功能，如果系统中不需要，就使用X把该引脚X 掉。

楼主 [其他]Protel 99 SE 电气规则检查步骤作者:teachingnet积分:3295分总积分:6605分发表于2009-11-09 21:26Protel 99 SE 电气规则检查步骤步骤1:设置电气规则检查选项。

单击菜单Tools-ERC...，打开如图1所示的ERC设置对话框。

该对话框中，Multiple net names on net选项表示原理图中同一网络上存在多网络标号的错误；Unconnected net labels选项表示有网络标号未被放置在任何网络上的错误；Unconnected power objects选项表示有电源对象未被连接好的错误；Duplicate sheet numbers选项表示有电路图名称重复的错误；Duplicate component designators选项表示有元器件标号重复的错误；Bus label format errors选项表示有总线上网络标号格式的错误；Floating input pins选项表示有输入引脚悬空的错误；Suppress warning选项表示跳过警告性错误检查。

Create report file选项表示ERC后创建报告文件，扩展名为.Erc；Add error markers选项表示ERC后在出现错误的位置标上错误标记，以方便识别和修改。

Descend into sheet parts选项表示输入元器件内部进行检查；Sheets to Netlist选项表示ERC的范围，有三个选项值，依次为Active sheet（只对当前原理图进行检查）、Active project（对当前项目中所有原理图进行检查）、Active sheet plus sub sheets（对当前原理图及其子图进行检查）；Net identifier scope选项表示网络标号的作用范围，其选项值依次为Net labels and ports global（网络标号和端口在项目中有效）、Only ports global（只有端口在整个项目有效）、Sheet symbol/port connections（子图的端口与父图内对应部分的同名端口是相连的）。