元件封装及基本脚位定义说明(精)

  • 格式:doc
  • 大小:17.50 KB
  • 文档页数:4

下载文档原格式

  / 4
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

元件封裝及基本腳位定義說明 PS:以下收录说明的元件为常规元件 A: 零件封装是指实际零件焊接到电路板时所指示的外观和焊点的位置。包括了实际元件的外型尺寸,所占空间位置,各管脚之间的间距等,是纯粹的空间概念。因此不同的元件可共用同一零件封装,同种元件也可有不同的零件封装.普通的元件封装有针脚式封装(DIP与表面贴片式封装(SMD两大类. (像电阻,有传统的针脚式,这种元件体积较大,电路板必须钻孔才能安置元件,完成钻孔后,插入元件,再过锡炉或喷锡(也可手焊),成本较高,较新的设计都是采用体积小的表面贴片式元件(SMD)这种元件不必钻孔,用钢膜将半熔状锡膏倒入电路板,再把SMD元件放上,即可焊接在电路板上了。元件按电气性能分类为:电阻,电容(有极性,无极性,电感,晶体管(二极管,三极管,集成电路IC,端口(输入输出端口,连接器,插槽,开关系列,晶振,OTHER(显示器件,蜂鸣器,传感器,扬声器,受话器 1.电阻: I.直插式 [1/20W 1/16W 1/10W 1/8W 1/4W] II.贴片式 [0201 0402 0603 0805 1206] III.整合式 [0402 0603 4合一或8合一排阻] IIII.可调式[VR1~VR5] 2.电容: I.无极性电容[0402 0603 0805 1206 1210 1812 2225] II.有极性电容分两种: 电解电容 [一般为铝电解电容,分为DIP与SMD两种] 钽电容 [为SMD型: A TYPE (3216 10V B TYPE (3528 16V C TYPE (6032 25V D TYPE (7343 35V] 3.电感: I.DIP型电感 II.SMD型电感 4.晶体管: I.二极管[1N4148 (小功率 1N4007(大功率发光二极管 (都分为SMD DIP两大类] II.三极管[SOT23 SOT223 SOT252 SOT263] 5.端口: I.输入输出端口[AUDIO KB/MS(组合与分立 LAN COM(DB-9 RGB(DB-15 LPT DVI USB(常规,微型 TUNER(高频头 GAME 1394 SATA POWER_JACK等] II.排针[单排双排 (分不同间距,不同针脚类型,不同角度过 IDE FDD,与其它各类连接排线. III.插槽 [DDR (DDR分为SMD与DIP两类CPU座 PCIE PCI CNR SD MD CF AGP PCMCIA] 6.开关:I.按键式 II.点按式 III.拔动式 IIII.其它类型 7.晶振: I.有源晶振 (分为DIP与SMD两种包装,一個電源PIN,一個GND PIN,一個訊號PIN II.无源晶振(分为四种包装,只有接兩個訊號PIN,另有外売接GND) 8.集成电路IC: I.DIP(Dual In-line Package):双列直插封装。 & SIP(Single inline Package):单列直插封装 II.SOJ (Small Out-Line J-Leaded Package):J形引线小外形封装。 & SOP (Small Out-Line Package):小外形封装。 III.QFP (Quad Flat Package):方形扁平封装。 IIII.PLCC(Plastic Leaded

Chip Carrier):有引线塑料芯片栽体。 IV.PGA(Ceramic Pin Grid Arrau Package)插针网格阵列封

装技术 IV.BGA (Ball Grid Array):球栅阵列,面阵列封装的一种。OTHERS: COB(Chip on Board):板上芯片封装。Flip-Chip:倒装焊芯片。

9.Others B: PIN的分辨与定义 1.二极管 & 有极性电容: (正负极 AC PN 2.三极管(BCE GDS ACA AIO 3.排阻 & 排容 [13572468 12345678] 4.排针 [主要分两种:1357.... 2468... 12345678...] 5.集成电路:集成电路的封装大都是对称式的,如果不在集成电路封装上设立PIN识别标示,则非常容易错接,反接等差错,使産品设计失败. 6.OTHERS 一般常見端口PIN定義此項技能考核參考說明:技能要求:B級B項基本熟悉各種元件封裝以及基本腳位定義等考題要求:說明十個各不相同元件的名稱與特點,由考核者在公司電腦中抓取新建一個線路圖,抓取十個有特殊腳位定義封

裝,更改PIN定義與PIN連接訊號後,請考核者CHECK並改爲正確定義。考核

標准:按考核題目要求抓取十個各不相同元件,要求全部正確,如對所抓元件有

疑問可另行說明,如所抓取元件錯誤,此項不通過(元件抓取錯誤但有說明合理原因除外)按考核題目要求對十個PIN定義錯誤元件進行更改,如對元件PIN定義

有疑問可另行說膽,如更改後PIN定義還是錯誤,此項不通過(更改後PIN定義

錯誤, 但有說明合理原因除外)說明:抓取正確的元件封裝與新建元件同樣重要,故不允許出錯。如說明原因不容易界定者可安排重考。附1: 集成电路封装说明: DIP封装DIP封装(Dual In-line Package),也叫双列直插式封装技术,指采

用双列直插形式封装的集成电路芯片,绝大多数中小规模集成电路均采用这种封装形式,其引脚数一般不超过100。DIP封装的IC芯片有两排引脚,需要插入到具

有DIP结构的芯片插座上。当然,也可以直接插在有相同焊孔数和几何排列的电

路板上进行焊接。DIP封装的芯片在从芯片插座上插拔时应特别小心,以免损坏管脚。DIP封装结构形式有:多层陶瓷双列直插式DIP,单层陶瓷双列直插式DIP,引线框架式DIP(含玻璃陶瓷封接式,塑料包封结构式,陶瓷低熔玻璃封装式)等。 DIP封装具有以下特点: 1.适合在PCB(印刷电路板上穿孔焊接,操作方便。

2.芯片面积与封装面积之间的比值较大,故体积也较大 QFP封装中文含义叫方型扁平式封装技术(Plastic Quad Flat Pockage),该技术实现的芯片引脚之间距离