下载文档原格式
实验三数控分频器设计【实验目的】1.设计实现一个根据不同的输入，将时钟信号进行分频2.掌握分频计数器类型模块的Verilog描述方法；3.学习设计仿真工具的使用方法；4.学习层次化设计方法；【实验内容】1．用Verilog 语言设计带计数允许和复位输入的数控分频器。
2. 编制仿真测试文件，并进行功能仿真。
3. 下载并验证分频器功能【实验原理】数控分频器的功能是在输入端给定不同数据时，将对输入的时钟信号有不同的分频比，对于一个N分频器，分频出的时钟周期是原时钟周期的N倍，频率变为原来的1/N。
对于一个8位计数器，如果输入数D，然后启动计数器工作，则经过D倍的时钟周期,计数器溢出时，输出pfull变为高电平，再以pfull为敏感信号，对fout进行取反操作，如此N=2D。
计数一次后，再重新计数，反复进行直至输入被赋予新值。
对于数控分频数器，装载不同的计数初始值时，会有不同频率的溢出信号，从而得到不同的输出。
数控分频器是利用计数值可并行预置的加法计数器设计完成的。
【程序源代码】（加注释）module FDIV(clk,fdiv,fout,pfull); //8位二进制的数控分频计input clk; //时钟信号input [7:0] fdiv; //8位加载数据output pfull; //定义一个1位的寄存器型中间控制变量output fout; //分频数据输出reg [7:0] Q; reg fout,full,pfull;always @(posedge clk) begin //clk有上升沿时，启动以下程序if(Q==fdiv) begin Q=0;full=1;end //若Q==fdiv，Q=0，full=1else begin Q=Q+1;full=0;end //若Q!=fdiv，Q累加1，full=0pfull=full;end //将full数据向pfull输出always @(posedge pfull)fout=~fout; //当pfull有上升沿时，对fout取反endmodule【RLT电路】【仿真和测试结果】功能分析：当输入fdiv为预置数“5”时，经过5倍的clk周期，pfull由低电平变为高电平；当pfull有上升沿时，对fout取反fout，因此fout的周期是clk的10倍，即完成对clk的10分频功能。
VHDL分频器课程设计一、课程目标知识目标：1. 学生能理解VHDL语言的基本概念，掌握VHDL语言的基本语法结构；2. 学生能掌握分频器的工作原理，了解分频器在数字系统中的应用；3. 学生能运用VHDL语言设计简单的分频器电路，并实现预期的分频功能。
技能目标：1. 学生能运用所学知识，独立完成VHDL分频器代码编写；2. 学生能通过仿真软件对所设计的分频器进行功能验证，并分析其性能；3. 学生能运用所学技能解决实际工程问题，具备一定的实践操作能力。
情感态度价值观目标：1. 学生对VHDL语言及数字系统设计产生兴趣，提高学习积极性；2. 学生通过课程学习，培养团队协作精神，提高沟通与交流能力；3. 学生在课程实践中，养成严谨、认真的学习态度，树立正确的工程观念。
课程性质：本课程为实践性较强的专业课，要求学生具备一定的数字电路基础和VHDL语言知识。
学生特点：学生处于高年级阶段，具有一定的专业基础知识和实践能力，但个体差异较大。
教学要求：结合学生特点，注重理论与实践相结合，充分调动学生的学习积极性，提高学生的实践操作能力。
在教学过程中，注重培养学生的团队协作精神和工程观念。
通过本课程的学习，使学生能够掌握VHDL分频器的设计方法，为后续相关课程的学习和实际工程应用打下坚实基础。
二、教学内容1. VHDL语言基础回顾：复习VHDL的基本语法、数据类型、信号与变量、行为描述与结构描述等基本概念，确保学生具备扎实的VHDL编程基础。
教材章节：第二章 VHDL语言基础内容列举：基本语法、数据类型、信号与变量、行为描述与结构描述2. 分频器原理及分类：介绍分频器的工作原理、分类及性能指标，使学生了解不同类型分频器的优缺点及适用场景。
教材章节：第五章 分频器设计与实现内容列举：分频器原理、分类、性能指标3. VHDL分频器设计方法：讲解基于VHDL语言的分频器设计方法，包括计数器法、移位寄存器法等，并分析各种方法的优缺点。
分频器的设计一、课程设计目的1.学会使用电路设计与仿真软件工具Hspice，熟练地用网表文件来描述模拟电路，并熟悉应用Hspice内部元件库。
通过该实验，掌握Hspice的设计方法，加深对课程知识的感性认识，增强电路设计与综合分析能力。
2.分频器大多选用市售成品，但市场上出售的分频器良莠不齐，质量上乘者多在百元以上，非普通用户所能接受。
价格在几十元以下的分频器质量难以保证，实际使用表现平庸。
自制分频器可以较少的投入换取较大的收获。
二.内容分频器-概述分频器是指使输出信号频率为输入信号频率整数分之一的电子电路。
在许多电子设备中如电子钟、频率合成器等，需要各种不同频率的信号协同工作，常用的方法是以稳定度高的晶体振荡器为主振源，通过变换得到所需要的各种频率成分，分频器是一种主要变换手段。
早期的分频器多为正弦分频器，随着数字集成电路的发展，脉冲分频器（又称数字分频器）逐渐取代了正弦分频器，即使在输入输出信号均为正弦波时也往往采用模数转换－数字分频－数模转换的方法来实现分频。
正弦分频器除在输入信噪比低和频率极高的场合已很少使用。
分频器-作用分频器是音箱中的“大脑”，对音质的好坏至关重要。
功放输出的音乐讯号必须经过分频器中的各滤波元件处理，让各单元特定频率的讯号通过。
要科学、合理、严谨地设计好音箱之分频器，才能有效地修饰喇叭单元的不同特性，优化组合，使得各单元扬长避短，淋漓尽致地发挥出各自应有的潜能，使各频段的频响变得平滑、声像相位准确，才能使高、中、低音播放出来的音乐层次分明、合拍，明朗、舒适、宽广、自然的音质效果。
在一个扬声器系统里，人们把箱体、分频电路、扬声器单元称为扬声器系统的三大件，而分频电路对扬声器系统能否高质量地还原电声信号起着极其重要的作用。
尤其在中、高频部分，分频电路所起到的作用就更为明显。
其作用如下：合理地分割各单元的工作频段；合理地进行各单元功率分配；使各单元之间具有恰当的相位关系以减少各单元在工作中出现的声干涉失真；利用分频电路的特性以弥补单元在某频段里的声缺陷；将各频段圆滑平顺地对接起来。
分频器设计实验报告竭诚为您提供优质文档/双击可除分频器设计实验报告篇一：n分频器分析与设计一、实验目的掌握74190/74191计数器的功能，设计可编程计数器和n分频器，设计(n-1/2)计数器、分频器。
二、实验原理分频是对输入信号频率分频。
1、cD4017逻辑功能2、74190/74191逻辑功能3、集成计数器级联当所需计数器模数超过所选计数器最大计数状态时，需要采取多片计数器级联。
方法分为异步级联和同步级联。
4、集成计数器的编程在集成计数器的时序基础上，外加逻辑门电路等，反馈集成计数器的附加功能端，达到改变计数器时序的目的。
可采用复位编程和置数编程两种。
5、多片74190/74191计数器级联可根据具体计数需求和增减需求，选用74190或74191，选择不同功能、同步或异步设计等。
6、74190/74191计数器编程由于没有复位端，因此只能使用置数编程，置数端置为0即可异步置数。
可根据需求设计n进制加法或减法计数器。
n与译码逻辑功能如下。
7、74191组成(n-1/2)分频器电路如下图：u3计数器的两个循环中，一个循环在cp的上升沿翻转；另一个是在cp的下降沿翻转，使计数器的进制减少1/2，达到(n-1/2)分频。
三、实验仪器1、直流稳压电源1台2、信号发生器1台3、数字万用表1台4、实验箱1台5、示波器1台四、仿真过程1、按照cD4017和74191功能表验证其功能。
2、74191组成可编程计数器(1)构成8421bcD十进制加法计数器，通过实验验证正确性，列出时序表。
设计图如下仿真波形如下(2)构成8421bcD十进制减法计数器，通过实验验证正确性，列出时序表。
设计图如下：仿真波形如下篇二：数字逻辑实验报告(5分频器)实验报告课程名称：实验项目：姓名：专业：班级：学号：数字逻辑实验5分频器的原理及实现计算机科学与技术计算机14-8班计算机科学与技术学院实验教学中心20XX年12月15日实验项目名称：5分频器的原理及实现一、实验要求设计一个5分频器，使输出信号的频率是时钟脉冲信号频率的1/5。
微机原理与接口技术课程设计8253的脉冲计数器/分频器设计报告目录前言 (2)第一章绪论 (3)1.1 设计的目的及意义 (3)1.2 设计期望实现的目标 (3)1.3 目标的可行性分析 (4)1.4 使用的技术和方法 (4)第二章硬件设计 (5)2.1 设计原理与分析 (5)2.2 硬件功能模块 (6)3.3 设计原理图与PCB (14)第三章软件设计 (16)3.1 程序分析 (16)3.2 程序代码 (17)第四章总结 (21)参考文献 (22)致谢 (22)前言在21世纪这个科技当道的年代，只要你敢想一切皆有可能。
微机原理与接口技术作为大学本科电子信息专业的一门必修科目，对我们理解科学，认识科学的意义是深远的。
本次课程设计皆在提高我们对微机原理以及相关软硬件的认识，提升理论与实践的结合能力，在本次课程设计中将基于AEDK8688ET微机教学实验系统来实现8253的脉冲计数器/分频器设计。
本课程设计报告共分四章，在第一章中主要阐述课程设计的意义与目的，并说明期望的目标。
在第二章和第三章中分别就设计的硬件和软件做详细阐述，其中包括关键芯片的功能介绍，软硬件的设计思路与实现。
第四章为课程设计的心得体会。
当然目前自己的知识与水平是非常有限的，设计报告中还存在很多的不足与错误，恳请老师与读者批评指正。
第一章绪论1.1 设计的目的及意义微机原理和接口技术是一门实践性强的学科，不但要求有较高的理论水平，而且还要求有实际的动手能力，其中很多的原理、规则、现象等仅仅靠学习教科书是无法完全掌握的，必须通过实践才能比较直观和深刻的理解。
本课程设计任务和目的是：帮助学生巩固和加深理解所学的理论知识，训练学生的实验技能，使其树立工程观点和严谨的科学作风，初步具有运用理论知识分析问题、解决问题的能力。
培养学生运用所学的理论解决实际问题的能力，使学生初步掌握分析简单电路，调试简单汇编程序以及撰写课程设计报告的能力。
1.2 设计期望实现的目标在计算机应用系统中，常常需要实时时钟，有时也需要对外部事件进行计数，而可编程计数器的计数范围可由软件来设定改变，不占用CPU大量时间，所以使用方便，且功能较强。
分频器设计实验报告一、实验目的本次实验的主要目的是设计并实现一个分频器，以深入理解数字电路中频率分频的原理和实现方法，掌握相关的电路设计和调试技能。
二、实验原理分频器是一种数字电路，用于将输入的时钟信号的频率降低为原来的 1/N，其中 N 为分频系数。
常见的分频器有偶数分频器和奇数分频器。
偶数分频器的实现相对简单，可以通过计数器来实现。
当计数器计数值达到分频系数的一半时，输出信号翻转，从而实现偶数分频。
奇数分频器的实现则较为复杂，通常需要使用多个触发器和组合逻辑电路来实现。
在本次实验中，我们将分别设计一个偶数分频器（以 4 分频为例）和一个奇数分频器（以 3 分频为例）。
三、实验器材1、数字电路实验箱2、示波器3、逻辑分析仪4、集成电路芯片（如 74LS 系列芯片）四、实验步骤（一）4 分频器的设计与实现1、原理图设计使用 74LS161 四位二进制同步计数器作为核心器件。
将计数器的时钟输入端连接到输入时钟信号。
将计数器的输出端 Q2 和 Q0 通过与门连接到一个 D 触发器的时钟输入端。
将 D 触发器的输出端作为 4 分频器的输出。
2、硬件连接按照原理图在数字电路实验箱上进行芯片的插装和连线。
3、调试与测试输入一个频率稳定的时钟信号。
使用示波器观察输入时钟信号和输出分频信号的波形，验证是否实现了 4 分频。
（二）3 分频器的设计与实现1、原理图设计使用两个 D 触发器和一些组合逻辑门（如与门、或门等）来实现 3 分频。
第一个 D 触发器的输出作为第二个 D 触发器的输入。
通过组合逻辑门对两个 D 触发器的输出进行处理，得到 3 分频的输出信号。
2、硬件连接按照原理图在数字电路实验箱上进行芯片的插装和连线。
3、调试与测试输入一个频率稳定的时钟信号。
使用示波器观察输入时钟信号和输出分频信号的波形，验证是否实现了 3 分频。
五、实验结果（一）4 分频器实验结果通过示波器观察输入时钟信号和输出分频信号的波形，发现输出信号的频率为输入信号频率的 1/4，成功实现了 4 分频功能。
电子技术课程设计报告学院：专业班级：学生姓名：学号：指导教师：完成时间：成绩：分频器的制作设计报告一. 设计要求把1000HZ的信号分成500Hz，100Hz的信号，用拨动开关控制。
发挥部分：1、200Hz信号的产生 2、倍频信号的产生。
二. 设计的作用、目的1、掌握运用中规模集成芯片设计分频器的方法。
2、掌握使用与非门、555单稳态产生倍频信号的方法。
三.设计的具体实现1、单元电路设计(或仿真)与分析1、分频信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，并通过单刀双掷开关控制。
仿真结果图如下：①当开关拨到1档时，上面频率计数器计输入信号频率为1000Hz，下面频率计数器计数频率为500Hz信号。
②当开关拨到2档时，上面频率计数器计输入信号频率为1000Hz，下面输出频率计数器显示100Hz信号。
2、200Hz信号的产生：电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
仿真结果图如下：在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，2脚即输出200Hz信号。
2、倍频信号的产生：倍频信号原理图如下，输入信号由最左端输入方波（频率大于1000Hz并且峰峰值大于3v小于5v效果好）其中第一个与非门连接成非门使用，起着对输入信号倒相的作用。
这样，当有一个方波脉冲信号输入时，由C1、R1组成的微分电路将在脉冲信号的前沿产生一个正向微分脉冲信号，同时在方波下降沿处产生负向脉冲，另一路经过反相后，C2、R2微分电路产生负向脉冲（另一路产生正向脉冲同时）和负向脉冲，经过二极管滤除正向脉冲作为555单稳态的2脚触发端输入信号，而555单稳态3脚输出倍频后的方波。
仿真结果图如下：左端频率计数器显示的是输入的1000Hz的信号，右端频率计数器显示的是倍频后输出的2000Hz的信号示波器显示：号2000Hz。
动态分频器电路课程设计一、课程目标知识目标：1. 学生能理解动态分频器电路的基本原理，掌握其工作流程及功能。
2. 学生能描述动态分频器电路中各个元件的作用及其相互关系。
3. 学生能掌握动态分频器电路的设计方法，并运用所学知识解决实际问题。
技能目标：1. 学生能运用所学知识，设计并搭建简单的动态分频器电路。
2. 学生能通过实验操作，分析动态分频器电路的性能，并提出优化方案。
3. 学生能运用相关软件（如Multisim等）对动态分频器电路进行仿真分析。
情感态度价值观目标：1. 学生通过动态分频器电路的设计与制作，培养动手实践能力、创新意识和团队合作精神。
2. 学生在探索电路原理的过程中，增强对电子技术的兴趣，激发学习热情。
3. 学生通过课程学习，认识到电子技术在现实生活中的应用，提高社会责任感和使命感。
本课程针对高中电子技术课程，结合学生年龄特点和认知水平，注重理论与实践相结合，以提高学生的电子技术素养和创新能力。
课程目标具体、可衡量，旨在使学生能够明确学习方向，为后续教学设计和评估提供依据。
二、教学内容本课程教学内容主要包括以下三个方面：1. 理论知识：- 动态分频器电路的基本原理与分类- 动态分频器电路中各元件的作用及其相互关系- 动态分频器电路的设计方法与步骤教学内容关联教材章节：第三章第三节“分频器电路及其设计”2. 实践操作：- 动手搭建简单的动态分频器电路- 实验操作与分析动态分频器电路的性能- 优化动态分频器电路设计方案教学内容关联教材章节：第三章第四节“分频器电路的实践与应用”3. 仿真分析：- 使用Multisim软件对动态分频器电路进行仿真- 分析仿真结果，验证理论知识的正确性- 探讨不同设计方案对动态分频器电路性能的影响教学内容关联教材章节：第三章第五节“分频器电路的仿真与优化”课程教学安排与进度：1. 理论知识教学（2课时）2. 实践操作教学（2课时）3. 仿真分析教学（2课时）4. 总结与评价（1课时）教学内容科学系统，注重理论与实践相结合，旨在帮助学生全面掌握动态分频器电路的相关知识，提高实际操作能力和创新能力。
分频器的简易计算与制作一、分频器的计算1.1阶分频器及其计算通常采用1阶（6dB/Out）3dB降落点交叉型、其特点是高、低通和带通滤波器采用同值的L和CL=R/2πf c=159R/f c (mH)C=1/2πf c R=159000/f c R(µF)2. 2阶分频器及其计算（1）3dB降落点交叉型f c=225R/f c(mH)f c R=113000/f c/R(µF)（2）6dB降落点交叉型只需将高、低通滤波器的f c向上和向下移到1.3f c和0.76f c位置L=22FR/f c0.76=296R/f c(mH)C=113000/0.76f c R=148000/Rf c(µF)3．阻抗补偿电路的计算（C为无极性电容）（1）以音圈电感为主要依据R=R o(喇叭阻抗)C=L bm/R e2(µF)( L bm为音圈电感量、R e为音圈直流电阻)（2）以某个频侓点的阻抗为主要设计依据R=R o(喇叭阻抗)C=159000Z/FR2 (µF)F为最佳的阻抗补偿点频率，一般选在单元曲线上升幅度达6dB处。
即比额定阻抗大一倍处。
Z为f处的阻抗（即Z=2R o）二、常用分频器的相位特性1. 1阶−3dB降落点交叉型高通部分相位旋转至+45，低通部分旋转至−45、两者有90的相位差，高低单元在分频点附近的辐射声有部分被抵消，一般取−3dB落点处交叉。
2.2阶−6dB降落点交叉型高低单元应反向连接，一般取−6dB落点处交叉。
3.非对称−4.5dB落点交叉型（1阶低+2阶高）高通部分旋转至90、低通部分旋转至−45，若同向相接则相位差为135、反向则为−45，正好可校正到低单元平面排列时产生的+45相位差。
三.电感线圈制作数据220四、分频器的设计实例1. 电路选择及参数的选取（1）选非对称−4.5dB落点交叉型（1接低通+2阶高通）（2）f c取3200HZ2.计算方法：L1=159R/0.9f c=159×8/0.9×3200=0.44mH(140T)L2=225R/1.1f c=225×8/1.1×3200=0.51/mH(150T)C2=113000/1.1f c R=113000/1.1×3200×8=4.01µ3.阻抗补偿网络的计算R=R低=8Ω实测低音单元至2400HZ时，Z=2R低=16ΩC=159000×16/2400×64=16.6µ。
分频器设计分频器是一种电子电路，能够将输入信号分解成不同频率的输出信号。
在电子系统中，分频器扮演着重要的角色，被广泛应用于通信、信号处理、计算机等领域。
分频器的设计需要考虑许多因素，包括分频比、频率范围、输出信号质量等。
下面将以一个简单的二分频器为例，介绍分频器的设计过程。
首先，我们需要根据要求确定分频比。
假设我们需要设计一个二分频器，即将输入信号的频率减小一半，可得到输出信号的频率。
其次，我们需要选择适当的电子元件组成电路。
在这个例子中，我们可以使用D触发器和与门组成二分频器。
D触发器是一种特殊的触发器，具有两个输入端(D和时钟信号CLK)和两个输出端(Q和Q’)。
根据D触发器的特性，当CLK信号上升沿到来时，Q端的信号会根据D端的信号进行更新。
具体地说，我们将输入信号接入D触发器的CLK端，将输出信号接入D触发器的D端。
当输入信号的频率较高时，D触发器在每个时钟周期都会根据输入信号更新一次输出信号，从而使输出信号的频率减小一半。
同时，我们还需要使用与门将原始输入信号与输出信号进行“与”运算。
与门是一种逻辑门，只有当所有输入信号都为高电平时，输出信号才为高电平。
在二分频器的设计中，输出信号只有当原始输入信号和分频后的输入信号都为高电平时，才为高电平。
通过与门可以实现这一功能。
最后，我们需要考虑电路的摆放和电源的供应。
将D触发器和与门适当摆放，以确保信号传输和电路工作的稳定性。
同时，供应适当的电源电压和电流，以满足电路工作的要求。
总结起来，分频器是一种实现信号分解的电子电路。
通过选择适当的元件组成电路，并考虑电路布局和电源供应等因素，可以设计出满足不同需求的分频器。
分频器的设计需要充分理解电子元件的特性和工作原理，并根据要求进行合理设计和优化，以实现预期的信号分解效果。
实验报告课程名称： FPGA 应用 指导老师： 成绩：实验名称： 简单分频器的设计 实验类型： 同组学生姓名：一、实验目的和要求（必填） 二、实验内容和原理（必填）三、主要仪器设备（必填） 四、操作方法和实验步骤五、实验数据记录和处理 六、实验结果与分析（必填）七、讨论、心得一、 实验目的1. 熟悉Xilinx ISE 软件，学会设计、仿真、综合和下载2. 熟悉实验板电路设定的方法二、 实验内容根据实验板上晶振的输入频率50MHz ，如果直接用这么高的时钟频率来驱动LED 的闪烁，人眼将无法分辨。
因此本实验着重介绍如何通过分频计数器的方式将50MHz 的输入频率降低为人眼可分辨的频率（10Hz 以下），并在实验板的LED2~LED5上显示出来。
三、 主要仪器设备1. 电脑2. 实验板3. 实验电源及下载线四、 实验记录及分析主要程序：reg [22:0]cnt;always @(posedge clk )if (rst_n) cnt <=23'd0;else cnt <=cnt +1'b1; //带复位键的位宽为24位的分频计数器，以降低闪烁频率reg [7:0]led;always @(posedge clk )if (rst_n)led <=8'b00000001; //按键复位else if ((cnt==23'h7fffff) &&(led==8'b10000000))led <=8'b00000001; //循环一周后从D5开始下一周的循环else if (cnt==23'h7fffff)led <=led <<1; //左移一位，右端补零assign led_d2=~led[2];assign led_d4=~led[4];assign led_d3=~led[3];assign led_d5=~led[5];assign led_d0=~led[0];assign led_d1=~led[1];专业：电子信息工程姓名：学号：日期：地点：assign led_d6=~led[6];assign led_d7=~led[7];实验现象：初始状态时，led0亮，其余熄灭，一个clk信号后，led1亮，其余熄灭，依次不断循环，由于闪烁时间很短，所以观察的时候看到的led灯跑得很快。
实验五数控分频器的设计一、设计目的1、学习数控分频器的设计、分析、测试方法；2、牢固掌握用VHDL语言编写程序的方法和技巧。
二、设计要求1、编写数控分频器的VHDL源程序；2、在MAX+PLUSII上进行编译、综合、适配、引脚锁定、下载测试；3、输入不同的CLK和预置值进行仿真波形的测试；4、写出设计性实验报告。
三、设计提示1、实验原理提示：数控分频器的功能就是当在输入端给定不同输入数据时，将对输入的时钟信号有不同的分频比，可用计数值可并行预置的加法计数器设计完成，方法是将计数溢出位与预置数加载输入信号相接即可。
2、引脚锁定及下载测试提示：如果目标器件是EPF10K10，建议选实验电路模式1，键2 / 键1（PIO7-PIO0）负责输入8位预置数D；CLK由clock0输入，频率可选65536Hz或更高（确保分频后落在音频范围）；输出FOUT接扬声器（SPKER：PIN3）。
编译下载后进行硬件测试：改变键2 / 键1的输入值，可听到不同音调的声音。
四、实验报告要求根据以上的实验内容写出实验报告，包括程序设计、软件编译、仿真分析、硬件测试和详细实验过程；设计原程序，程序分析报告、仿真波形图及其项目分析。
五、实验思考和总结1、阐述程序设计中进程的作用。
2、对所完成的实验进行总结和分析。
3、写出完成时钟上升沿的语句。
4、5、程序清单：附：数控分频器的设计程序LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;ENTITY PULSE ISPORT ( CLK : IN STD_LOGIC;D : IN STD_LOGIC_VECTOR(7 DOWNTO 0);FOUT : OUT STD_LOGIC );END;ARCHITECTURE one OF PULSE ISSIGNAL FULL : STD_LOGIC;BEGINP_REG: PROCESS(CLK)VARIABLE CNT8 : STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINIF CLK'EVENT AND CLK = '1' THENIF CNT8 = "11111111" THENCNT8 := D; --当CNT8计数计满时，输入数据D被同步预置给计数器CNT8 FULL <= '1'; --同时使溢出标志信号FULL输出为高电平ELSE CNT8 := CNT8 + 1; --否则继续作加1计数FULL <= '0'; --且输出溢出标志信号FULL为低电平END IF;END IF;END PROCESS P_REG ;P_DIV: PROCESS(FULL)VARIABLE CNT2 : STD_LOGIC;BEGINIF FULL'EVENT AND FULL = '1'THEN CNT2 := NOT CNT2;--如果溢出标志信号FULL为高电平，D触发器输出取反IF CNT2 = '1' THEN FOUT <= '1';ELSE FOUT <= '0';END IF;END IF;END PROCESS P_DIV ; END;。
10K,30k,50k分频器设计报告学院：电子信息学院班级：10918T姓名：张涛学号：26任课教师：李玲10K,30k,50k分频器设计报告一、设计要求：由方波振荡器产生的方波信号经分频处理，产生频率为10kHz、30kHz和50kHz 的方波分频信号，占空比为50%。
二、方案设计：在现代数字逻辑电路设计中，分频器是一种基本电路。
通常用来对某个给定频率进行分频，以得到所需的频率。
整数分频器的实现非常简单，可采用标准的计数器（分频器），也可以采用可编程逻辑器件设计实现。
本次采用的设计输入是Max+plus2中的文本编辑器。
三、设计过程本次设计采用的是VHDL语言的设计输入，程序如下：architecture a of fenpinqi issignal count10:integer range 0 to 920;signal count30:integer range 0 to 320;signal count50:integer range 0 to 192;begin----------10kprocess(sysclk,rst)beginif rst='1' thencount10<=0;clk10k<='0';elsif sysclk'event and sysclk='1' thenif count10=960 thenclk10k<= not clk10k;count10<=0;end if;end if;end process;-----------30kprocess(sysclk,rst)beginif rst='1' thencount30<=0;clk30k<='0';elsif sysclk'event and sysclk='1' then if count30=320 thenclk30k<= not clk30k;count30<=0;else count30<=count30+1;end if;end if;end process;-----------50kprocess(sysclk,rst)beginif rst='1' thencount50<=0;clk50k<='0';elsif sysclk'event and sysclk='1' then if count50=192 thenclk50k<= not clk50k;count50<=0;end if;end if;end process;end a;图1 10K仿真波形图图2 30K仿真波形图图3 50K仿真波形图图4 分频器仿真波形图三、结论与体会本次设计是用VHDL语言的设计输入，进一步加深了我对VHDL语言的认识，由于采用的是软件电路的设计输入，故不能了解其底层的一些误差和产生这些误差的原因！理论知识是在实践中得到升华的，把课堂知识运用到实际的工程项目中才能发挥出其作用。
实验四分频器设计
一、实验目的
学习分频器的vhdl设计。
二、实验原理
在数字电路中，常需要对较高频率的时钟进行分频操作，得到较低频率的时钟信号。
下面讲讲对各种分频系数进行分频的方法：
第一，偶数倍分频：偶数倍分频是大家都比较熟悉的分频，通过计数器计数是完全可以实现的。
如进行N倍偶数分频，那么可以通过由待分频的时钟触发计数器计数，当计数器从0计数到N/2-1时，输出时钟进行翻转，并使计数器复位，使得下一个时钟从零开始计数。
以此循环下去。
这种方法可以实现任意的偶数分频。
第二，奇数倍分频：奇数倍分频有两种实现方法：首先，完全可以通过计数器来实现，如进行三分频，通过待分频时钟上升沿触发计数器进行模三计数，当计数器计数到邻近值进行两次翻转，比如可以在计数器计数到1时，输出时钟进行翻转，计数到2时再次进行翻转。
即是在计数值在邻近的1和2进行了两次翻转。
这样实现的三分频占空比为1/3或者2/3。
如果要实现占空比为50%的三分频时钟，可以通过待分频时钟下降沿触发计数，和上升沿同样的方法计数进行三分频，然后下降沿产生的三分频时钟和上升沿产生的时钟进行相或运算，即可得到占空比为50%的三分频时钟。
这种方法可以实现任意的奇数分频。
三、实验内容
1．设计分频器，可以对输入时钟信号CLK进行2分频、4分频、8分频、16分频
2．设计分频器，可以对输入时钟信号CLK进行3分频，且要求输出时钟占空比为50%（选做）
四、实验报告要求
根据实验内容，在quartusⅡ中编写出VHDL实验程序，完成程序编译，建立起波形文件，设置将要分频的源信号clk时钟信号为1KHZ，将仿真的结果附在实验报告中。
分频计数器课程设计一、课程目标知识目标：1. 学生能理解分频计数器的基本原理，掌握分频计数器的设计方法和应用场景。
2. 学生能够运用已学的数字电路知识，分析并设计简单的分频计数器电路。
3. 学生了解不同类型的计数器，并能阐述它们之间的区别和联系。
技能目标：1. 学生能够运用所学知识，动手搭建和调试简单的分频计数器电路。
2. 学生通过实际操作，掌握使用数字电路设计工具进行电路设计和仿真。
3. 学生能够运用团队协作和沟通技巧，共同分析和解决分频计数器设计过程中遇到的问题。
情感态度价值观目标：1. 培养学生对数字电路的兴趣，激发他们探索电子技术的热情。
2. 培养学生严谨的科学态度，使他们能够认真对待实验数据和实验过程。
3. 培养学生的团队协作精神，让他们学会在团队中发挥个人优势，共同完成任务。
课程性质分析：本课程为电子技术基础课程，重点教授分频计数器的设计和应用。
课程强调实践操作，培养学生动手能力。
学生特点分析：学生为高中年级，具备一定的数字电路基础，对电子技术有一定了解，但实际操作经验不足。
教学要求：结合学生特点，课程以理论教学和实践操作相结合的方式进行，注重培养学生的实际操作能力和团队协作能力。
通过具体的学习成果分解，使学生在课程结束后能够独立完成简单的分频计数器设计和搭建。
二、教学内容1. 数字电路基础知识回顾：计数器原理，触发器类型，时钟信号作用。
2. 分频计数器原理：分频概念，计数器工作原理，分频系数计算。
3. 分频计数器设计方法：同步计数器设计，异步计数器设计，约翰逊计数器设计。
4. 常见分频计数器电路分析：二进制计数器，十进制计数器，BCD计数器。
5. 分频计数器应用案例：电子时钟，频率计，数字音序器。
6. 实践操作：分频计数器电路搭建，仿真软件使用，电路调试与优化。
7. 教材章节关联：《电子技术》第五章“数字电路基础”，第六章“计数器及其应用”。
教学大纲安排：第一课时：数字电路基础知识回顾，分频计数器原理介绍。
电子技术课程设计报告
学院：
专业班级：
学生姓名：
学号：
指导教师：
完成时间：
成绩：
评阅意见：
评阅教师日期
分频器的制作设计报告一. 设计要求
把1000HZ的信号分成500Hz，100Hz的信号，用拨动开关控制。
发挥部分：1、200Hz信号的产生2、倍频信号的产生。
二. 设计的作用、目的
1、掌握运用中规模集成芯片设计分频器的方法。
2、掌握使用与非门、555单稳态产生倍频信号的方法。
三.设计的具体实现
1、单元电路设计(或仿真)与分析
1、分频信号的产生：
电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，并通过单刀双掷开关控制。
仿真结果图如下：
①当开关拨到1档时，上面频率计数器计输入信号频率为1000Hz，下面频率计数器计数频率为500Hz信号。
②当开关拨到2档时，上面频率计数器计输入信号频率为1000Hz，下面输出频率计数器显示100Hz信号。
2、200Hz信号的产生：
电路图如下74ls192是同步十进制可逆计数器，具有双时钟输入，并具有异步清零等功能。
仿真结果图如下：
在此电路中，计数器处于加计数状态，输入脉冲1000Hz由5脚输入，用清零法组成进制可变的计数器，2脚即输出200Hz信号。
2、倍频信号的产生：
倍频信号原理图如下，输入信号由最左端输入方波（频率大于1000Hz并且峰峰值大于3v小于5v效果好）其中第一个与非门连接成非门使用，起着对输入信号倒相的作用。
这样，当有一个方波脉冲信号输入时，由C1、R1组成的微分电路将在脉冲信号的前沿产生一个正向微分脉冲信号，同时在方波下降沿处产生负向脉冲，另一路经过反相后，C2、R2微分电路产生负向脉冲（另一路产生正向脉冲同时）和负向脉冲，经过二极管滤除正向脉冲作为555单稳态的2 脚触发端输入信号，而555单稳态3脚输出倍频后的方波。
仿真结果图如下：
左端频率计数器显示的是输入的1000Hz 的信号，右端频率计数器显示的是倍频后输出的2000Hz 的信号
示波器显示：
黄色为输入的1000Hz 的信号，紫色为单稳态2脚触发信号，蓝色为倍频后的信号2000Hz。
2、器件参数介绍：
⑴ 74LS192是双时钟方式的十进制可逆计数器。
(bcd,二进制)。
◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。
◆ LD为预置输入控制端，异步预置。
◆ CR为复位输入端，高电平有效，异步清除。
◆ CO为进位输出：1001状态后负脉冲输出。
◆ BO为借位输出：0000状态后负脉冲输出。
74ls192引脚图:
74ls192功能表：
⑵ 555集成电路的框图及工作原理：
①NE555管脚功能介绍：
1脚为地；2脚为触发输入端；3脚为输出端，输出的电平状态受触发器控制，而触发器受上比较器6脚和下比较器2脚的控制。
当触发器接受上比较器A1从R脚输入的高电平时，触发器被置于复位状态，3脚输出低电平；
2脚和6脚是互补的，2脚只对低电平起作用，高电平对它不起作用，即电
压小于1Ucc/3，此时3脚输出高电平。
6脚为阈值端，只对高电平起作用，低电平对它不起作用，即输入电压大于2 Ucc/3，称高触发端，3脚输出低电平，
但有一个先决条件，即2脚电位必须大于1Ucc/3时才有效。
3脚在高电位接近电源电压Ucc，输出电流最大可打200mA。
4脚是复位端，当4脚电位小于0.4V时，不管2、6脚状态如何，输出端
3脚都输出低电平。
5脚是控制端。
7脚称放电端，与3脚输出同步，输出电平一致，但7脚并不输出电流，所以3脚称为实高（或低）、7脚称为虚高。
②脉冲启动型单稳电路有一个稳态和一个暂稳态，是利用电容的充放电形成暂稳态的，因此它的输入端都带有定时电阻和定时电容。
⑶74ls00是常用的2输入四与非门集成电路，芯片引脚图如下：
74LS00真值表：
A B Y
110
101
011
001
74LS00与非门经常用来实现组合逻辑的运算
采用双列直插封装
极限值：7V
电源电压：5.5V
工作环境温度：0~70℃
存储温度：-65~150℃
3、电路的安装与调试
电路安装焊接完成后后，详细的检查电路是否出现问题，确认无误后，正确安装芯片并观察工作电流是否正常，一切参数正常后，在输入端输入1KHz峰峰值为4V的方波，用示波器观察输出端的波形，经示波器显示
100Hz、200Hz、500Hz均正常显示。
在倍频电路的输入端输入频率1000Hz及其以上的方波，在示波器上观察波形及其频率，频率有些浮动，适当调节示波器参数这种情况基本改变，但是发
现信号有一些尖峰干扰，通过查询资料发现可能是电源的干扰，然后就在电源两端加电容并在555芯片电源和地之间加104uf的电容，经过示波器观察波形发现问题已基本已解决。
四．心得体会、存在问题和进一步的改进意见等
这次课程设计时间不算长，但是让我们学到了很多东西，我们的团队更加的团结，有了合作的意识了，让我们动手能力实践能力也有了很大的提高。
在课设的过程充分利用书本上学习的知识，利用书本上的基础知识远远不够，然后我们就各自分头搜集资料从网络上从图书馆还有就是从指导老师那里得到了很多宝贵的资料，得到资料后然后对照题目要求自己设计电路图，设计好电路图后就利用仿真软件进仿真，让我们能够熟练使用proteus软件，在仿真完成后主要的是电路的焊接，焊接需要细心的布局还有就是不能漏焊，在这个过程中我们学会了细心与耐心，在实际焊接出来的电路中出现了很多在仿真中没有遇到的问题，所以有的时候时间真的很重要，感受到了实践与理论的差别，让我们学到了课本学不到的东西，让我们更加深入的了解了数电与模电。
在这次课程设计的过程中，我们在一起讨论一起交流，思想之间的碰撞，让我们的思路更加的开阔，让我们都有了合作的意识，使得我们能在今后的学习生活中也能互帮互助，大家在一起钻研，起早贪晚的做设计，我们一次次的完善自己的作品，我们坚信做的不是最好的但是我们相信我们可以做的更好，一次课程设计不单单是学习的进步还是同学之间合作的交流。
五．附录
单刀双掷开关开关转换1 12k电阻2
10k电阻4分频器原理图：
倍频器原理图：
六．参考文献
[1]童诗白.华成英.模拟电子技术基础（第四版）.高等教育出版社，2006
[2]阎石.数字电子技术基础（第五版）.高等教育出版社，2005。
